JPH04135388A - Picture signal processor - Google Patents

Picture signal processor

Info

Publication number
JPH04135388A
JPH04135388A JP2257723A JP25772390A JPH04135388A JP H04135388 A JPH04135388 A JP H04135388A JP 2257723 A JP2257723 A JP 2257723A JP 25772390 A JP25772390 A JP 25772390A JP H04135388 A JPH04135388 A JP H04135388A
Authority
JP
Japan
Prior art keywords
fixed pattern
shutter speed
pattern noise
memory
image signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2257723A
Other languages
Japanese (ja)
Inventor
Minoru Gohara
郷原 実
Yasuo Arisawa
有沢 靖夫
Takayuki Kijima
貴行 木島
Toshiko Hashizume
橋爪 俊子
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Olympus Corp
Original Assignee
Olympus Optical Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Olympus Optical Co Ltd filed Critical Olympus Optical Co Ltd
Priority to JP2257723A priority Critical patent/JPH04135388A/en
Publication of JPH04135388A publication Critical patent/JPH04135388A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To accelerate speed for signal processing and to simplify the configuration of the device by reading out fixed pattern noise at the equal shutter speed from plural unit memories corresponding to the shutter speed of a picture signal to be inputted to a subtracting means, and outputting the noise to the subtracting means. CONSTITUTION:When the shutter speed is switched to 1/240S at time T4, the picture signal photographed at the shutter speed 1/240S is transmitted to a subtracter 15. On the other hand, a shutter speed mode signal is turned to an L level, and the fixed pattern noise stored in a memory 12 is selected by a selector 14, transmitted to the subtracter 15 and subtracted so as to output the picture signal removing the fixed pattern noise. Thus, even when light is not shielded each time the shutter speed is changed, the fixed pattern noise contained in the picture signal can be removed, the speed for signal processing can be accelerated, and the configuration of the device can be simplified.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、増幅型イメージセンサを用いたカメラシステ
ムにおける固定パターンノイズを除去1−るための画像
信号処理装置に関する。
DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to an image signal processing device for removing fixed pattern noise in a camera system using an amplified image sensor.

〔従来の技術〕[Conventional technology]

従来、増幅型イメージセンサを用いたカメラシステムに
おいては、イメージセンサから読出される画像信号にセ
ンサ固有の固定パターンノイズが含まれるので、画質の
向上を図るためにはこのノイズを除去する必要があった
。一方、固定パターンノイズは、カメラの電子シャッタ
ースピードの変化に応じて変化するという特徴がある。
Conventionally, in camera systems using amplified image sensors, the image signal read out from the image sensor contains fixed pattern noise unique to the sensor, so it is necessary to remove this noise in order to improve image quality. Ta. On the other hand, fixed pattern noise is characterized in that it changes in response to changes in the camera's electronic shutter speed.

そこで、従来は、第5図に示す信号処理装置を用いて画
像信号から固定パターンノイズを除去すると共にシャッ
タースピードに応じた固定パターンノイズの変化に対処
していた。この信号処理装置は、イメージセンサ固有の
固定パターンノイズをメモリ2に記憶し、イメージセン
サ1から読出された画像信号とメモリ2に記憶されてい
た固定パターンノイズを減算器3に入力して、ここで画
像信号から固定パターンノイズを除去するように構成さ
れている。
Therefore, in the past, the fixed pattern noise was removed from the image signal using the signal processing device shown in FIG. 5, and changes in the fixed pattern noise depending on the shutter speed were dealt with. This signal processing device stores fixed pattern noise specific to the image sensor in a memory 2, inputs the image signal read from the image sensor 1 and the fixed pattern noise stored in the memory 2 to a subtracter 3, and is configured to remove fixed pattern noise from the image signal.

このように構成された信号処理装置では、第6図に示す
ように、システムに電源を投入すると、シャッタースピ
ードを切換えたときに発生するシャッタースピードモー
ド信号が立上り、遮光した状態でイメージセンサ1から
読出されたデータがメモリ2に記憶される。ここで、遮
光を行った時の画像信号レベルは“0″であることから
、この時、メモリ2に書込まれるデータは暗時の固定パ
ターンノイズに相当する。メモリ2に書込まれたデータ
は次ぎにシャッタースピードが切換えられるまでその状
態を保持する。そして、シャッタースピードが切換えら
れると、シャッタースピードモード信号が再び立上り、
そのシャッタースピードでの固定ノイズパターンが上記
同様にし遮光して新たに書込まれる。
In the signal processing device configured in this way, when the power is turned on to the system, the shutter speed mode signal generated when switching the shutter speed rises and is transmitted from the image sensor 1 in a light-shielded state. The read data is stored in the memory 2. Here, since the image signal level when light is blocked is "0", the data written to the memory 2 at this time corresponds to fixed pattern noise in the dark. The data written in the memory 2 retains its state until the next shutter speed is changed. Then, when the shutter speed is changed, the shutter speed mode signal rises again,
The fixed noise pattern at that shutter speed is shaded and newly written in the same manner as described above.

この様にして、シャッタースピードが切換えられる度に
、遮光してメモリ2の固定パターンノイズデータを書換
えて、減算器3を固定パターンノイズの除去に用いてい
た。
In this way, each time the shutter speed is changed, light is blocked and the fixed pattern noise data in the memory 2 is rewritten, and the subtracter 3 is used to remove the fixed pattern noise.

〔発明が解決しようとする課題〕[Problem to be solved by the invention]

上述した画像信号処理装置は、シャッタースピードの変
化に応じて固定パターンノイズが変化する度に遮光を行
い固定パターンノイズの抽出を行なわなければならない
。従って、シャッタースピードが何回も変化する場合に
は、その都度遮光を行う必要があることから、処理速度
が遅くなる可能性があり、しかも遮光用の複雑なメカニ
カルシャッター等の機構を特別に設ける必要があった。
The above-described image signal processing device must perform light shielding and extract fixed pattern noise every time fixed pattern noise changes in accordance with a change in shutter speed. Therefore, if the shutter speed changes many times, it is necessary to block the light each time, which may slow down the processing speed, and furthermore, it is necessary to provide a special mechanism such as a complicated mechanical shutter for blocking the light. There was a need.

本発明は以上のような実情に鑑みてなされたもので、シ
ャッタースピードが変化する毎に遮光しなくても、画像
信号に含まれている固定パターンノイズを除去すること
ができ、信号処理速度の高速化を図ることができると共
に、装置の構成を簡略化できる画像信号処理装置を提供
することを目的とする。
The present invention was made in view of the above-mentioned circumstances, and it is possible to remove fixed pattern noise contained in an image signal without blocking light every time the shutter speed changes, thereby increasing the signal processing speed. It is an object of the present invention to provide an image signal processing device that can increase speed and simplify the configuration of the device.

〔課題を解決するための手段〕[Means to solve the problem]

上記目的を達成するために本発明に係る画像信号処理装
置は、所定のシャッタースピードで撮影された被写体像
を前記シャッタースピードに応じた固定パターンノイズ
を含む画像信号に変換するイメージセンサと、前記イメ
ージセンサの固定パターンノイズが蓄積されるメモリ手
段と、前記イメージセンサより読出された画像信号から
前記メモリ手段より読出された固定パターンノイズを減
算して、固定パターンノイズが除去された画像信号を出
力する減算手段とを備えた画像信号処理装置において、
前記メモリ手段を、使用される複数のシャッタースピー
ドのそれぞれに対応した各固定パターンノイズが蓄積さ
れる複数の単位メモリから構成し、前記減算手段に入力
する画像信号のシャッタースピードに応じて前記複数の
メモリのいずれかから同じシャッタースピードの固定パ
ータンノイズを読出して前記減算手段へ出力するように
した構成されている。
In order to achieve the above object, an image signal processing device according to the present invention includes: an image sensor that converts a subject image photographed at a predetermined shutter speed into an image signal including fixed pattern noise according to the shutter speed; a memory means in which fixed pattern noise of the sensor is accumulated; and subtracting the fixed pattern noise read out from the memory means from the image signal read out from the image sensor, and outputting an image signal from which the fixed pattern noise has been removed. An image signal processing device comprising a subtraction means,
The memory means includes a plurality of unit memories in which each fixed pattern noise corresponding to each of a plurality of shutter speeds used is stored, and the plurality of fixed pattern noises are stored in accordance with the shutter speed of the image signal input to the subtraction means. The fixed pattern noise having the same shutter speed is read out from one of the memories and outputted to the subtraction means.

〔作 用〕[For production]

本発明によれば、複数のシャッタースピードのそれぞれ
に対応した各固定パターンノイズが予め複数の単位メモ
リに蓄積されていて、減算手段に入力する画像信号のシ
ャッタースピードに応じて複数メモリの中から同じシャ
ッタースピードの固定パータンノイズを読出して減算手
段で減算に用いられる。よって、シャッタースピードが
変化しでも遮光を行うことなくそのシャッタースピード
に応じた固定パターンノイズで減算を行うことができる
According to the present invention, each fixed pattern noise corresponding to each of a plurality of shutter speeds is stored in advance in a plurality of unit memories, and the same fixed pattern noise is selected from among the plurality of memories according to the shutter speed of the image signal input to the subtraction means. The fixed pattern noise of the shutter speed is read out and used for subtraction by the subtraction means. Therefore, even if the shutter speed changes, subtraction can be performed using fixed pattern noise corresponding to the shutter speed without blocking light.

〔実施例〕〔Example〕

以下、本発明の実施例について説明する。 Examples of the present invention will be described below.

第1図は本発明の第1実施例に係る画像信号処理装置の
ブロック図である。本実施例は、イメージヤ−10の画
像信号出力側にシャッタースピードに応じた固定パター
ンノイズがそれぞれ蓄積される複数(本実施例では2つ
)のメモリー1゜12が並列に接続されている。一方の
メモリー1にはシャッタースピードが1/60Sの時の
固定パターンノイズが蓄積され、他方のメモリ12には
シャッタースピードが1/24O8の時の固定パターン
ノイズが蓄積されている。各メモリ11゜12には、シ
ャッタースピードが1/60Sの時にHレベル、1/2
4O3の時にLレベルを示すシャッタースピードモード
信号が各々のリードイネーブル端子REに入力される。
FIG. 1 is a block diagram of an image signal processing device according to a first embodiment of the present invention. In this embodiment, a plurality of (two in this embodiment) memories 1 and 12 are connected in parallel to the image signal output side of the imager 10, each storing a fixed pattern noise corresponding to the shutter speed. One memory 1 stores fixed pattern noise when the shutter speed is 1/60S, and the other memory 12 stores fixed pattern noise when the shutter speed is 1/24O8. When the shutter speed is 1/60S, H level and 1/2 are stored in each memory 11 and 12.
A shutter speed mode signal indicating an L level at 4O3 is input to each read enable terminal RE.

また、各メモリ11.12のライトイネーブル端子WE
には、同期パルス発生回路13から同期パルス信号が入
力される。同期パルス発生回路13は、遮光時にはHレ
ベル、非遮光時にはLレベルを示す遮光信号とシャッタ
ースピードモード信号に応じて、遮光信号がHレベルか
つシャッタースピードモード信号がHレベルのときにH
レベルに立上がる同期パルス信号を一方のメモリ11へ
出力し、遮光信号がHレベルかつシャッタースピードモ
ード信号がLレベルのときにHレベルに立上がる同期パ
ルス信号を他方のメモリ11へ出力する。両メモリ11
.12の出力はセレクター14へ導かれている。セレク
ター14は、シャッタースピードモード信号をセレクト
信号として取込み、セレクト信号に応じたメモリ出力を
減算器15へ入力する。
In addition, the write enable terminal WE of each memory 11 and 12
A synchronizing pulse signal is inputted from the synchronizing pulse generating circuit 13. The synchronizing pulse generation circuit 13 outputs an H level when the light is blocked and a shutter speed mode signal is at the H level, depending on the light blocking signal and the shutter speed mode signal, which indicate an H level when light is blocked and an L level when not light blocked.
A synchronization pulse signal that rises to a level is output to one memory 11, and a synchronization pulse signal that rises to an H level is output to the other memory 11 when the light shielding signal is at an H level and the shutter speed mode signal is at an L level. Both memories 11
.. The output of 12 is led to a selector 14. The selector 14 takes in the shutter speed mode signal as a selection signal, and inputs a memory output corresponding to the selection signal to the subtracter 15.

そして、減算器15において、イメージヤ−10より減
算器15に入力する画像信号からセレクター14より入
力する固定パータンノイズデータを減算する構成となっ
ている。
The subtracter 15 is configured to subtract the fixed pattern noise data input from the selector 14 from the image signal input from the imager 10 to the subtracter 15.

次に、本実施例の動作について第2図を参照して説明す
る。
Next, the operation of this embodiment will be explained with reference to FIG.

電源投入と同時に(時刻T1)、遮光が行われ、遮光時
にイメージヤ−10から読出された画像信号が暗時固定
パターンノイズとして出力される。
At the same time as the power is turned on (time T1), light is blocked, and the image signal read from the imager 10 at the time of light blocking is output as dark fixed pattern noise.

同時にシャッタースピードモード信号に応じた同期パル
ス信号が立上り、ライトイネーブル端子WEに同期パル
ス信号が与えられたメモリへ読出された固定パターンノ
イズが書込まれる。本実施例では、シャッタースピード
モード信号がHレベル、即ち1/60Sであるからメモ
リ11へ与えられる同期パルスが立上り、シャッタース
ピード1/60Sでの固定パターンノイズ(A)がメモ
リ11へ書込まれる。そして、時刻T2でシャッタース
ピードが1/24O8に切換えられてシャッタースピー
ドモード信号がLレベルになると、メモリー2にシャッ
タースピード1/24 O8での固定パターンノイズ(
B)が書込まれる。遮光信号がLレベルになると、メモ
リ11.12のライトイネーブル端子WEに入力される
同期パルス信号はLレベルとなるためメモリ11.12
はROM的に用いられる。各メモリ11.12に書込ま
れた固定パターンノイズA、Bは、シャッタースピード
モード信号を各メモリ11.12のり−ドイネーブル端
子REに入力することによって制御される。メモリ11
.12にそれぞれ書込まれた固定パターンノイズA、B
はそれぞれセレクター14に与えられる。セレクター1
4では、与えられるセレクト信号に基づいてシャッター
スピードに応じた固定パターンノイズをセレクター14
から減算器15へ出力する。
At the same time, a synchronization pulse signal corresponding to the shutter speed mode signal rises, and the read fixed pattern noise is written into the memory to which the synchronization pulse signal is applied to the write enable terminal WE. In this embodiment, since the shutter speed mode signal is at H level, that is, 1/60S, the synchronization pulse given to the memory 11 rises, and the fixed pattern noise (A) at the shutter speed of 1/60S is written to the memory 11. . Then, at time T2, when the shutter speed is switched to 1/24O8 and the shutter speed mode signal goes to L level, the fixed pattern noise (
B) is written. When the light shielding signal goes to L level, the synchronization pulse signal input to the write enable terminal WE of memory 11.12 goes to L level, so memory 11.12
is used in ROM. The fixed pattern noise A, B written in each memory 11.12 is controlled by inputting a shutter speed mode signal to the gate enable terminal RE of each memory 11.12. memory 11
.. Fixed pattern noises A and B written in 12, respectively.
are given to the selector 14, respectively. Selector 1
4, the selector 14 selects fixed pattern noise according to the shutter speed based on the supplied selection signal.
is output to the subtracter 15.

例えば、時刻T3から時刻T4の間は、シャッタースピ
ードモード信号はHレベル、即ちシャッタースピードは
1/60Sである。この時は、メモリ11に書込まれて
いる固定パターンノイズ(A)が選択され、セレクター
14から固定パターンノイズ(A)が出力される。この
固定パターンノイズ(A)は減算器15に入力される。
For example, between time T3 and time T4, the shutter speed mode signal is at H level, that is, the shutter speed is 1/60S. At this time, the fixed pattern noise (A) written in the memory 11 is selected, and the fixed pattern noise (A) is output from the selector 14. This fixed pattern noise (A) is input to the subtracter 15.

一方、シャッタースピード1/60 Sで撮影されイメ
ージヤ−10から読出された画像信号が減算器15に入
力される。その結果、減算器15には、現在入力してい
る画像信号と同じシャッタースピードの固定パターンノ
イズが入力されることとなり、この様な固定パターンノ
イズによる減算が行われ、その固定パターンノイズが除
去された画像信号が出力される。
On the other hand, an image signal taken at a shutter speed of 1/60 S and read out from the imager 10 is input to the subtracter 15. As a result, fixed pattern noise having the same shutter speed as the currently input image signal is input to the subtracter 15, and subtraction is performed using such fixed pattern noise to remove the fixed pattern noise. The resulting image signal is output.

次に、時刻T4でシャッタースピードが17240Sに
切換えられると、シャッタースピード1/24O8で撮
影された画像信号が減算器15へ送られる。一方、シャ
ッタースピードモード信号はLレベルとなり、メモリ1
2に記憶されている固定パターンノイズ(B)がセレク
ター14で選択されて、減算器15へ送られ、上記同様
に減算されて固定パターンノイズ(B)が除去された画
像信号が出力される。
Next, when the shutter speed is switched to 17240S at time T4, the image signal photographed at the shutter speed of 1/24O8 is sent to the subtracter 15. On the other hand, the shutter speed mode signal becomes L level, and memory 1
The fixed pattern noise (B) stored in No. 2 is selected by the selector 14 and sent to the subtracter 15, where it is subtracted in the same manner as described above and an image signal from which the fixed pattern noise (B) has been removed is output.

この様に本実施例によれば、電源投入直後に、2種類の
シャッタースピードの固定パターンノイズを予め2つの
メモリ11.12に記憶しておき、対象となる画像信号
のシャッタースピードに応じた固定パターンノイズを読
出してその画像信号から除去するようにしたので、シャ
ッタースピードが切換えられても遮光を行うことなく即
座にそのシャッタースピードの固定パターンノイズを読
出すことができ、信号処理速度を大幅に高速化すること
ができる。
As described above, according to this embodiment, immediately after power is turned on, fixed pattern noise of two types of shutter speeds is stored in advance in the two memories 11 and 12, and the fixed pattern noise is fixed according to the shutter speed of the target image signal. Since the pattern noise is read out and removed from the image signal, even if the shutter speed is changed, the fixed pattern noise at that shutter speed can be read out immediately without blocking light, greatly increasing the signal processing speed. It can be made faster.

また、シャッタースピードが変化するごとに遮光して暗
時固定パータンノイズデータを取込む必要がなくなるこ
とから、電源投入時の固定パータンノイズデータの取り
込みはカメラシステムのレンズ部にキャップを取り付け
る程度の作業で十分であり、従来のような遮光用のメカ
ニカルシャッター機構を省くことができ、装置の小型化
を図ることができる。
In addition, since there is no need to block light every time the shutter speed changes and capture fixed pattern noise data in the dark, capturing fixed pattern noise data when the power is turned on is as simple as attaching a cap to the lens of the camera system. is sufficient, the conventional mechanical shutter mechanism for shielding light can be omitted, and the device can be downsized.

次に、本発明の第2実施例について第3図及び第4図を
参照して説明する。なお、上記第1実施例と同様に使用
するシャッタースピードは1/60Sと1/24O8の
2モードとし、シャッタースピードモード信号は、1/
60Sの時にHレベル、1/24O8の時にLレベルに
設定される。また、遮光信号は、遮光時にはH!ノベル
となり、非遮光時にはLIノベルになるとする。
Next, a second embodiment of the present invention will be described with reference to FIGS. 3 and 4. As in the first embodiment, the shutter speed used is in two modes: 1/60S and 1/24O8, and the shutter speed mode signal is 1/24O8.
It is set to H level at 60S, and set to L level at 1/24O8. Also, the light shielding signal is H! when light is shielded. It becomes a novel, and becomes an LI novel when light is not shielded.

本実施例は、イメージヤ−20の出力が加算器21の一
方の入力端子および減算器22の一方の入力端子にそれ
ぞれ入力される。加算器21の出力側にはそれぞれシャ
ッタースピードの異なる固定パータンノイズが蓄積され
るメモリ23.34が並列に接続されている。同期パル
ス発生回路25は、遮光信号がHレベルのときにのみ一
方のメモリ23のリードイネーブル端子にHレベルとな
る同期パルス信号を出力し、遮光信号がHレベルでかつ
シャッタースピードモード信号がL +/ベベルときに
他方のメモリ24のリードイネーブル端子にHレベルと
なる同期パルス信号を出力する。
In this embodiment, the output of the imager 20 is input to one input terminal of an adder 21 and one input terminal of a subtracter 22, respectively. Memories 23 and 34 in which fixed pattern noises having different shutter speeds are stored are connected in parallel to the output side of the adder 21. The synchronization pulse generation circuit 25 outputs a synchronization pulse signal that becomes H level to the read enable terminal of one memory 23 only when the light shielding signal is at H level, and when the light shielding signal is at H level and the shutter speed mode signal is L + /Bevel, a synchronizing pulse signal that becomes H level is output to the read enable terminal of the other memory 24.

各メモリ出力はそれぞれセレクター26に与えられる。Each memory output is provided to a selector 26, respectively.

セレクター26は、シャッタースピードモード信号に応
じて一方の入力を選択して出力する。
The selector 26 selects and outputs one input according to the shutter speed mode signal.

セレクター出力は、Dタイプフリップフロフッ回路27
および1 / n回路28へそれぞれ入力される。Dタ
イプフリップフロフッ回路27は、クロック信号の入力
に従って前回入力されたセレクター出力を加算器21の
他方の入力端子に出力し、シャッタースピードモードが
切換る度に入力するリセット信号によってリセットされ
る。また、1/n回路28は、セレクター出力を1 /
 nに割算する回路であり、nは固定パターンノイズの
加算数が入力される。減算器22には、この1 / n
回路28の出力およびイメージヤ−20から読出された
画像信号が入力し、この画像信号から1 / n回路2
8出力(平均化された固定パターンノイズ)を除算した
画像信号が出力される。
Selector output is D type flip-flop circuit 27
and 1/n circuit 28, respectively. The D-type flip-flop circuit 27 outputs the previously input selector output to the other input terminal of the adder 21 in accordance with the input of the clock signal, and is reset by a reset signal input every time the shutter speed mode is switched. Further, the 1/n circuit 28 converts the selector output into 1/n
This is a circuit for dividing by n, where n is inputted with the number of fixed pattern noises to be added. The subtracter 22 has this 1/n
The output of the circuit 28 and the image signal read out from the imager 20 are input, and from this image signal 1/n circuit 2
An image signal obtained by dividing 8 outputs (averaged fixed pattern noise) is output.

次に、以上のように構成された本実施例の動作について
説明する。
Next, the operation of this embodiment configured as above will be explained.

時刻T11でシステムに電源が投入され、これと同時に
遮光信号がHレベルに立上る。シャッタ一スピードモー
ド信号は時刻TllからT14まではHレベルなので、
この期間にシャッタースピード1/60Sの固定パター
ンノイズ(A)が複数回に渡って加算され、積分された
固定パターンノイズ(A)が一方のメモリ23に蓄積さ
れる。
At time T11, the system is powered on, and at the same time, the light shielding signal rises to H level. Since the shutter speed mode signal is at H level from time Tll to T14,
During this period, fixed pattern noise (A) with a shutter speed of 1/60S is added multiple times, and the integrated fixed pattern noise (A) is stored in one memory 23.

即ち、シャッタースピードモード信号がHレベルなので
一方のメモリ23のライトイネーブル端子WEに与えら
れる同期パルス信号がHレベルとなる。時刻T11では
、イメージヤ−20から読み出された暗時固定パターン
ノイズ(a)が加算器21を通りそのままメモリ23に
書込まれる。次に、時刻T12では再びイメージヤ−2
0から固定パターンノイズ(b)が読出されて加算器2
1の一方の入力端子に入力される。この時、加算器21
の他方の入力端子には時刻T12のクロックで、セレク
ター26を通ってフリップフロップ回路27に保持され
ていた固定パターンノイズ(a)が加算器21の他方の
入力端子に入力されている。
That is, since the shutter speed mode signal is at H level, the synchronization pulse signal applied to the write enable terminal WE of one memory 23 is at H level. At time T11, the dark fixed pattern noise (a) read from the imager 20 is written into the memory 23 as it is through the adder 21. Next, at time T12, the imager 2
Fixed pattern noise (b) is read from 0 and added to adder 2.
It is input to one input terminal of 1. At this time, adder 21
The fixed pattern noise (a), which has been held in the flip-flop circuit 27 through the selector 26, is input to the other input terminal of the adder 21 at the clock time T12.

その結果、加算器21て加算された固定パターンノイズ
(a)、(b)の加算値りがメモリ23に蓄積され、セ
レクター26を通ってフリップフロップ回路27へ入力
する。時刻T13でも同様にして固定パターンノイズ(
c)とデータhが加算されてメモリ23に蓄積される。
As a result, the sum of the fixed pattern noises (a) and (b) added by the adder 21 is stored in the memory 23, and is input to the flip-flop circuit 27 through the selector 26. At time T13, fixed pattern noise (
c) and data h are added and stored in the memory 23.

この様にしてシャッタースピード1/60Sでの3つの
固定パターン、ノイズの加算値がメモリ23に蓄積され
る。
In this way, the three fixed patterns and the added value of noise at the shutter speed of 1/60S are stored in the memory 23.

次に、シャッタースピード1/24O8での固定パター
ンノイズ(B)′の取込みが行われる。時刻T14にな
ると、シャッタースピードが1/240Sに変化してシ
ャッタースピードモード信号がLレベルになると、リセ
ット信号が立上り、他方のメモリ24のライトイネーブ
ル端子WEの同期パルス信号が立上り、モードが切換る
までのT14〜T17の期間は、上記同様に他方のメモ
リ24への固定パターンノイズの加算が行われる。
Next, fixed pattern noise (B)' is captured at a shutter speed of 1/24O8. At time T14, when the shutter speed changes to 1/240S and the shutter speed mode signal goes to L level, the reset signal rises, the synchronization pulse signal of the write enable terminal WE of the other memory 24 rises, and the mode is switched. During the period from T14 to T17, fixed pattern noise is added to the other memory 24 in the same manner as described above.

この様にして、他方のメモリ24にシャッタースピード
1. / 24 OSでの3つの固定パターンノイズの
加算値が蓄積される。
In this way, the shutter speed 1.0 is stored in the other memory 24. /24 The sum of three fixed pattern noises in the OS is accumulated.

セ゛レクター26にはメモリ23.24に蓄積された加
算値がそれぞれ与えられ、シャツタースピ−ドモード信
号に応じて選択されたモードの固定パターンノイズの加
算値が1 / n回路28へ人力する。1 / n回路
28では入力信号をその加算回数nで割算した固定パタ
ーンノイズの平均値を減算器22へ出力する。一方、減
算器22には、1/n回路28から出力される固定パタ
ーンノイズと同じシャッタースピードで撮影された画像
信号がイメージヤ−20から読出されて供給されている
。よって、減算器22では、複数の固定パターンノイズ
の平均値による減算が行われ、その様な固定パターンノ
イズによって減算された画像信号が出力される。
The selector 26 is supplied with the added values stored in the memories 23 and 24, respectively, and the added value of the fixed pattern noise of the mode selected according to the shutter speed mode signal is inputted to the 1/n circuit 28. The 1/n circuit 28 outputs to the subtracter 22 the average value of fixed pattern noise obtained by dividing the input signal by the number of additions n. On the other hand, an image signal taken at the same shutter speed as the fixed pattern noise outputted from the 1/n circuit 28 is read out from the imager 20 and supplied to the subtracter 22 . Therefore, the subtracter 22 performs subtraction using the average value of a plurality of fixed pattern noises, and outputs an image signal subtracted by such fixed pattern noise.

この様に本実施例によれば、2種類のシャッタースピー
ドの固定パターンノイズを予め2つのメモリ23.24
に記憶しておき、対象となる画像信号のシャッタースピ
ードに応じて固定パターンノイズを読出すようにしたの
で、上記第1実施例と同様の作用効果を得ることができ
る。さらに、本実施例では、各メモリ23.24にイメ
ージヤ−20から複数回に渡って読出した複数の固定パ
]−6 ターンノイズを蓄積し、この蓄積値を平均化した固定パ
ターンノイズで減算を行うようにしたので、より精度の
高い固定パターンノイズによるノイズ除去処理が可能と
なり、画像データのS/N比をさらに改善することがで
きる。
In this way, according to this embodiment, fixed pattern noise of two types of shutter speeds is stored in advance in two memories 23 and 24.
Since the fixed pattern noise is stored and read out in accordance with the shutter speed of the target image signal, the same effects as in the first embodiment can be obtained. Furthermore, in this embodiment, a plurality of fixed pattern noises read out multiple times from the imager 20 are stored in each memory 23 and 24, and this accumulated value is subtracted by the averaged fixed pattern noise. As a result, it is possible to perform noise removal processing using fixed pattern noise with higher accuracy, and the S/N ratio of image data can be further improved.

なお、上記第1.第2実施例では、2つのシャッタース
ピードを用いる場合について説明したが、使用するシャ
ッタースピードの数に応じてメモリの数を変えればシャ
ッタースピードの数に制限はない。
In addition, the above 1. In the second embodiment, the case where two shutter speeds are used has been described, but there is no limit to the number of shutter speeds as long as the number of memories is changed according to the number of shutter speeds used.

〔発明の効果〕〔Effect of the invention〕

以上詳記したように本発明によれば、シャッタースピー
ドが変化する毎に遮光しなくても、画像信号に含まれて
いる固定パターンノイズを除去することができ、信号処
理速度の高速化を図ることができると共に、装置の構成
を簡略化できる画像信号処理装置を提供できる。
As detailed above, according to the present invention, fixed pattern noise contained in image signals can be removed without blocking light every time the shutter speed changes, thereby increasing signal processing speed. Accordingly, it is possible to provide an image signal processing device that can simplify the configuration of the device.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明の第1実施例の構成図、第2図は同実施
例の動作説明図、第3図は本発明の第2実施例の構成図
、第4図は同実施例の動作説明図、第5図は従来より有
る画像信号処理装置の構成図、第6図は同従来例の動作
説明図である。 10.20・・・イメージヤ−11,12,23゜24
・・・メモリ、13.25・・・同期パルス発生回路、
14.26・・・セレクター 15.22・・・減算器
Fig. 1 is a block diagram of a first embodiment of the present invention, Fig. 2 is an explanatory diagram of the operation of the same embodiment, Fig. 3 is a block diagram of a second embodiment of the present invention, and Fig. 4 is a block diagram of the same embodiment. FIG. 5 is a block diagram of a conventional image signal processing device, and FIG. 6 is a diagram explaining the operation of the conventional example. 10.20... Imager 11, 12, 23°24
...Memory, 13.25...Synchronization pulse generation circuit,
14.26...Selector 15.22...Subtractor.

Claims (1)

【特許請求の範囲】[Claims] 所定のシャッタースピードで撮影された被写体像を前記
シャッタースピードに応じた固定パターンノイズを含む
画像信号に変換するイメージセンサと、前記イメージセ
ンサの固定パターンノイズが蓄積されるメモリ手段と、
前記イメージセンサより読出された画像信号から前記メ
モリ手段より読出された固定パターンノイズを減算して
、固定パターンノイズが除去された画像信号を出力する
減算手段とを備えた画像信号処理装置において、前記メ
モリ手段は、使用される複数のシャッタースピードのそ
れぞれに対応した各固定パターンノイズが蓄積される複
数の単位メモリから構成され、前記減算手段に入力する
画像信号のシャッタースピードに応じて前記複数の単位
メモリの中から同じシャッタースピードの固定パータン
ノイズを読出して前記減算手段へ出力するようにしたこ
とを特徴とする画像信号処理装置。
an image sensor that converts a subject image photographed at a predetermined shutter speed into an image signal including fixed pattern noise according to the shutter speed; and a memory means in which the fixed pattern noise of the image sensor is stored.
and subtraction means for subtracting the fixed pattern noise read out from the memory means from the image signal read out from the image sensor and outputting an image signal from which the fixed pattern noise has been removed, the image signal processing device comprising: The memory means includes a plurality of unit memories in which each fixed pattern noise corresponding to each of the plurality of shutter speeds used is accumulated, and the plurality of units are stored in accordance with the shutter speed of the image signal input to the subtraction means. An image signal processing device characterized in that fixed pattern noise having the same shutter speed is read out from a memory and outputted to the subtraction means.
JP2257723A 1990-09-27 1990-09-27 Picture signal processor Pending JPH04135388A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2257723A JPH04135388A (en) 1990-09-27 1990-09-27 Picture signal processor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2257723A JPH04135388A (en) 1990-09-27 1990-09-27 Picture signal processor

Publications (1)

Publication Number Publication Date
JPH04135388A true JPH04135388A (en) 1992-05-08

Family

ID=17310210

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2257723A Pending JPH04135388A (en) 1990-09-27 1990-09-27 Picture signal processor

Country Status (1)

Country Link
JP (1) JPH04135388A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7884863B2 (en) * 2001-10-09 2011-02-08 Seiko Epson Corporation Image noise reduction device and image noise reduction method
CN106506999A (en) * 2016-10-18 2017-03-15 天津大学 TDI cmos image sensor FPN bearing calibrations based on match by moment

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7884863B2 (en) * 2001-10-09 2011-02-08 Seiko Epson Corporation Image noise reduction device and image noise reduction method
CN106506999A (en) * 2016-10-18 2017-03-15 天津大学 TDI cmos image sensor FPN bearing calibrations based on match by moment

Similar Documents

Publication Publication Date Title
JPH0918793A (en) Image pickup device
KR870008470A (en) Imaging device
US20100080547A1 (en) Focal point detection device and camera system
CN104023173A (en) Solid-state imaging device and camera module
CN104243863A (en) Image pickup apparatus and image pickup method
EP3836527B1 (en) Multi-sensor high dynamic range imaging
US11159725B2 (en) Image processing apparatus, image processing method, and recording medium
JPH04135388A (en) Picture signal processor
CN110213503A (en) Image processing method, device, storage medium and electronic equipment
JP2004289241A (en) Noise eliminator
JP6763215B2 (en) Signal processing device
JPH05344414A (en) Video camera
CN110024378B (en) Imaging device and camera
JPH06253217A (en) Image pickup device
JPH0564085A (en) Image pickup device
JP2023118468A (en) Imaging device and control method thereof
JP2006287885A (en) High-speed imaging apparatus
JP2006287378A (en) Noise rejection device
KR100195112B1 (en) Digital camcorder having window function
JP3190328B2 (en) Video camera device and image output method in video camera device
JPH09326962A (en) Digital camera
JP4936731B2 (en) Infrared imaging device
JPH07274077A (en) Digital electronic still camera
JP2982194B2 (en) Image signal operation device
JPH04156076A (en) Video signal processing system