JPH04134514A - Flat cable - Google Patents
Flat cableInfo
- Publication number
- JPH04134514A JPH04134514A JP25669790A JP25669790A JPH04134514A JP H04134514 A JPH04134514 A JP H04134514A JP 25669790 A JP25669790 A JP 25669790A JP 25669790 A JP25669790 A JP 25669790A JP H04134514 A JPH04134514 A JP H04134514A
- Authority
- JP
- Japan
- Prior art keywords
- input
- output buffer
- printed circuit
- group
- logic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000872 buffer Substances 0.000 claims abstract description 41
- 230000015572 biosynthetic process Effects 0.000 claims description 5
- 238000003786 synthesis reaction Methods 0.000 claims description 5
- 230000002194 synthesizing effect Effects 0.000 abstract 1
- 238000002788 crimping Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000005684 electric field Effects 0.000 description 1
Landscapes
- Insulated Conductors (AREA)
- Information Transfer Systems (AREA)
Abstract
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、フラットケーブルに関し、特にケーブルの両
端にコネクタを有したフラットケーブルに関する。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a flat cable, and particularly to a flat cable having connectors at both ends of the cable.
従来のフラットケーブルは、２枚のプリント基板を接続
するために、ケーブルの両端にあるコネクタに導電性の
端子を有し、ケーブル中の導電性の心線とこの端子とを
圧着することにより電気信号の入力と出力を行っている
。Conventional flat cables have conductive terminals on the connectors at both ends of the cable in order to connect two printed circuit boards, and the conductive core wires in the cable are crimped to these terminals to connect two printed circuit boards. Inputs and outputs signals.
この従来のフラットケーブルでは、導電性の端子とケー
ブル心線との圧着のみにより、プリント基板間の電気信
号の入出力を正しく行うには、ケーブルの長さ分や圧着
抵抗分の電気的損失と、外部電界から受ける電気ノイズ
に対する耐圧とを高めるために、出力電流の大きな専用
バッファＩＣを使用しなければならなかった。また、プ
リント基板間の電気信号のインタフェースが１対１であ
るために多くの信号線が必要となる問題点があった。With this conventional flat cable, only crimping is performed between the conductive terminal and the cable core wire, and in order to correctly input and output electrical signals between printed circuit boards, it is necessary to reduce the electrical loss due to the length of the cable and the crimping resistance. In order to increase the withstand voltage against electrical noise received from an external electric field, a dedicated buffer IC with a large output current had to be used. Furthermore, since the electrical signal interface between the printed circuit boards is one-to-one, there is a problem in that many signal lines are required.
本発明の目的は大きな出力電流をもつ専用バッファＩＣ
を必要とせず、プリント基板間のインタフェース論理を
実現したフラットケーブルを提供することにある。The purpose of the present invention is to provide a dedicated buffer IC with a large output current.
The object of the present invention is to provide a flat cable that realizes interface logic between printed circuit boards without requiring any.
前記目的を達成するため、本発明に係るフラットケーブ
ルにおいては、制御用専用入力端子群と、入出力バッフ
ァ群と、論理回路アレイとを有し、２枚のプリント基板
間に電気信号の受け渡しを行うフラットケーブルであっ
て、
制御用専用入力端子群は、プリント基板からの設定情報
が入力されるものであり、
入出力バッファ群は、プリント基板に電気的に接続され
るもので、論理合成された制御信号により出力方向が決
定されるものであり、
論理回路アレイは、制御用専用入力端子群に入力した設
定情報信号と、入出力バッファ群のうち入力側として設
定された入出力バッファからの入力信号とにより論理合
成を行い、入出力バッファ群に対する制御信号を生成し
て、入出力バッファ群のうち出力側として設定された入
出力バッファを経由して電気信号を出力し、プリント基
板間のインタフェース論理を実現するものである。In order to achieve the above object, the flat cable according to the present invention includes a group of exclusive input terminals for control, a group of input/output buffers, and a logic circuit array, and transmits and receives electrical signals between two printed circuit boards. The dedicated input terminal group for control inputs setting information from the printed circuit board, and the input/output buffer group electrically connects to the printed circuit board and is used for logic synthesis. The output direction is determined by the control signal input to the logic circuit array. Logic synthesis is performed using the input signal, a control signal for the input/output buffer group is generated, an electrical signal is output via the input/output buffer set as the output side of the input/output buffer group, and the control signal is output between the printed circuit boards. It implements the interface logic.
フラットケーブルには、論理回路アレイ５が備えられて
いる。論理回路アレイ５は、制御用専用入力端子３に入
力した設定情報と、入出力バッファ群４のうち入力側と
して設定された入出力バッファからの入力信号とにより
論理合成を行い、入出力バッファ群のうち出力側として
設定された入出力バッファを経由して電気信号を出力し
、プリント基板間のインタフェース論理を実現する。A logic circuit array 5 is provided on the flat cable. The logic circuit array 5 performs logic synthesis using the setting information input to the dedicated control input terminal 3 and the input signal from the input/output buffer set as the input side of the input/output buffer group 4, and outputs the input/output buffer group. Outputting electrical signals via an input/output buffer set as the output side realizes interface logic between printed circuit boards.
したがって、大きな出力電流をもつ専用バッファＩＣを
用いることなく、プリント基板間のインタフェース論理
が実現されることとなる。Therefore, interface logic between printed circuit boards can be realized without using a dedicated buffer IC with a large output current.
次に本発明について図面を参照して説明する。 Next, the present invention will be explained with reference to the drawings.
第１図は、本発明の一実施例を示すブロック図である。FIG. 1 is a block diagram showing one embodiment of the present invention.
図において、本発明に係るフラットケーブルは、２枚の
プリント基板であるマスター・プリント基板と、スレー
ブ・プリント基板との間に接続され、内基板間の電気信
号の受け渡しを行うものである。In the figure, the flat cable according to the present invention is connected between two printed circuit boards, a master printed board and a slave printed board, and exchanges electrical signals between the inner boards.
マスター・プリント基板には、ホストのプロセッサが実
装され、Ｉｌｏやメモリが実装されたスレーブ・プリン
ト基板に命令を発行する。A host processor is mounted on the master printed circuit board, and issues instructions to slave printed circuit boards on which Ilo and memory are mounted.
本発明のフラットケーブルは、両端にプリント基板接続
用のコネクタを有し、マスター・プリント基板側にはマ
スター・プリント基板側コネクタ端子群１が、スレーブ
・プリント基板側にはスレーブ・プリント基板側コネク
タ端子群２がそれぞれのプリント基板との電気信号の伝
達を行うために設けである。The flat cable of the present invention has connectors for connecting to a printed circuit board at both ends, and the master printed board side connector terminal group 1 is on the master printed board side, and the slave printed board side connector is on the slave printed board side. A terminal group 2 is provided for transmitting electrical signals with each printed circuit board.
さらに、論理回路アレイ５が設けてあり、論理回路アレ
イ５には、マスター・プリント基板側コネクタ端子群１
及びスレーブ・プリント基板側コネクタ端子群２が入出
力バッファ群４を介して接続してあり、また、制御用専
用入力端子群３が接続しである。Further, a logic circuit array 5 is provided, and the logic circuit array 5 includes a master printed circuit board side connector terminal group 1.
and a slave printed circuit board side connector terminal group 2 are connected via an input/output buffer group 4, and a control exclusive input terminal group 3 is also connected.
制御用専用入力端子群３は、マスター・プリント基板と
スレーブ・プリント基板との間のインタフェース論理を
実現するために、それぞれのプリント基板から設定情報
が入力するものである。The dedicated control input terminal group 3 is used to input setting information from each printed circuit board in order to realize an interface logic between the master printed circuit board and the slave printed circuit board.
入出力バッファ群４は、制御用専用入力端子群３からの
入力信号と、マスター・プリント基板端子群１及びスレ
ーブ・プリント基板端子群２に接続している入出力バッ
ファ群４のうち入力側として設定された入出力バッファ
からの入力信号とにより論理合成された出力イネーブル
制御信号にて出力方向が決定される。入出力バッファ群
４の入出力バッファは、出力イネーブルがディスエーブ
ルのものが入力側として設定されたものとなり、入力信
号が入力することとなる。The input/output buffer group 4 receives input signals from the control-only input terminal group 3 and serves as an input side of the input/output buffer group 4 connected to the master printed circuit board terminal group 1 and the slave printed circuit board terminal group 2. The output direction is determined by the output enable control signal logically synthesized with the input signal from the set input/output buffer. The input/output buffers of the input/output buffer group 4 are those whose output enable is disabled and are set as the input side, and input signals are input thereto.
論理回路アレイ５は、制御用専用入力端子群３からの入
力信号と、マスター・プリント基板側コネクタ端子群１
及びスレーブ・プリント基板側コネクタ端子群２に接続
されている入出力バッファ群４のうち入力側として設定
された入出力バッファからの入力信号とにより論理合成
を行い、出力に設定された入出力バッファ４を経由して
電気信号を出力し、プリント基板間のインタフェース論
理を実現する。The logic circuit array 5 receives input signals from the control dedicated input terminal group 3 and the master printed circuit board side connector terminal group 1.
and the input signal from the input/output buffer set as the input side of the input/output buffer group 4 connected to the slave printed circuit board side connector terminal group 2, and the input/output buffer set as the output. 4 to output electrical signals and realize interface logic between printed circuit boards.
実施例において、マスター・プリント基板とスレーブ・
プリント基板のコネクタに、マスター・プリント基板側
コネクタ端子群１とスレーブ・プリント基板側コネクタ
端子群２と制御用専用入力端子群３とを圧着する。この
とき、制御用専用入力端子群３には、プリント基板から
の設定情報が入力される。In the example, a master printed circuit board and a slave printed circuit board are connected.
A master printed circuit board side connector terminal group 1, a slave printed circuit board side connector terminal group 2, and a dedicated input terminal group 3 for control are crimped onto the connector of the printed circuit board. At this time, setting information from the printed circuit board is input to the control dedicated input terminal group 3.
論理回路アレイ５は、制御用専用入力端子群３に入力し
た設定情報信号と、入出力バッファ１￥４のうち入力側
として設定された入出力バッファからの入力信号とによ
り論理合成を行う、入出力バッファ群４に対する制御信
号を生成して、入出力バッファ群のうち出力側として設
定された入出力バッファを経由して電気信号を出力する
。これにより、フラットケーブルを介してマスター・プ
リント基板とスレーブ・プリント基板との間のインタフ
ェース論理が実現されることとなる。The logic circuit array 5 is an input circuit that performs logic synthesis using the setting information signal input to the dedicated control input terminal group 3 and the input signal from the input/output buffer set as the input side of the input/output buffer 1\4. A control signal for the output buffer group 4 is generated, and an electrical signal is outputted via the input/output buffer set as the output side of the input/output buffer group. This results in the implementation of interface logic between the master printed circuit board and the slave printed circuit board via the flat cable.
以上説明したように本発明は、プリント基板に大きな出
力電流をもつ専用バッファＩＣを必要とせずにプリント
基板間のインタフェース論理を実現できる。しかも信号
線の本数を比較的少なくできるという効果を有する。As described above, the present invention can realize interface logic between printed circuit boards without requiring a dedicated buffer IC with a large output current on the printed circuit board. Moreover, it has the effect that the number of signal lines can be relatively reduced.
第１図は、本発明の一実施例を示すプロ・ンク図である
。
１・・・マスター・プリント基板側コネクタ端子群２・
・・スレーブ・プリント基板側コネクタ端子群３・・・
制御用専用入力端子群
４・・・入出力バッファ群
５・・・論理回路アレイ
特許出願人 日本電気株式会社FIG. 1 is a diagram showing one embodiment of the present invention. 1... Master printed circuit board side connector terminal group 2.
...Slave printed circuit board side connector terminal group 3...
Dedicated input terminal group for control 4...Input/output buffer group 5...Logic circuit array Patent applicant NEC Corporation
Claims (1)
論理回路アレイとを有し、２枚のプリント基板間に電気
信号の受け渡しを行うフラットケーブルであつて、 制御用専用入力端子群は、プリント基板からの設定情報
が入力されるものであり、 入出力バッファ群は、プリント基板に電気的に接続され
るもので、論理合成された制御信号により出力方向が決
定されるものであり、 論理回路アレイは、制御用専用入力端子群に入力した設
定情報信号と、入出力バッファ群のうち入力側として設
定された入出力バッファからの入力信号とにより論理合
成を行い、入出力バッファ群に対する制御信号を生成し
て、入出力バッファ群のうち出力側として設定された入
出力バッファを経由して電気信号を出力し、プリント基
板間のインタフェース論理を実現するものであることを
特徴とするフラットケーブル。(1) A group of dedicated input terminals for control, a group of input/output buffers,
It is a flat cable that has a logic circuit array and transfers electrical signals between two printed circuit boards, and the dedicated input terminal group for control is for inputting setting information from the printed circuit board. The output buffer group is electrically connected to the printed circuit board, and the output direction is determined by logic-synthesized control signals.The logic circuit array is configured based on the setting information input to the control input terminal group. Logic synthesis is performed using the signal and the input signal from the input/output buffer set as the input side of the input/output buffer group, and a control signal for the input/output buffer group is generated. A flat cable that outputs electrical signals via a set input/output buffer and realizes interface logic between printed circuit boards.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25669790A JPH04134514A (en) | 1990-09-26 | 1990-09-26 | Flat cable |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25669790A JPH04134514A (en) | 1990-09-26 | 1990-09-26 | Flat cable |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04134514A true JPH04134514A (en) | 1992-05-08 |
Family
ID=17296222
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25669790A Pending JPH04134514A (en) | 1990-09-26 | 1990-09-26 | Flat cable |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04134514A (en) |
-
1990
- 1990-09-26 JP JP25669790A patent/JPH04134514A/en active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH04134514A (en) | Flat cable | |
| JPH04147577A (en) | Multipolar electric connector for coaxial flat cable | |
| JPH10208818A (en) | Connection cable, commendation device, and communication method | |
| US6724639B2 (en) | Power supply structure | |
| JP2002354756A (en) | Motor with encoder | |
| JPH1125767A (en) | Twist paired cable and bus system using the same | |
| JP2525751B2 (en) | Interface Module | |
| JP2604559B2 (en) | How to connect printed circuit boards | |
| RU2145757C1 (en) | Electric signal switching connector | |
| WO2016208380A1 (en) | Cable device and communication system | |
| KR900003183B1 (en) | Star connection apparatus through flat cable | |
| JPH06120636A (en) | Interconnection structure for board | |
| JP3808690B2 (en) | Multiple power connection device | |
| JP2003234681A (en) | Connector device and power line carrier communication method | |
| CN210007811U (en) | Monitoring video transmission system | |
| JPH0544738Y2 (en) | ||
| WO2019198434A1 (en) | Impedance adjustment method and semiconductor device | |
| JPH0319009A (en) | Serial interface circuit | |
| JP3637129B2 (en) | Solenoid valve manifold | |
| JPH0221580A (en) | Connector for electronic equipment with built-in level converter | |
| JP2565382B2 (en) | Line connection switching circuit | |
| JP3008198B2 (en) | adapter | |
| JPH0238461Y2 (en) | ||
| JPS6139695A (en) | Signal supply system | |
| KR0113527Y1 (en) | Audio/video |