【発明の詳細な説明】[Detailed description of the invention]
【産業上の利用分野】[Industrial application field]
本発明は、映像表示装置にかかるものであり、例えば、
アスペクト比の異なるハイビジョンの映像と現行ＮＴＳ
Ｃ方式のテレビジョンの映像とを、同一のデイスプレィ
画面上に表示する映像表示装置に関するものである。
［従来の技術］
１つのデイスプレィ画面上にアスペクト比１６：９のハ
イビジョンの映像とアスペクト比４：３の現行ＮＴＳＣ
の映像の両方を表示できるようにした受像機としては、
第７図又は第８図に示すものがある。
これらのうち、第７図に示すものはハイビジョンの受像
を主体としており、デイスプレィ２０はアスペクト比１
６：９となっている。まず、ハイビジョンの受像の場合
には、スイッチ１２．１８がａ側に切り換えられる。そ
して、端子１０に入力されたハイビジョンの伝送信号で
あるＭＵＳＥ信号は、スイッチ１２を介してＭＵＳＥデ
コーダ１４に供給され、ここでそのデコードが行なわれ
る。ＭＵＳＥ信号からデコードされた映像信号は、水平
同期信号、垂直同期信号とともにスイッチ１８を介して
デイスプレィ２０に供給される。デイスプレィ２０では
、画面全体にアスペクト比１６：９のハイビジョン映像
が表示される。
他方、ＮＴＳＣの場合には、スイッチ１２，１８がｂ側
に切り換えられる。端子１０に入力されたＮＴＳＣ信号
は、スイッチ１２を介してＮＴＳＣデコーダ１６に供給
され、ここでそのデコードが行なわれる。ＮＴＳＣ信号
からデコードされた映像信号は、水平同期信号、垂直同
期信号とともにデイスプレィ２０に供給される。デイス
プレィ２０では、第９図に示すように、画面の左右端部
分を除いてアスペクト比４：３の現行ＮＴＳＣの映像が
表示される。
次に、第８図に示すものは、現行ＮＴＳＣの受像を主体
としており、デイスプレィ２４はアスペクト比４：３と
なっている。この場合には、ＭＵＳＥ信号のデコードが
簡易ＭＵＳＥデコーダ２２によって行なわれるようにな
っている。これは、Ｎ Ｔ Ｓ Ｃの映像のグレードに
対応してハイビジョンの画像も簡略化した取扱いとした
ためである。
まず、入力信号がＮＴＳＣ信号の場合には、スイッチ１
２．１８はｂ側に切り換えられる。このため、入力され
たＮ Ｔ Ｓ Ｃ信号はＮＴＳＣデコーダ１６に供給さ
れ、このでそのデコードが行なわれる。ＮＴＳＣ信号か
らデコードされた映像信号は、水平同期信号、垂直同期
信号とともにスイッチ１８を介してデイスプレィ２４に
供給され、画面全体にアスペクト比４：３の現行ＮＴＳ
Ｃの映像が表示される。
次に、ハイビジョン映像の表示の場合には、スイッチ１
２．１８はａ側に切り換えられる。このため、入力され
たＭＵＳＥ信号は簡易ＭＵＳＥデコーダ２２に供給され
、このでそのデコードが行なわれる。ＭＵＳＥ信号から
デコードされた映像信号は、水平同期信号、垂直同期信
号とともにスイッチ１８を介してデイスプレィ２４に供
給され、画面全体にアスペクト比１６：９のハイビジョ
ン映像が表示される。
この場合において、簡易ＭＵＳＥデコーダ２２には、画
面モードスイッチ２６が接続されており、こ九によって
指示されたいずれかの表示モードに応じて、ハイビジョ
ンの表示が行なわれるようになっている。第１０図には
、各表示モードにおける画面の様子が示されている。ま
ず、通常の表示モードでは、同図（Ａ）に示すように、
デイスプレィ２４の画面上下がブランクとなりアスペク
ト比１６：９の通常サイズでハイビジョンの映像が表示
される。しかし、拡大モードでは、同図（Ｂ）に示すよ
うに、ハイビジョン画面（図中に点線で表示）の左右が
カットされた拡大サイズの映像が表示される。
以上のように、第７図の装置でＮＴＳＣの映像表示を行
なったり、第８図の装置で通常サイズのハイビジョンの
映像表示を行なったときには、画面の左右端部分や上下
端部分に映像のない部分が生じる（第９図、第１０図（
Ａ）の斜線部分参照）。これらの非表示部分は、視覚上
目立たなくするために、通常黒または黒に近い灰色とし
て表示される。
〔発明が解決しようとする課題］
しかしながら、以上のような従来技術において画面に非
表示部分が存在する状態がある程度継続すると、デイス
プレィとして例えばＣＲＴを用いた場合には、表示部分
と非表示部分とで蛍光体の劣化ないし焼付きの度合いが
大きく異なってくるようになる。
このため、第７図の装置でハイビジョン映像の表示を行
なったり、第８図の装置でＮＴＳＣ映像や拡大ハイビジ
ョン映像の表示を行なった場合には、焼付きの度合いが
異なる部分で相互に輝度変化が生じる。従って、視覚的
にみると、特に焼付き現象の度合いが急変する境界部分
に帯状の輝度変化が観察されるようになる。この帯状の
輝度変化は、前記焼付き現象が進行するほど、すなわち
時間が経過するほど顕著になる。なお、ＣＲＴに限らず
、焼付き現象に類似した特性を持つデイスプレィにおい
ても同様の不都合がある。
本発明は、かかる点に逃みてなされたもので、画面上に
おける帯状の輝度変化の発生を良好に低減することがで
きる映像表示装置を提供することを、その目的とするも
のである。The present invention relates to a video display device, for example,
High-definition images with different aspect ratios and current NTS
The present invention relates to a video display device that displays C-scheme television video on the same display screen. [Prior art] High-definition video with an aspect ratio of 16:9 and current NTSC video with an aspect ratio of 4:3 on one display screen
As a receiver that can display both images,
There is one shown in FIG. 7 or 8. Among these, the one shown in FIG. 7 is mainly for high-definition image reception, and the display 20 has an aspect ratio of 1.
The ratio is 6:9. First, in the case of high-definition image reception, the switches 12 and 18 are switched to the a side. The MUSE signal, which is a high-definition transmission signal, input to the terminal 10 is supplied to the MUSE decoder 14 via the switch 12, where it is decoded. The video signal decoded from the MUSE signal is supplied to the display 20 via the switch 18 along with a horizontal synchronization signal and a vertical synchronization signal. The display 20 displays high-definition video with an aspect ratio of 16:9 over the entire screen. On the other hand, in the case of NTSC, the switches 12 and 18 are switched to the b side. The NTSC signal input to the terminal 10 is supplied to the NTSC decoder 16 via the switch 12, where it is decoded. The video signal decoded from the NTSC signal is supplied to the display 20 along with a horizontal synchronization signal and a vertical synchronization signal. As shown in FIG. 9, the display 20 displays current NTSC video with an aspect ratio of 4:3 except for the left and right end portions of the screen. Next, the one shown in FIG. 8 is mainly for receiving images of the current NTSC, and the display 24 has an aspect ratio of 4:3. In this case, the MUSE signal is decoded by the simple MUSE decoder 22. This is because high-definition images are also treated in a simplified manner in accordance with the NTSC video grade. First, if the input signal is an NTSC signal, switch 1
2.18 is switched to the b side. Therefore, the input NTSC signal is supplied to the NTSC decoder 16, where it is decoded. The video signal decoded from the NTSC signal is supplied to the display 24 via the switch 18 along with the horizontal synchronization signal and vertical synchronization signal, and the current NTSC signal with an aspect ratio of 4:3 is displayed on the entire screen.
Image C is displayed. Next, when displaying high-definition video, switch 1.
2.18 is switched to the a side. Therefore, the input MUSE signal is supplied to the simple MUSE decoder 22, where it is decoded. The video signal decoded from the MUSE signal is supplied to the display 24 via the switch 18 along with a horizontal synchronization signal and a vertical synchronization signal, and a high-definition video with an aspect ratio of 16:9 is displayed on the entire screen. In this case, a screen mode switch 26 is connected to the simple MUSE decoder 22, and high-definition display is performed according to one of the display modes instructed by the switch. FIG. 10 shows the appearance of the screen in each display mode. First, in the normal display mode, as shown in Figure (A),
The top and bottom of the screen of the display 24 are blank and a high-definition image is displayed in a normal size with an aspect ratio of 16:9. However, in the enlarged mode, as shown in FIG. 2B, an enlarged image is displayed with the left and right sides of the high-definition screen (indicated by dotted lines in the figure) cut off. As mentioned above, when the device shown in Figure 7 displays NTSC video, or the device shown in Figure 8 displays normal-sized high-definition video, there is no image at the left and right edges or the top and bottom of the screen. (Fig. 9, Fig. 10)
(See the shaded part in A). These hidden portions are usually displayed as black or gray close to black in order to make them visually inconspicuous. [Problems to be Solved by the Invention] However, in the conventional technology as described above, if the state in which non-display portions exist on the screen continues to some extent, when a CRT, for example, is used as a display, the display portions and non-display portions become separated. The degree of deterioration or burn-in of the phosphor varies greatly. Therefore, when displaying high-definition video with the device shown in Figure 7, or displaying NTSC video or enlarged high-definition video with the device shown in Figure 8, the brightness changes mutually in areas with different degrees of burn-in. occurs. Therefore, visually, band-like luminance changes are observed, especially at the boundary where the degree of the burn-in phenomenon changes suddenly. This band-like luminance change becomes more noticeable as the burn-in phenomenon progresses, that is, as time passes. Incidentally, not only CRTs but also displays having characteristics similar to the burn-in phenomenon have similar disadvantages. The present invention has been made in view of this problem, and an object of the present invention is to provide a video display device that can satisfactorily reduce the occurrence of band-like brightness changes on a screen.
【課題を解決するための手段）
本発明は、表示領域の異なる少なくとも二つの映像の表示が行なわれる映像表示装置において、非表示部分を有する映像の表示手段上における表示位置を、その映像への切換えに連動して、非表示部分の方向に移動させる表示位置移動手段を備えたことを特徴とするものである。
【作用】[Means to solve the problem]
The present invention provides a video display device in which at least two images in different display areas are displayed. The present invention is characterized by comprising display position moving means for moving the display position in the direction of.
[Effect]
本発明によれば、非表示部分を含む映像に切り換えられ
ると、その映像の表示位置が非表示部分の方向に移動す
る。このため、表示手段において劣化の生ずる位置も移
動するようになる。この移動が非表示部分を含む映像へ
の切換え毎に行なわれるため、表示手段の劣化の度合い
は急変せず連続した状態となる。According to the present invention, when switching to a video including a non-display portion, the display position of the video moves in the direction of the non-display portion. Therefore, the position where deterioration occurs in the display means also moves. Since this movement is performed every time a video including a non-displayed portion is switched, the degree of deterioration of the display means does not suddenly change but remains in a continuous state.
【実施例】【Example】
以下、本発明にかかる映像表示装置の実施例について、
添付図面を参照しながら説明する。なお、上述した従来
例と同様または相当する構成部分については、同一の符
号を用いることとする。
ｌ−星上災厳側
最初に、第１図〜第３図を参照しながら、本発明の第１
実施例について説明する。この実施例は、上述した第７
図の従来例に本発明を適用したものである。
第１図において、Ｎ Ｔ Ｓ Ｃデコーダ１６には、同
期検出回路２８．遅延量設定回路３０．可変遅延器３２
によって構成された表示位置移動回路３４が接続されて
いる。この表示位置移動回路３４により、ハイビジョン
映像からＮＴＳＣ映像への表示切換えに連動して前回と
は異なる位置にＮＴＳＣ映像が表示されるようになって
いる。
詳述すると、同期検出回路２８は、Ｎ Ｔ Ｓ Ｃデコ
ーダ１６の非同期状態を検出するためのもので、ＮＴＳ
Ｃデコーダ１６の水平同期再生用又は色副搬送波再生用
のＰＬＬと接続されている。すなわち、スイッチ１２が
ａ側に切り換えられている間は、それらのＰＬＬがアン
ロック状態となり、これを検出することによって、入力
信号のＭＵＳＥ信号からＮＴＳＣ信号への切換りが検出
されるようになっている。検出信号Ｓａは、例えば、ア
ンロック状態で論理値のｒＨＪとなる信号である。
次に、同期検出回路２８の出力側には、遅延量設定回路
３ｏが接続されている。この遅延量設定回路３０は、ア
ンロック検出信号Ｓａが入力される毎に異なる遅延量設
定−信号ｓｂを出力するものである。
このような遅延量設定回路３０は、例えば第２図に示す
ように、４ビツト加算器３６とＤフリップフロップなど
による４ビツトラッチ回路３８とによって構成されてい
る。４ピント加算器３６の一方の入力側には例えば「３
」が入力されており、他方の入力側には４ビツトラッチ
回路３８の出力が供給されている。また、４ビツト加算
器３６の出力が４ビツトラッチ回路３８の入力となって
おり、同期検出回路２８の検出信号Ｓａが４ビツトラッ
チ回路３８のクロック端子に入力されるようになってい
る。そして、この４ビツトラッチ回路３８から、遅延量
設定信号ｓｂが出力されるようになっている。
次に、このような遅延量設定回路３ｏの動作について説
明すると、４ビツトラッチ回路３８のクロック端子に論
理値がｒＨＪ レベルのアンロック検出信号Ｓａが入力
される毎に、４ビツトラッチ回路３８による入力信号の
ラッチが行なわれる。
このラッチされた値は、４ビツト加算器３６に入力され
、これに「３」が加算される。そして、次にアンロック
信号Ｓａが入力されると、この加算後の値がラッチされ
るようになる。
以上の動作が繰り返されることによって、０〜１５の範
囲内で３ずつ巡回的に歩進する遅延量設定信号ｓｂが４
ビツトラッチ回路３８から出力されるようになる。なお
、４ビツト加算器３６の一方の入力側に入力する数値は
、３以外の数値であってもよいが奇数が好ましい。
次に、以上のような遅延量設定回路３０の出力側は可変
遅延器３２の入力側が接続されており、ＮＴＳＣデコー
ダ１６の水平同期信号Ｈｓ出力側も接続されている。こ
の可変遅延器３２は、水平同期信号Ｈｓに対して、遅延
量設定信号ｓｂに対応する時間遅延を行なうものである
。すなわち、あらかじめ設定された単位遅延時間をΔＴ
、前記遅延量設定信号ｓｂに対し、ｓｂ・ΔＴの遅延が
ＮＴＳＣデコーダ１６から供給された水平同期信号Ｈｓ
に行なわれる。ＮＴＳＣデコーダ１６では、この遅延さ
れた水平同期信号Ｈｓが、映像信号や垂直同期信号とと
もにデイスプレィ２ｏ側に供給されるようになっている
。
なお、単位遅延時間ΔＴは、画面上での許容映像移動範
囲を考慮して設定される。例えば、水平同期信号Ｈｓの
遅延期間が最大となる５ｂ＝１５のときは、デイスプレ
ィ２０上での現行ＮＴＳＣ映像の位置は第３図に示す実
線Ｉの位置となり、最小の５ｂ＝ｏのときは破線Ｈの位
置となる。その他の部分は、第７図の従来例と同様であ
る。
次に、以上のように構成された第１実施例の全体的動作
について説明する。まず、ハイビジョンの映像を表示す
る場合の動作は、前記従来例と同様である。すなわち、
スイッチ１２．１８はいず乳もａ側に切り換えられ、端
子１０に供給されたＭＵＳＥ信号はＭＵＳＥデコーダ１
４に入力されてデコードされる。そして、デコードされ
た映像信号が水平同期信号、垂直同期信号とともにスイ
ッチ１８を介してデイスプレィ２０に供給され、アスペ
クト比１６：９のハイビジョン映像が画面全体に表示さ
れる。
これに対し、入力信号がＮＴＳＣ信号の場合には、スイ
ッチ１２．１８がｂ側に切り換えられ、ＮＴＳＣ信号は
ＮＴＳＣデコーダ１６に入力されてデコードされる。そ
して、デコードされた映像信号が水平同期信号、垂直同
期信号とともにスイッチ１８を介してデイスプレィ２０
に供給され、画面の左右に非表示部分を残してアスペク
ト比４：３の現行ＮＴＳＣ映像が表示される（第３図参
照）。
ところで、この場合において、遅延量設定回路３ｏの遅
延量設定信号５ｂ＝ｏ、すなわち水平同期信号Ｈｓの遅
延が全くない状態では、上述した従来例と同様の表示が
行なわれる。すなわち、デイスプレィ２０上における第
３図の破線位置■（第９図の表示位置に対応）に、ＮＴ
ＳＣ映像の表示が行なわれる。
以上の状態の後、ハイビジョンの映像表示が行なわれ、
その後再びＮＴＳＣの映像表示が行なわれると、スイッ
チ１２の切換えが行なわれるので同期検出回路２８でＰ
具μのアンロック状態が検出され、検出信号Ｓａが遅延
量設定回路３０に出力される。すると、遅延量設定回路
３０では、４ビツト加算器３６における加算値「３」が
４ビツトラッチ回路３８でランチされ、これが遅延量設
定信号ｓｂとして出力されることになる。
このため、可変遅延器３２では、水平同期信号Ｈｓに対
してｓｂ・ΔＴ＝３・ΔＴの時間遅延が行なわれ、これ
に基づいてＮＴＳＣの映像表示が行なわれるようになる
。従って、デイスプレィ２０上における映像の表示位置
は、第３図の実線位置Ｉに近づくようになる。
更に、ＮＴＳＣ−＋ＭＵＳＥ−＋ＮＴＳＣと表示が切り
換えられると、同様の操作が繰り返され、遅延量設定回
路３０の出力信号Ｓａは「６」となる。
従って、デイスプレィ２０上における映像の表示位置は
、第３図の実線位置■に更に近づくようになる。スイッ
チ１２の切換えが更に行なわれると、遅延量設定回路３
０の出力信号ｓｂは「１５」となり、その次は「２」と
なるので、破線Ｈに近い位置に表示されるようになる。
以上の動作が繰り返される毎に、水平同期信号Ｈｓの遅
延量は、０・ΔＴ、３・ΔＴ、・・・・・・、１５・Δ
Ｔ、２・ΔＴ、５・ΔＴ、・・・・・・、１４・ΔＴ、
１−△Ｔ、４−ΔＴ、 ・−・−，１３−ΔＴ、０・△
Ｔ、・・・と繰り返し変化するようになり、ＮＴＳＣの
映像は、第３図に示す範囲△Ａの範囲で所定量移動して
表示されるようになる。
この結果、デイスプレィ２０のΔへの範囲では、画面の
内側から外側にかけてＣＲＴの焼付きの度合いが細かく
連続的に変化するようになり、焼付き量が急変する箇所
が生じないこととなる。
このように、本実施例によれば、ＮＴＳＣデコーダ１６
に接続した表示位置移動回路３４によって、ハイビジョ
ンの映像から現行ＮＴＳＣの映像への切り換わりに連動
して、水平同期信号の遅延量が所定範囲内で順に所定量
可変されるので、ＮＴＳＣの映像が所定範囲内で均等に
移動するようになる。このため、デイスプレィ２０にお
ける蛍光体の焼付き度合いの急変箇所がなくなって、ハ
イビジョン映像の表示時に生じていた帯状の輝度変化部
分の発生が良好に低減されるようになる。
なお、前記実施例では、４ビツト加算器３６と４ピント
ラッチ回路３８とを用いて遅延量設定回路３０を構成し
たが、第４図に示すように４ビツトカウンタ４０によっ
て構成するようにしてもよい。４ビツトカウンタ４０の
クロック端子には、ＮＴＳＣデコーダ１６で再生された
水平同期信号Ｈｓまたは垂直同期信号Ｖｓが入力されて
おり。
同期検出回路２８の検出信号がカウントイネーブル端子
に入力されている。
このような４ビツトカウンタ４０の動作を説明すると、
カウントイネーブル端子にアンロック検出信号Ｓａが入
力されて論理値のｒＨＪとなると、水平同期信号Ｈｓま
たは垂直同期信号Ｖｓのカウント動作が行なわれ、その
論理値が「Ｌ」となった時点でカウント動作は停止する
。すなわち、アンロック検出信号Ｓａの入力が終わる毎
に、０〜１５の範囲内でランダムに変化する４ビツトの
遅延量設定信号ｓｂが４ビツトカウンタ４ｏから出力さ
れることになる。これによっても、第２図の遅延量設定
回路３０と同様に、ハイビジョンの映像から現行ＮＴＳ
Ｃの映像に切り換わる度に、所定の範囲内で均等にＮＴ
ＳＣの映像の表示位置が移動するようになる。
足−策又尖施画
次に第５図、第６図を参照しながら本発明の第２実施例
について説明する。この実施例は、上述した第８図の従
来例に本発明を適用したものである。なお、前記実施例
と同様又は相当する構成部分には、同一の符号を用いる
。
第５図において、簡易ＭＵＳＥデコーダ２２には、スイ
ッチ検出回路４２．同期検出回路２８Ａ。
ＯＲ回路４４．遅延量設定回路３０．可変遅延器３２Ａ
によって構成された表示位置移動回路４６が接続されて
いる。この表示位置移動回路４６によって、ＮＴＳＣの
映像からハイビジョンの映像への切換えや、パイビジョ
ンの映像表示時における拡大サイズから通常サイズへの
切換えに連動して、前回とは異なる上下位置に通常サイ
ズのハイビジョン映像が表示されるようになっている。
詳述すると、スイッチ検出回路４２は、画面モードスイ
ッチ２６の状態を検出するもので、ハイビジョンに対す
る通常サイズの表示モードが指示されている場合に論理
値のｒＨＪとなる検出信号ＳｃがＯＲ回路４４に出力さ
れるようになっている。また、同期検出回路２８Ａは、
簡易ＭＵＳＥデコーダ２２において水平同期信号Ｈｓの
同期を行なうＰＬＬにおけるアンロック状態を検出する
もので、検出時に論理値のｒＨＪ レベルとなるアンロ
ック検出信号ＳａがＯＲ回路４４に出力されるようにな
っている。更に、ＯＲ回路４４の出力は、遅延量設定回
路３０に供給されるようになっている。
次に、遅延量設定回路３０では、ＯＲ回路４４の出力検
出信号Ｓａ、Ｓｃのいずれかが入力されるたびに、上述
したカウント動作を繰り返し行なうものである。すなわ
ち、入力信号がＮＴＳＣ信号からＭＵＳＥ信号に切り換
られたとき、あるいは画面モードスイッチ２６が操作さ
れて拡大モードから通常のハイビジョンの表示モードと
なったときに、遅延量設定回路３０における前記カウン
ト動作が行なわれるようになっている。
次に、この遅延量設定回路３０の出力は、可変遅延器３
２Ａに供給されるようになっている。可変遅延器３２Ａ
では、簡易ＭＵＳＥデコーダ２２から供給された垂直同
期信号Ｖｓの遅延が行なわれる。すなわち、水平走査期
間ＩＨ，前記遅延量設定信号ｓｂに対し、５ｂ−Ｈの遅
延が簡易ＭＵＳＥデコーダ２２から供給された垂直同期
信号ＶＳに対して行なわれるようになっている。簡易Ｍ
ＵＳＥデコーダ２２では、この遅延された垂直同期信号
Ｖｓが、映像信号や水平同期信号とともにデイスプレィ
２４側に供給されるようになっている。その他の部分は
、第８図の従来例と同様に構成されている。
次に、以上のような第２実施例の動作について、第６図
を参照しながら説明する。
次に、以上のように構成された第２実施例の全体的動作
について説明する。まず、ＮＴＳＣの映像を表示する場
合の動作は、前記従来例と同様である。すなわち、スイ
ッチ１２．１８はいずれもｂ側に切り換えられ、端子１
０に供給されたＮＴＳＣ信号はＮＴＳＣデコーダ１６に
入力されてデコードされる。そして、デコードされた映
像信号が水平同期信号、垂直同期信号とともにスイッチ
１８を介してデイスプレィ２４に供給され、アスペクト
比４：３のハイビジョン映像が画面全体に表示される。
これに対し、入力信号がＭＵＳＥ信号の場合には、スイ
ッチ１２．１８がａ側に切り換えられ、ＭＵＳＥ信号は
簡易ＭＵＳＥデコーダ２２に入力されてデコードされる
。そして、デコードされた映像信号が水平同期信号、垂
直同期信号とともにスイッチ１８を介してデイスプレィ
２４に供給される。このとき、画面モードスイッチ２６
によって通常モードが指示されているときは、画面上下
の非表示部分を残してアスペクト比１６：９のハイビジ
ョンの映像が表示される（第６図又は第１０図（Ａ）参
照）。また、画面モードスイッチ２６によって拡大モー
ドケ暫示されているときは、画面全体にハイビジョンの
映像の左右がカットされて表示される（第１０図（Ｂ）
参照）。
この場合において、遅延量Ｇ定回路３０の遅延量設定信
号５ｂ＝ｏ、すなわち垂直同期信号Ｖｓの遅延が全くな
い状態では、上述した従来例と同様の表示が行なわれる
。すなわち、デイスプレィ２４上における第６図の破線
位置■（第１０図（Ａ）の表示位置に対応）に、ハイビ
ジョンの映像表示が行なわれる。
以上の状態の後、ＮＴＳＣの映像表示が行なわれ、その
後再びハイビジョンの映像表示が行なわれると、スイッ
チ１２の切換えが行なわれるので同期検出回路２８でＰ
ＬＬのアンロック状態が検出され、検出信号Ｓａが遅延
量設定口ＦＩ＆３０にＯＲ回路４４を介して出力される
。すると、遅延量設定回路３０では上述したラッチ動作
が行なわれ、遅延を設定信号ｓｂとして出力されること
になる。
このため、可変遅延器３２Ａでは、垂直同期信号Ｖｓに
対して５ｂ−Ｈ＝３・Ｈの時間遅延が行なわれ、これに
基づいてハイビジョンの映像表示が行なわれるようにな
る。
更に、ＭＵＳＥ−＋ＮＴＳＣ−＋ＭＵＳＥと表示が切り
換えられると、同様の操作が繰り返され、遅延を設定回
路３０の出力信号Ｓａは「６」となる。
従って、デイスプレィ２０上における映像の表示位置は
、第３図の実線位置■に更に近づくようになる。スイッ
チ１２の切換えが更に行なわれると、遅延量設定回路３
０の出力信号ｓｂは「１５」となり、その次は「２」と
なるので、破線■に近い位置に表示されるようになる。
以上の動作が繰り返される毎に、垂直同期信号Ｖｓの遅
延量は、Ｏ−Ｈ，３・Ｈ９・・・・・・と繰り返し変化
するようになり、ハイビジョンの映像は、第６図に示す
範囲ΔＢの範囲で所定量移動して表示されるようになる
。なお、画面モードスイッチ２６の操作によって拡大モ
ードから通常モードに切り換えられる場合にも、スイッ
チ検出回路４２から出力される検出信号Ｓｃに基づいて
同様の動作が行なわれる。
この結果、デイスプレィ２４のΔＢの範囲では、画面の
内側から外側にかけてＣＲＴの焼付きの度合いが細かく
連続的に変化するようになり、焼付き量が急変する箇所
が生じないこととなる。
このように、本実施例によれば、簡易ＭＵＳＥデコーダ
２２に接続した表示位置移動回路４６により、ＮＴＳＣ
の映像からハイビジョンの映像への切換えに連動して、
あるいは通常モードから拡大モードへの切換えに連動し
て、垂直同期信号ＶＳの遅延量が所定範囲内で順に所定
量可変するので、ハイビジョンの映像が所定範囲内で均
等に移動するようになる。このため、デイスプレィ２４
における蛍光体の焼付き度合いの急変箇所がなくなって
、ＮＴＳＣの映像あるいは拡大モードにおけるハイビジ
ョンの映像の表示時に生じていた帯状の輝度変化部分の
発生が良好に低減されるようになる。
旦−」ぼΣ４鮫例
なお、本発明は、何ら上述した実施例に限定されるもの
ではない。例えば、第１実施例では水平同期信号を遅延
させるようにしたが、映像信号を遅延させるようにして
もよい。要するに、水平同期信号と映像信号との相対的
な時間関係（位相関係）を可変すればよい。また、第２
実施例においても同様であり、映像信号を遅延させるよ
うにしてもよい。要するに、フィールド内での映像信号
開始ラインと映像信号終了ラインを可変すればよい。
遅延量設定回路についても、４ビツトのＯ〜１５の範囲
で可変する遅延量設定信号を出力するようにしたが、移
動後の映像がデイスプレィ画面からはみ出さなければ、
更に多数ビットで映像移動の程度を指定するようにして
もよい。このとき、遅延の程度と画面上における映像の
位置との関係は、遅延量ｒＯＪの状態における映像の位
置設定をどのように行なうかによって、画面の範囲内で
任意に設定しうる。従って、例えば前記実施例で遅延量
「８」のときに映像が画面の中央に表示されるようにす
れば、上下左右に対称に映像が移動するようになる。
次に、前記実施例では、同期検出回路によって映像の切
換え状態を検出することとしたが、スイッチ１２の操作
状態を検出するようにしてもよい。
また、同期検出回路によっては、スイッチ１２がａ、ｂ
いずれに切り換られる場合でもアンロック検出が行なわ
れることになるが、前記遅延量がランダムに変化すれば
同様の効果を得ることができる。
更に、デイスプレィは、表示体の劣化による輝度変化が
生じるものであれば、蛍光体以外の表示体を備えたデイ
スプレィに対しても本発明は適用可能である。その他、
ハイビジョンと現行ＮＴＳＣとの組み合わせ以外の場合
であっても、画面上に非表示部分があるような場合には
、本発明は一般的に適用できる。
【発明の効果］
以上説明したように、本発明にかかる映像表示装置によ
れば、非表示部分を有する映像への切換えに連動してそ
の画面上における表示位置の移動を行なうこととしたの
で、画面上における帯状の輝度変化の発生が良好に低減
され、視覚的に良好な映像表示を行なうことができると
いう効果がある。Examples of the video display device according to the present invention will be described below.
This will be explained with reference to the attached drawings. Note that the same reference numerals are used for the same or corresponding components as in the conventional example described above. l-Star Calamity Side First, with reference to FIGS. 1 to 3, the first aspect of the present invention will be described.
An example will be explained. This example is based on the seventh
The present invention is applied to the conventional example shown in the figure. In FIG. 1, the NTS C decoder 16 includes a synchronization detection circuit 28. Delay amount setting circuit 30. variable delay device 32
A display position moving circuit 34 configured by is connected thereto. This display position moving circuit 34 allows the NTSC video to be displayed at a different position from the previous one in conjunction with the display switching from high-definition video to NTSC video. To be more specific, the synchronization detection circuit 28 is for detecting an asynchronous state of the NTSC decoder 16, and
It is connected to the PLL for horizontal synchronization reproduction or color subcarrier reproduction of the C decoder 16. That is, while the switch 12 is switched to the a side, those PLLs are in an unlocked state, and by detecting this, the switching of the input signal from the MUSE signal to the NTSC signal is detected. ing. The detection signal Sa is, for example, a signal that has a logical value rHJ in the unlocked state. Next, a delay amount setting circuit 3o is connected to the output side of the synchronization detection circuit 28. The delay amount setting circuit 30 outputs a different delay amount setting signal sb each time the unlock detection signal Sa is input. For example, as shown in FIG. 2, such a delay amount setting circuit 30 includes a 4-bit adder 36 and a 4-bit latch circuit 38 such as a D flip-flop. For example, on one input side of the 4-pin adder 36,
" is input, and the output of the 4-bit latch circuit 38 is supplied to the other input side. Further, the output of the 4-bit adder 36 is input to a 4-bit latch circuit 38, and the detection signal Sa of the synchronization detection circuit 28 is input to the clock terminal of the 4-bit latch circuit 38. This 4-bit latch circuit 38 outputs a delay amount setting signal sb. Next, the operation of such a delay amount setting circuit 3o will be explained. Every time the unlock detection signal Sa whose logic value is rHJ level is input to the clock terminal of the 4-bit latch circuit 38, the input signal by the 4-bit latch circuit 38 is is latched. This latched value is input to a 4-bit adder 36, and "3" is added to it. Then, when the unlock signal Sa is input next time, the value after this addition is latched. By repeating the above operation, the delay amount setting signal sb, which cyclically increments by 3 within the range of 0 to 15, becomes 4.
The signal is now output from the bit latch circuit 38. Note that the numerical value input to one input side of the 4-bit adder 36 may be a numerical value other than 3, but an odd number is preferable. Next, the output side of the delay amount setting circuit 30 as described above is connected to the input side of the variable delay device 32, and also connected to the output side of the horizontal synchronizing signal Hs of the NTSC decoder 16. This variable delay device 32 delays the horizontal synchronizing signal Hs by a time corresponding to the delay amount setting signal sb. In other words, the preset unit delay time is ΔT
, the horizontal synchronization signal Hs supplied from the NTSC decoder 16 is delayed by sb·ΔT with respect to the delay amount setting signal sb.
It will be held in In the NTSC decoder 16, this delayed horizontal synchronization signal Hs is supplied to the display 2o together with the video signal and the vertical synchronization signal. Note that the unit delay time ΔT is set in consideration of the allowable video movement range on the screen. For example, when the delay period of the horizontal synchronizing signal Hs is the maximum, 5b=15, the position of the current NTSC video on the display 20 is the position of the solid line I shown in FIG. This is the position indicated by the broken line H. The other parts are the same as the conventional example shown in FIG. Next, the overall operation of the first embodiment configured as above will be explained. First, the operation when displaying high-definition video is the same as in the conventional example. That is,
The switches 12 and 18 are all switched to the a side, and the MUSE signal supplied to the terminal 10 is sent to the MUSE decoder 1.
4 and is decoded. The decoded video signal is then supplied to the display 20 via the switch 18 along with the horizontal synchronization signal and the vertical synchronization signal, and a high-definition video with an aspect ratio of 16:9 is displayed on the entire screen. On the other hand, when the input signal is an NTSC signal, the switch 12.18 is switched to the b side, and the NTSC signal is input to the NTSC decoder 16 and decoded. The decoded video signal is sent to the display 20 via the switch 18 along with the horizontal synchronization signal and the vertical synchronization signal.
Current NTSC video with an aspect ratio of 4:3 is displayed, leaving non-display areas on the left and right sides of the screen (see Figure 3). In this case, when the delay amount setting signal 5b=o of the delay amount setting circuit 3o, that is, there is no delay of the horizontal synchronizing signal Hs, the same display as in the conventional example described above is performed. That is, the NT is displayed at the dashed line position ■ in FIG.
SC video is displayed. After the above conditions, high-definition video is displayed,
After that, when NTSC video is displayed again, the switch 12 is changed over, so the synchronization detection circuit 28
The unlocked state of the tool μ is detected, and a detection signal Sa is output to the delay amount setting circuit 30. Then, in the delay amount setting circuit 30, the added value "3" in the 4-bit adder 36 is launched in the 4-bit latch circuit 38, and this is output as the delay amount setting signal sb. Therefore, in the variable delay device 32, a time delay of sb·ΔT=3·ΔT is performed with respect to the horizontal synchronizing signal Hs, and based on this, NTSC video display is performed. Therefore, the display position of the image on the display 20 approaches the solid line position I in FIG. Furthermore, when the display is switched to NTSC-+MUSE-+NTSC, the same operation is repeated and the output signal Sa of the delay amount setting circuit 30 becomes "6". Therefore, the display position of the image on the display 20 becomes closer to the solid line position (3) in FIG. When the switch 12 is further switched, the delay amount setting circuit 3
The output signal sb of 0 becomes "15" and the next becomes "2", so that it is displayed at a position close to the broken line H. Each time the above operation is repeated, the delay amount of the horizontal synchronization signal Hs becomes 0・ΔT, 3・ΔT, ......, 15・Δ
T, 2・ΔT, 5・ΔT, 14・ΔT,
1-△T, 4-△T, ・-・-, 13-△T, 0・△
T, . . . are repeatedly changed, and the NTSC video is displayed while being moved by a predetermined amount within the range ΔA shown in FIG. As a result, in the range of Δ of the display 20, the degree of CRT burn-in changes finely and continuously from the inside to the outside of the screen, and there is no place where the amount of burn-in suddenly changes. In this way, according to this embodiment, the NTSC decoder 16
The delay amount of the horizontal synchronization signal is sequentially varied by a predetermined amount within a predetermined range in conjunction with the switching from high-definition video to current NTSC video by the display position moving circuit 34 connected to the NTSC video. It will move evenly within a specified range. Therefore, there are no sudden changes in the degree of burn-in of the phosphor on the display 20, and the occurrence of band-like brightness changes that occur when displaying high-definition images can be effectively reduced. In the above embodiment, the delay amount setting circuit 30 is configured using a 4-bit adder 36 and a 4-pin latch circuit 38, but it may also be configured using a 4-bit counter 40 as shown in FIG. . A horizontal synchronizing signal Hs or a vertical synchronizing signal Vs reproduced by the NTSC decoder 16 is input to the clock terminal of the 4-bit counter 40. A detection signal from the synchronization detection circuit 28 is input to the count enable terminal. The operation of such a 4-bit counter 40 is explained as follows.
When the unlock detection signal Sa is input to the count enable terminal and becomes the logical value rHJ, the counting operation of the horizontal synchronizing signal Hs or the vertical synchronizing signal Vs is performed, and when the logical value becomes "L", the counting operation starts. stops. That is, each time the input of the unlock detection signal Sa is completed, a 4-bit delay amount setting signal sb that changes randomly within the range of 0 to 15 is output from the 4-bit counter 4o. With this, as well as the delay amount setting circuit 30 shown in FIG.
Each time the image changes to C, the NT is applied evenly within a predetermined range.
The display position of the SC video will now move. Next, a second embodiment of the present invention will be described with reference to FIGS. 5 and 6. This embodiment is an application of the present invention to the conventional example shown in FIG. 8 mentioned above. Note that the same reference numerals are used for components similar to or corresponding to those in the above embodiment. In FIG. 5, the simple MUSE decoder 22 includes a switch detection circuit 42. Synchronization detection circuit 28A. OR circuit 44. Delay amount setting circuit 30. Variable delay device 32A
A display position moving circuit 46 configured by is connected thereto. This display position moving circuit 46 allows the normal size to be moved to a different upper or lower position than the previous one in conjunction with switching from NTSC video to high-definition video, or switching from enlarged size to normal size when displaying PI-vision video. High-definition images are now displayed. More specifically, the switch detection circuit 42 detects the state of the screen mode switch 26, and when the normal size display mode for high-definition is instructed, a detection signal Sc having a logical value rHJ is sent to the OR circuit 44. It is now output. Further, the synchronization detection circuit 28A is
The simple MUSE decoder 22 detects the unlock state in the PLL that synchronizes the horizontal synchronization signal Hs, and upon detection, the unlock detection signal Sa, which has the logic value rHJ level, is output to the OR circuit 44. There is. Further, the output of the OR circuit 44 is supplied to the delay amount setting circuit 30. Next, the delay amount setting circuit 30 repeatedly performs the above-mentioned counting operation every time one of the output detection signals Sa and Sc of the OR circuit 44 is input. That is, when the input signal is switched from the NTSC signal to the MUSE signal, or when the screen mode switch 26 is operated to change from the enlargement mode to the normal high-definition display mode, the delay amount setting circuit 30 performs the counting operation. is now being carried out. Next, the output of this delay amount setting circuit 30 is transmitted to the variable delay device 3
2A is supplied. Variable delay device 32A
Then, the vertical synchronization signal Vs supplied from the simple MUSE decoder 22 is delayed. That is, during the horizontal scanning period IH, the vertical synchronizing signal VS supplied from the simple MUSE decoder 22 is delayed by 5b-H with respect to the delay amount setting signal sb. Simple M
In the USE decoder 22, this delayed vertical synchronization signal Vs is supplied to the display 24 side together with the video signal and the horizontal synchronization signal. The other parts are constructed in the same manner as the conventional example shown in FIG. Next, the operation of the second embodiment as described above will be explained with reference to FIG. Next, the overall operation of the second embodiment configured as above will be explained. First, the operation when displaying NTSC video is the same as in the conventional example. That is, switches 12 and 18 are both switched to the b side, and terminal 1
The NTSC signal supplied to NTSC 0 is input to the NTSC decoder 16 and decoded. The decoded video signal is then supplied to the display 24 along with the horizontal synchronization signal and the vertical synchronization signal via the switch 18, and a high-definition video with an aspect ratio of 4:3 is displayed on the entire screen. On the other hand, when the input signal is a MUSE signal, the switch 12.18 is switched to the a side, and the MUSE signal is input to the simple MUSE decoder 22 and decoded. The decoded video signal is then supplied to the display 24 via the switch 18 along with the horizontal synchronization signal and the vertical synchronization signal. At this time, the screen mode switch 26
When the normal mode is instructed by , a high-definition image with an aspect ratio of 16:9 is displayed, leaving the non-display portions at the top and bottom of the screen (see FIG. 6 or FIG. 10(A)). Further, when the enlargement mode is temporarily displayed by the screen mode switch 26, the left and right sides of the high-definition image are cut off and displayed on the entire screen (Fig. 10 (B)).
reference). In this case, when the delay amount setting signal 5b=o of the delay amount G constant circuit 30, that is, there is no delay of the vertical synchronizing signal Vs, the same display as in the conventional example described above is performed. That is, a high-definition video image is displayed on the display 24 at the position indicated by the broken line (2) in FIG. 6 (corresponding to the display position in FIG. 10(A)). After the above state, when the NTSC video is displayed and then the high-definition video is displayed again, the switch 12 is changed, so the synchronization detection circuit 28
The unlocked state of LL is detected, and a detection signal Sa is outputted to the delay amount setting port FI&30 via the OR circuit 44. Then, the delay amount setting circuit 30 performs the above-described latch operation, and outputs the delay as the setting signal sb. Therefore, the variable delay device 32A delays the vertical synchronizing signal Vs by 5b-H=3.H, and high-definition video is displayed based on this. Furthermore, when the display is switched to MUSE-+NTSC-+MUSE, the same operation is repeated and the output signal Sa of the delay setting circuit 30 becomes "6". Therefore, the display position of the image on the display 20 becomes closer to the solid line position (3) in FIG. When the switch 12 is further switched, the delay amount setting circuit 3
The output signal sb of 0 becomes "15", and the next becomes "2", so that it is displayed at a position close to the broken line ■. Each time the above operation is repeated, the delay amount of the vertical synchronization signal Vs will repeatedly change as O-H, 3, H9, etc., and the high-definition video will be within the range shown in Figure 6. It will be displayed after being moved by a predetermined amount within the range of ΔB. Note that even when switching from the enlargement mode to the normal mode by operating the screen mode switch 26, the same operation is performed based on the detection signal Sc output from the switch detection circuit 42. As a result, within the range of ΔB of the display 24, the degree of CRT burn-in changes finely and continuously from the inside to the outside of the screen, and there is no place where the amount of burn-in changes suddenly. As described above, according to this embodiment, the display position moving circuit 46 connected to the simple MUSE decoder 22 allows the NTSC
In conjunction with switching from video to high-definition video,
Alternatively, in conjunction with switching from the normal mode to the enlargement mode, the delay amount of the vertical synchronization signal VS is sequentially varied by a predetermined amount within a predetermined range, so that the high-definition image moves evenly within the predetermined range. For this reason, display 24
There is no longer a sudden change in the degree of burn-in of the phosphor, and the band-shaped brightness change area that occurs when displaying NTSC images or high-definition images in enlargement mode can be effectively reduced. Note that the present invention is not limited to the embodiments described above in any way. For example, in the first embodiment, the horizontal synchronization signal is delayed, but the video signal may also be delayed. In short, it is sufficient to vary the relative time relationship (phase relationship) between the horizontal synchronization signal and the video signal. Also, the second
The same applies to the embodiments, and the video signal may be delayed. In short, it is sufficient to vary the video signal start line and video signal end line within the field. The delay setting circuit also outputs a 4-bit delay setting signal that is variable in the range of 0 to 15, but if the image after movement does not extend beyond the display screen,
Furthermore, the degree of video movement may be specified using a large number of bits. At this time, the relationship between the degree of delay and the position of the image on the screen can be arbitrarily set within the range of the screen depending on how the position of the image is set in the state of the delay amount rOJ. Therefore, for example, if the video is displayed at the center of the screen when the delay amount is "8" in the above embodiment, the video will move symmetrically in the vertical and horizontal directions. Next, in the embodiment described above, the switching state of the video is detected by the synchronization detection circuit, but the operating state of the switch 12 may also be detected. Also, depending on the synchronization detection circuit, the switch 12 may be
Unlock detection will be performed in either case, but the same effect can be obtained if the delay amount is changed randomly. Furthermore, the present invention is also applicable to displays having display bodies other than phosphors, as long as the brightness changes due to deterioration of the display body. others,
Even in cases other than the combination of high definition and current NTSC, the present invention is generally applicable to cases where there is a non-display portion on the screen. [Effects of the Invention] As explained above, according to the video display device according to the present invention, the display position on the screen is moved in conjunction with switching to a video having a non-display portion. This has the effect that the occurrence of band-like brightness changes on the screen is effectively reduced, and visually good image display can be performed.
【図面の簡単な説明】[Brief explanation of drawings]
第１図は本発明にかかる映像表示装置の第１実施例を示
す構成図、第２図は前記第１実施例の遅延量設定回路の
具体的構成例を示すブロック図、第３図は第１実施例の
作用を示す説明図、第４図は遅延量設定回路の他の例を
示すブロック図、第５図は本発明の第２実施例を示す構
成図、第６図は第２実施例の作用を示す説明図、第７図
及び第８図は従来例を示す説明図、第９図は第７図の従
来例の作用を示す説明図、第１０図は第８図の従来例の
作用を示す説明図である。
１２．１８・・・スイッチ、１４・・・ＭＵＳＥデコー
ダ、１６・・・ＮＴＳＣデコーダ、２０．２４・・・デ
イスプレィ（表示手段）、２２・・・簡易ＭＵＳＥデコ
ーダ、２６・・・画面モードスイッチ、２８，２８Ａ・
・・同期検出回路、３０・・・遅延量設定回路、３２゜
３２Ａ・・・可変遅延器、３４，４６・・・・・・表示
位置移動回路（表示位置移動手段））、４２・・・スイ
ッチ検出回路、４４・・・ＯＲ回路。
特許出願人 日本ビクター株式会社FIG. 1 is a block diagram showing a first embodiment of the video display device according to the present invention, FIG. 2 is a block diagram showing a specific example of the structure of the delay amount setting circuit of the first embodiment, and FIG. 4 is a block diagram showing another example of the delay amount setting circuit, FIG. 5 is a block diagram showing the second embodiment of the present invention, and FIG. 6 is a block diagram showing the second embodiment of the present invention. FIG. 7 and FIG. 8 are explanatory diagrams showing the operation of the conventional example. FIG. 9 is an explanatory diagram showing the operation of the conventional example of FIG. 7. FIG. 10 is the conventional example of FIG. 8. It is an explanatory diagram showing the effect of. 12.18... Switch, 14... MUSE decoder, 16... NTSC decoder, 20.24... Display (display means), 22... Simple MUSE decoder, 26... Screen mode switch, 28, 28A・
...Synchronization detection circuit, 30...Delay amount setting circuit, 32° 32A...Variable delay device, 34, 46...Display position moving circuit (display position moving means)), 42... Switch detection circuit, 44...OR circuit. Patent applicant: Victor Japan Co., Ltd.