JPH04115363A - Logical simulation system - Google Patents
Logical simulation systemInfo
- Publication number
- JPH04115363A JPH04115363A JP2236582A JP23658290A JPH04115363A JP H04115363 A JPH04115363 A JP H04115363A JP 2236582 A JP2236582 A JP 2236582A JP 23658290 A JP23658290 A JP 23658290A JP H04115363 A JPH04115363 A JP H04115363A
- Authority
- JP
- Japan
- Prior art keywords
- lsi
- circuit
- simulation
- history
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004088 simulation Methods 0.000 title claims abstract description 34
- 238000000034 method Methods 0.000 claims description 10
- 238000012544 monitoring process Methods 0.000 claims description 3
- 230000007257 malfunction Effects 0.000 abstract description 3
- 238000010586 diagram Methods 0.000 description 5
- 238000004364 calculation method Methods 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- 238000011156 evaluation Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Landscapes
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は論理シミュレーション方式、特に既存の高密度
ディジタル集積回路を含む論理回路のシミュレーション
方式に関する。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a logic simulation method, and particularly to a simulation method for logic circuits including existing high-density digital integrated circuits.
近年ノ半導体技術、コンピュータ技術の進歩により、論
理シミュレーションが一般化するに従い大規模回路シミ
ュレーション、特にLSIを含んだ回路シミュレーショ
ンに対する要求が高まっている。2. Description of the Related Art As logic simulations have become more common due to recent advances in semiconductor technology and computer technology, there has been an increasing demand for large-scale circuit simulations, especially circuit simulations involving LSIs.
従来、論理シミュレーションを行う際には、ソフトウェ
アで記述されたデバイスモデルが必要である。しかし、
マイクロプロセッサ等の大規模LSIのモデルをソフト
ウェアで記述するのは困難であり、その開発工数を考え
ると不可能に近く、たとえ開発したとしても評価が難し
くシミュレーションにも多大な時間を要する。このよう
な問題を解決する手段として実際のディジタル素子をデ
バイスモデルとして使用する方法が用いられている。Conventionally, when performing logic simulation, a device model written in software is required. but,
It is difficult to describe a model of a large-scale LSI such as a microprocessor in software, and it is almost impossible when considering the number of man-hours required for development. Even if developed, evaluation is difficult and simulation requires a large amount of time. As a means to solve such problems, a method is used in which an actual digital element is used as a device model.
上述した従来の論理シミュレーション方式は、汎用計算
機により計算された回路シミュレーションの出力ノード
の状態変化の履歴、即ち実際のLSIへ付与する状態値
の変化情報には順序情報のみが含まれ、時刻情報が含ま
れていないので、例えば、第2図(a)に実際の波形図
、第2図(b)に履歴として保存された波形図に示すよ
うに、複数の入力信号間のタイミング情報が失われ、最
悪の場合には実際のLSIが誤動作し、正確に論理シミ
ュレーションが行えないという問題点がある。In the conventional logic simulation method described above, the history of state changes of the output node of the circuit simulation calculated by a general-purpose computer, that is, the state value change information given to the actual LSI, includes only order information and time information. For example, as shown in the actual waveform diagram in Figure 2(a) and the waveform diagram saved as history in Figure 2(b), timing information between multiple input signals is lost. In the worst case, the actual LSI may malfunction, making it impossible to perform accurate logic simulation.
本発明の論理シミュレーション方式は、複数個の回路素
子を含む論理回路をシミュレーションするとき、前記複
数個の回路素子の一部分は既存のLSIを実装し他の部
分は汎用計算機によってシミュレーションする論理シミ
ュレーション方式において、前記汎用計算機により計算
された回路シミュレーションの出力ノードの状態変化の
履歴を変化時刻と共に記憶する記憶手段と、前記出力ノ
ードの履歴を変化時刻に従って前記LSIへ付与する手
段と、前記LSIの出力端子を監視し、この出力端子に
変化が生じた場合にこの出力端子の出力信号を前記回路
シミュレーションの入力ノードへ返送する制御手段とを
有することにより構成される。The logic simulation method of the present invention is a logic simulation method in which, when simulating a logic circuit including a plurality of circuit elements, a part of the plurality of circuit elements is implemented using an existing LSI, and other parts are simulated by a general-purpose computer. , storage means for storing a history of state changes of output nodes of the circuit simulation calculated by the general-purpose computer together with change times; means for applying the history of the output nodes to the LSI according to the change times; and an output terminal of the LSI. and control means for monitoring the output terminal and returning an output signal of the output terminal to the input node of the circuit simulation when a change occurs at the output terminal.
次に、本発明について図面を参照して説明する。 Next, the present invention will be explained with reference to the drawings.
第1図は本発明の一実施例のブロック図である。第1図
の実施例は汎用計算機1と制御回路2と入力レジスタ3
とLSI4と出力レジスタ5と入力状態値記憶メモリ6
とを有して構成される。FIG. 1 is a block diagram of one embodiment of the present invention. The embodiment shown in FIG. 1 includes a general-purpose computer 1, a control circuit 2, and an input register 3.
, LSI 4, output register 5, and input state value storage memory 6
It is composed of:
汎用計算1111はLSI4を除いた回路シミュレーシ
ョンをソフトウェアにより実行する。LSI4への出力
ノードに変化が生じたときにLSIアクセス101を出
力し、LSI4の変化出力102からLSI4の動作を
決定する。制御回路2はLSIアクセス101を入力し
、ピン番号、入力状態値を識別してメモリアクセス10
8を出力し、入力状態値記憶メモリ6から入力履歴10
9を入力し、コントロール103およびアクセスコント
ロール104を出力する。入力履歴109には状態値の
変化情報および変化時刻情報が含まれており、アクセス
コントロール104は時刻情報に基き正確な波形を再現
するようにコントロールされる。入力レジスタ3はコン
トロール103およびアクセスコントロール104を入
力し、駆動出力105を出力する。LSI4はコントロ
ール103および駆動出力105を入力し、応答出力1
06を出力する。出力レジスタ5はコントロール103
を入力してLSI4の応答出力106を監視し、その出
力に変化が生じた場合に変化出力をラッチし、シミュレ
ーション起動後がらの時間情報と共に変化出力107を
出力する。入力状態値記憶メモリ6はLSI4の個々の
入力ピンの入力状態値および変化時刻情報を管理し、メ
モリアクセス108を入力して該当する入力ピンのシミ
ュレーション起動後からの入力状態値の変化情報と時刻
情報とを入力履歴109として出力する。A general-purpose calculation 1111 executes circuit simulation excluding the LSI 4 using software. When a change occurs in the output node to the LSI 4, an LSI access 101 is output, and the operation of the LSI 4 is determined based on the change output 102 of the LSI 4. The control circuit 2 inputs the LSI access 101, identifies the pin number and input state value, and performs the memory access 10.
8 and input history 10 from the input state value storage memory 6.
9 is input, and control 103 and access control 104 are output. The input history 109 includes state value change information and change time information, and the access control 104 is controlled to reproduce accurate waveforms based on the time information. The input register 3 inputs a control 103 and an access control 104, and outputs a drive output 105. LSI4 inputs control 103 and drive output 105, and outputs response output 1.
Outputs 06. Output register 5 is control 103
is input, the response output 106 of the LSI 4 is monitored, and when a change occurs in the output, the change output is latched, and a change output 107 is output together with time information from after the simulation has started. The input state value storage memory 6 manages the input state values and change time information of each input pin of the LSI 4, and inputs the memory access 108 to store the change information and time of the input state value of the corresponding input pin after the simulation starts. information is output as an input history 109.
以上説明したように本発明は、複数個の回路素子の一部
分に既存のLSIを実装し、他の部分は汎用計算機によ
ってシミュレーションする論理シミュレーション方式に
おいて、汎用計算機により計算された回路シミュレーシ
ョンの出力ノードの状態変化の履歴を変化時刻と共に記
憶する手段と、出力ノードの履歴を変化時刻に従ってL
SIへ付与する手段と、LSIの出力端子を監視して出
力端子に変化が生じた場合に、出力端子の出力信号を回
路シミュレーションの入力ノードへ返送する手段とを有
することにより、汎用計算機により計算された回路シミ
ュレーションの出力ノードの状態変化の履歴、即ち実際
のLSIへ付与する状態値の変化情報に時刻情報が含ま
れているので、複数の入力信号間のタイミング情報が保
存されており、実際のLSIが誤動作することなく正確
に論理シミュレーションが行なえるという効果がある。As explained above, the present invention provides an output node of a circuit simulation calculated by a general-purpose computer in a logic simulation method in which an existing LSI is mounted on a part of a plurality of circuit elements and the other parts are simulated by a general-purpose computer. A means for storing the history of state changes together with the time of change, and a means for storing the history of the output node according to the time of change.
By having a means for applying the signal to the SI and a means for monitoring the output terminal of the LSI and returning the output signal of the output terminal to the input node of the circuit simulation when a change occurs in the output terminal, calculations can be performed by a general-purpose computer. Since time information is included in the state change history of the output node of the circuit simulation, that is, the state value change information given to the actual LSI, timing information between multiple input signals is saved, and the actual This has the effect that logic simulation can be performed accurately without causing the LSI to malfunction.
第1図は本発明の一実施例のブロック図、第2図は従来
の論理シミュレーション方式の開題点の一例を説明する
ための図である。
1・・・汎用計算機、2・・・制御回路、3・・・入力
レジスタ、4・・・LS1.5・・・出力レジスタ、6
・・・入力状態値記憶メモリ。FIG. 1 is a block diagram of an embodiment of the present invention, and FIG. 2 is a diagram for explaining an example of the problem of a conventional logic simulation method. DESCRIPTION OF SYMBOLS 1... General-purpose computer, 2... Control circuit, 3... Input register, 4... LS1.5... Output register, 6
...Input status value storage memory.
Claims (1)
るとき、前記複数個の回路素子の一部分は既存のLSI
を実装し他の部分は汎用計算機によつてシミュレーショ
ンする論理シミュレーション方式において、前記汎用計
算機により計算された回路シミュレーションの出力ノー
ドの状態変化の履歴を変化時刻と共に記憶する記憶手段
と、前記出力ノードの履歴を変化時刻に従って前記LS
Iへ付与する手段と、前記LSIの出力端子を監視し、
この出力端子に変化が生じた場合にこの出力端子の出力
信号を前記回路シミュレーションの入力ノードへ返送す
る制御手段とを有することを特徴とする論理シミュレー
ション方式。When simulating a logic circuit including a plurality of circuit elements, a portion of the plurality of circuit elements is an existing LSI.
In a logic simulation method in which a circuit simulation is implemented and other parts are simulated by a general-purpose computer, a storage means for storing a history of state changes of an output node of a circuit simulation calculated by the general-purpose computer together with a change time; The history is changed to the LS according to the change time.
monitoring the output terminal of the LSI;
A logic simulation method comprising: control means for returning an output signal of the output terminal to an input node of the circuit simulation when a change occurs in the output terminal.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2236582A JPH04115363A (en) | 1990-09-06 | 1990-09-06 | Logical simulation system |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2236582A JPH04115363A (en) | 1990-09-06 | 1990-09-06 | Logical simulation system |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH04115363A true JPH04115363A (en) | 1992-04-16 |
Family
ID=17002774
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2236582A Pending JPH04115363A (en) | 1990-09-06 | 1990-09-06 | Logical simulation system |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH04115363A (en) |
-
1990
- 1990-09-06 JP JP2236582A patent/JPH04115363A/en active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH0458072B2 (en) | ||
JPS6063644A (en) | Method and apparatus for modeling operation of digital device | |
JPS613400A (en) | Method and apparatus for testing high-density on chip | |
JPH02252066A (en) | Simulation device | |
JPS633344B2 (en) | ||
JPS63145549A (en) | Simulation method for logic circuit | |
JP2788820B2 (en) | Simulation equipment | |
US4891773A (en) | Logic simulation | |
US6505149B1 (en) | Method and system for verifying a source-synchronous communication interface of a device | |
JPS6141017B2 (en) | ||
JPH04115363A (en) | Logical simulation system | |
JP3212709B2 (en) | Logic simulation device | |
JP2001256048A (en) | Simulation of data processor | |
JP3171182B2 (en) | Function synthesizing method, function synthesizing apparatus and recording medium thereof | |
JP2000057188A (en) | Hardware and software cooperative evaluating device | |
US6339751B1 (en) | Circuit design support apparatus and a method | |
JPH0345580B2 (en) | ||
JP2853619B2 (en) | Logic delay simulation method | |
JPH1063704A (en) | Semiconductor testing device | |
JPH03116277A (en) | Simulation system and method of the same | |
JPH10301983A (en) | Power consumption calculation method | |
JPH0535815A (en) | Logic simulator | |
JPS60118940A (en) | Simulation device of logical circuit | |
JPH0291770A (en) | Racing check system for simulation device | |
JPH0863510A (en) | Logical simulation device |