JPH04114197A - Image processor - Google Patents

Image processor

Info

Publication number
JPH04114197A
JPH04114197A JP2233184A JP23318490A JPH04114197A JP H04114197 A JPH04114197 A JP H04114197A JP 2233184 A JP2233184 A JP 2233184A JP 23318490 A JP23318490 A JP 23318490A JP H04114197 A JPH04114197 A JP H04114197A
Authority
JP
Japan
Prior art keywords
image
image data
input
display
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2233184A
Other languages
Japanese (ja)
Inventor
Katsunori Kato
勝則 加藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP2233184A priority Critical patent/JPH04114197A/en
Publication of JPH04114197A publication Critical patent/JPH04114197A/en
Pending legal-status Critical Current

Links

Landscapes

  • Controls And Circuits For Display Device (AREA)

Abstract

PURPOSE:To successively display an image even on the way of reading the image by inputting image data outputted from an original reader from the serial port side of a video RAM in the blanking term of a display part. CONSTITUTION:When a reading action for the original reader 18 is started, the image data read out in synchronism with the blanking term is transferred. The image data outputted from the original reader 18 is transferred to a serial access port 10 in an image memory 19 and a data switching circuit 17 through an input/output interface 12. In an ISAP 10, the image data being successively inputted is inputted in serial, and the image is displayed to a random access port 9. Meanwhile, a CRT interface 13 is separated, and the input/output interface 12 and the serial access port (VSAP) 16 are connected with each other by the data switching circuit 17 in the blanking term. Thus, the image data from the original reader 18 is inputted to the VSAP 16 in the blanking term.

Description

【発明の詳細な説明】 [産業上の利用分野コ 本発明は画像処理装置、特に文字・図形等の画像情報の
入力及び作成等の処理を行なって出力する画像処理装置
に関するものである。
DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to an image processing device, and particularly to an image processing device that performs processing such as inputting and creating image information such as characters and figures, and outputs the resultant image information.

[従来の技術] 従来この種の装置では、画像原稿から読み取った全画像
分の画像データの画像入出力用のメモリへの入力が完了
した後、プログラム的制御によって画像データを表示用
のメモリへ転送して、転送された表示用メモリから表示
するように構成されている。
[Prior Art] Conventionally, in this type of device, after inputting image data for all images read from an image document to a memory for image input/output is completed, the image data is transferred to a memory for display by program control. It is configured to transfer and display from the transferred display memory.

[発明が解決しようとしている課題] このため、従来の画像処理装置には次のような欠点があ
った。
[Problems to be Solved by the Invention] Therefore, the conventional image processing apparatus has the following drawbacks.

(1)画像入力開始から画像表示までに時間がかかる。(1) It takes time from the start of image input to the image display.

(2)画像入出力用メモリから画像表示用のメモリへの
画像データ転送にプログラム的制御を要する為、転送時
間中は他の制御ができなくなる。
(2) Since program control is required to transfer image data from the image input/output memory to the image display memory, other controls cannot be performed during the transfer time.

かかる不利益に鑑みて本発明は提案されるものであり、
その目的は、画像読取中においても順次画像を表示して
いくことが可能な画像処理装置を提案することにある。
The present invention is proposed in view of such disadvantages.
The purpose is to propose an image processing device that can display images sequentially even while reading images.

また、他の目的は、画像読取開始から表示までの時間を
短縮できる画像処理装置を提案することにある。
Another object of the present invention is to propose an image processing device that can shorten the time from the start of image reading to display.

また、他の目的は、読み込んだ画像データを画像入出力
用メモリから画像表示用のメモリへの転送を省くことに
より、他の制御を中断する必要の無い画像処理装置を提
案することにある。
Another object of the present invention is to propose an image processing device that eliminates the need to interrupt other controls by eliminating the need to transfer read image data from an image input/output memory to an image display memory.

[課題を解決するための手段] これらの課題は、原稿の画像を光電変換手段によって読
取る画像読取部と、読み取った画像情報を出力する画像
出力部と、前記画像読取部及び該画像出力部に入出力さ
れる画像情報を展開する第1の画像記憶部と、画像情報
表示部に表示する画像情報を展開する第2の画像記憶部
と、前記画像情報表示部のブランキング期間中に、前記
画像読取部が読み取る画像情報を前記第1及び第2の画
像記憶部へ同時に書き込む書込制御手段とを備えること
を特徴とする画像処理装置によって達成される。
[Means for Solving the Problems] These problems require an image reading section that reads an image of a document using a photoelectric conversion means, an image output section that outputs the read image information, and an image reading section and an image output section. a first image storage section that develops image information to be input and output; a second image storage section that develops image information to be displayed on the image information display section; This is achieved by an image processing apparatus characterized by comprising a write control means for simultaneously writing image information read by the image reading section into the first and second image storage sections.

[実施例] 以下、添付図面に従って本発明による実施例を詳細に説
明する。
[Embodiments] Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings.

第1図は本実施例の画像データ出力制御部を備える画像
処理装置のブロック構成図である。
FIG. 1 is a block diagram of an image processing apparatus including an image data output control section of this embodiment.

図において、1は文書データの作成1編集及び印刷のた
めの画像データ出力制御を行う制御部、2は制御部1か
ら送られてくる画像データ(イメージデータ)に従って
記録材料に画像を記憶する画像、例えばレーザビームプ
リンタなどのプリンタである。18は原稿を画像情報と
して電気信号化する原稿リーダ、3は文書データ等を表
示するCRT表示部である。
In the figure, 1 is a control unit that controls image data output for creation, editing, and printing of document data, and 2 is an image storage unit that stores images in recording materials according to image data (image data) sent from the control unit 1. , for example, a printer such as a laser beam printer. 18 is a document reader that converts the document into an electrical signal as image information, and 3 is a CRT display section that displays document data and the like.

制御部1において、5はCPUであり、画像処理装置の
主制御を行う。6はROMであり、CPU5が実行する
文書処理プログラム、あるいは第3図の制御プログラム
を記憶している。7はRAMであり、CPU5がワーク
エリアとして使用する。また、RAM7は印刷用又は表
示用に展開する前の文書データ(文字コードデータ。
In the control unit 1, 5 is a CPU, which performs main control of the image processing device. 6 is a ROM, which stores a document processing program executed by the CPU 5 or a control program shown in FIG. 7 is a RAM, which the CPU 5 uses as a work area. The RAM 7 also stores document data (character code data) before being developed for printing or display.

原稿リーダ18で読み取った画像データ等)を−時的に
記憶する。8はフロッピーディスク(FD)で、外部記
憶装置として各種の文書ファイルを記憶する。4はキー
ボード(KBD)であり、文書データの作成・編集の他
、各種の制御指令を与える。13はCRTインタフェー
ス(CRT  I/F)であり、CR7表示部3を制御
する。
(image data, etc. read by the document reader 18) is temporarily stored. A floppy disk (FD) 8 stores various document files as an external storage device. A keyboard (KBD) 4 provides various control commands in addition to creating and editing document data. 13 is a CRT interface (CRT I/F), which controls the CR7 display section 3;

20はビデオRAM (VRAM)T、CRT表示用の
イメージデータを記憶する。VRAM20はCPU5側
からワードデータをランダムにアクセス可能なランダム
アクセスポート(VRAP)15と、CRTインタフェ
ース13を介してCRT3へ出力するシリアルデータを
アクセス可能なシリアルアクセスポート(VSAP)1
6を備える。14はCPU5のシステムバスである。更
に、19は画像メモリ部であり、原稿リーダ18からの
画像データが入力される。又、CPU5によって印刷用
のイメージデータが展開され、該展開されたイメージデ
ータは画像プリンタからのタイミング信号に従ってシリ
アルに読み出される。
A video RAM (VRAM) T 20 stores image data for CRT display. The VRAM 20 has a random access port (VRAP) 15 that can access word data randomly from the CPU 5 side, and a serial access port (VSAP) 1 that can access serial data that is output to the CRT 3 via the CRT interface 13.
6. 14 is a system bus of the CPU 5. Furthermore, 19 is an image memory section, into which image data from the document reader 18 is input. Further, image data for printing is developed by the CPU 5, and the developed image data is serially read out in accordance with timing signals from the image printer.

本実施例の画像メモリ部19はデュアルポートメモリで
構成されており、CPU5側からワードデータをランダ
ムにアクセス可能なランダムアクセスポート(IRAP
)9と、原稿リーダ18及び画像プリンタ2の間で、入
出力インタフェース12を介して入出力されるシリアル
データをアクセス可能なシリアルアクセスポート(IS
AP)10を備える。又、ビデオRAM20も同様に、
デュアルポートメモリで構成されており、CPU5側か
らワードデータをランダムにアクセスする、ランダムア
クセスポート(VRAP)15と、CRTインタフェー
ス13を介してCRT3へ出力するシリアルデータをア
クセス可能なシリアルアクセスポート(VSAP)16
を備える。
The image memory unit 19 of this embodiment is configured with a dual port memory, and includes a random access port (IRAP) that allows word data to be randomly accessed from the CPU 5 side.
) 9, the document reader 18, and the image printer 2, a serial access port (IS
AP) 10. Similarly, the video RAM 20
It consists of a dual port memory, with a random access port (VRAP) 15 that randomly accesses word data from the CPU 5 side, and a serial access port (VSAP) that can access serial data output to the CRT 3 via the CRT interface 13. )16
Equipped with

第2図は、ビデオRAM20のシリアルアクセスボート
16からCRT3への画像データ転送のタイミングを示
す図である。表示期間の間はシリアルアクセスボート1
6から順次表示用画像データが出力される。しかし、ブ
ランキング期間においては、この表示用画像データの出
力が停止する。すなわち、CRT3が常時表示状態でも
、ブランキング期間にはVSAP 16には停止状態が
存在する。このブランキング期間にビデオRAM20に
アクセスしてもが、下、画面のちらつきはないので表示
品位の低下を考慮する必要がない。なを表示期間中、デ
ータ切換回路17はVSAP 16とCRTインタフェ
ース17を接続している。
FIG. 2 is a diagram showing the timing of image data transfer from the serial access port 16 of the video RAM 20 to the CRT 3. Serial access boat 1 during the display period
Image data for display is sequentially output from 6 onwards. However, during the blanking period, the output of this display image data is stopped. That is, even if the CRT 3 is in a constant display state, the VSAP 16 is in a stopped state during the blanking period. Even if the video RAM 20 is accessed during this blanking period, there is no flickering on the screen at the bottom, so there is no need to consider deterioration in display quality. During the display period, the data switching circuit 17 connects the VSAP 16 and the CRT interface 17.

次に、原稿リーダ18からの画像データ入力動作につい
て説明する。原稿リーダ18は、読取動作に起動がかけ
られると、上記ブランキング期間に同期して、読み取っ
た画像データの転送が行なわれる。原稿リーダ18より
出力された画像データは入出力I/F12を介して、画
像メモリ19内のI SAP 10及びデータ切換回路
17へ転送される。I SAP 10では、順次入力さ
れる画像データをシリアルで入力して、IRAP9へ画
像展開していく。
Next, the operation of inputting image data from the document reader 18 will be explained. When the document reader 18 is activated for reading operation, the read image data is transferred in synchronization with the blanking period. The image data output from the document reader 18 is transferred to the ISAP 10 in the image memory 19 and the data switching circuit 17 via the input/output I/F 12. In ISAP 10, sequentially input image data is serially input and the image is developed into IRAP 9.

一方、データ切換回路17は、表示期間中はCRTイン
タフェース13とVSAP 16を接続していたが、ブ
ランキング期間になると、CRTインタフェース13を
切り離し、入出力インタフェース12とVSAP 16
を接続す。これにより、原稿リーダ18からの画像デー
タは、ブランキング期間中はVSAP 16へ入力され
る。VSAP 16ヘシリアル入力された画像データは
、順次VRAP 15へ展開され、たとえばワードを構
成した段階でVRAM20に書き込まれる。VSAP 
16は表示期間中は出力モートとなり、原稿リーダ18
からの画像データを入力するときは入力モードとしてモ
ード切換が行なわれる。
On the other hand, the data switching circuit 17 connects the CRT interface 13 and VSAP 16 during the display period, but in the blanking period, disconnects the CRT interface 13 and connects the input/output interface 12 and VSAP 16.
Connect. This allows image data from document reader 18 to be input to VSAP 16 during the blanking period. The image data serially input to the VSAP 16 is sequentially expanded to the VRAP 15, and is written to the VRAM 20 when a word is formed, for example. VSAP
16 is in output mode during the display period, and the document reader 18
When inputting image data from , mode switching is performed as an input mode.

第3図は上述した画像データ入力動作を示すフローチャ
ートである。以下、フローチャートにそって動作説明を
行なう。
FIG. 3 is a flowchart showing the above-mentioned image data input operation. The operation will be explained below according to the flowchart.

ステップS1において動作を開始する。ステップS2で
原稿リーダ18に起動をかける。ステップS3において
ブランキング期間がどうかの判定を行なう。ブランキン
グ期間でなければ、ブランキング期間までループして待
つ。ブランキング期間であれば、ステップS4に進み、
画像データをVSAP 16へ入力する。ステップS5
において、全画像データの入力が終了したかどうかの判
定を行なう。全画像データの入力が終了していないなら
ば、S3へ戻り動作を繰り返す。ステップS5において
全画像データの入力が終了したのであれば、ステップS
6へ進み、動作終了となる。
The operation starts in step S1. In step S2, the document reader 18 is activated. In step S3, it is determined whether there is a blanking period. If it is not the blanking period, it loops and waits until the blanking period. If it is a blanking period, proceed to step S4;
Input image data into VSAP 16. Step S5
At , it is determined whether input of all image data has been completed. If input of all image data has not been completed, the process returns to S3 and repeats the operation. If input of all image data has been completed in step S5, step S5
Proceed to step 6, and the operation ends.

尚、上記実施例では画像メモリとしてデュアルポートメ
モリを用いた。これはランダムボートとシリアルボート
間のデータ転送が容易なこと、かつシリアルデータの入
出力が容易なこと等の理由による。しかし、本発明は上
述実施例のものに限らない。例えば、通常のシングルボ
ートメモリを用いても、同様な効果を得る画像メモリ部
を構成できる。
In the above embodiment, a dual port memory was used as the image memory. This is because it is easy to transfer data between random ports and serial ports, and it is easy to input and output serial data. However, the present invention is not limited to the above embodiments. For example, an image memory section that achieves the same effect can be configured using a normal single-board memory.

[発明の効果] 以上説明したように、表示部のブランキング期間に、ビ
デオRAMのシリアルボート側より、原稿リーダからの
画像データを入力するので、画像読取中においても、画
面のちらつき、表示品位を落とさずに読み取った画像を
順次表示していくことができる。しかも、読み取った画
像をブランキング期間に合わせてビデオRAMに入力す
るので、画像読取開始から表示までの時間を短縮できる
効果がある。又、表示する為の画像展開がプログラム的
制御をほとんど必要としないので、CPUを他の制御動
作に割り当てることが可能となった。
[Effects of the Invention] As explained above, since image data from the document reader is input from the serial port side of the video RAM during the blanking period of the display section, screen flickering and display quality can be avoided even during image reading. The scanned images can be displayed sequentially without dropping the image. Moreover, since the read image is input into the video RAM in accordance with the blanking period, there is an effect that the time from the start of image reading to the display can be shortened. Furthermore, since image development for display requires almost no programmatic control, it has become possible to allocate the CPU to other control operations.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本実施例の画像データ入出力制御部を備える画
像処理装置のブロック構成図、第2図はCRT表示のた
めに画像の送出タイミンクを示す図、 第3図は本実施例の画像メモリ転送制御のフローチャー
トである。 図中、1・・・制御部、2・・・画像プリンタ、3・・
・CRT、5・・・CPU、12・・・入出力I/F、
13・・・CRTI/F、17・・・データ切換回路、
18・・・原稿リーグ、19・・・画像メモリ部、20
・・・ビデオRAMである。
FIG. 1 is a block configuration diagram of an image processing apparatus equipped with an image data input/output control unit according to the present embodiment, FIG. 2 is a diagram showing the timing of transmitting images for CRT display, and FIG. 3 is an image of the present embodiment. 5 is a flowchart of memory transfer control. In the figure, 1...control unit, 2...image printer, 3...
・CRT, 5...CPU, 12...I/O I/F,
13...CRTI/F, 17...Data switching circuit,
18... Manuscript league, 19... Image memory section, 20
...Video RAM.

Claims (1)

【特許請求の範囲】[Claims] (1)原稿の画像を光電変換手段によつて読取る画像読
取部と、 読み取つた画像情報を出力する画像出力部と、前記画像
読取部及び該画像出力部に入出力される画像情報を展開
する第1の画像記憶部と、画像情報表示部に表示する画
像情報を展開する第2の画像記憶部と、 前記画像情報表示部のブランキング期間中に、前記画像
読取部が読み取る画像情報を前記第1及び第2の画像記
憶部へ同時に書き込む書込制御手段とを備えることを特
徴とする画像処理装置。
(1) An image reading unit that reads an image of a document using photoelectric conversion means; an image output unit that outputs the read image information; and an image output unit that develops the image information input and output to the image reading unit and the image output unit. a first image storage section; a second image storage section that develops image information to be displayed on the image information display section; An image processing apparatus comprising: write control means for simultaneously writing to first and second image storage units.
JP2233184A 1990-09-05 1990-09-05 Image processor Pending JPH04114197A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2233184A JPH04114197A (en) 1990-09-05 1990-09-05 Image processor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2233184A JPH04114197A (en) 1990-09-05 1990-09-05 Image processor

Publications (1)

Publication Number Publication Date
JPH04114197A true JPH04114197A (en) 1992-04-15

Family

ID=16951055

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2233184A Pending JPH04114197A (en) 1990-09-05 1990-09-05 Image processor

Country Status (1)

Country Link
JP (1) JPH04114197A (en)

Similar Documents

Publication Publication Date Title
US4683552A (en) System for on-line and off-line display
JPH04114197A (en) Image processor
JP2507361B2 (en) Image information processing device
JPS62173526A (en) Page buffer control system
JP3122996B2 (en) Video / still image display device
JP2537830B2 (en) Image processing device
JPS60223390A (en) Printer of television signal
JP3117205B2 (en) Image processing device
JPH0771181B2 (en) Recording method
JP2959574B2 (en) Image processing device
JPH0432978A (en) Image processor
JP2895514B2 (en) Image data transfer control method for page printer
JPH0421471A (en) Image processor
JP2837477B2 (en) Multiplex control of bitmap memory
JPH0247782A (en) Picture signal processor
JP2878719B2 (en) Image data transfer control method and apparatus for page printer
JPH0292083A (en) Teletext broadcast receiver
JPH05309875A (en) Printing treatment device
JPS5972273A (en) Raster scanning type hardcopy controller
JPH02185455A (en) Control system of high-resolution printer
JPH1031479A (en) Display controller, display control method, and computer storage memory
JPH01282662A (en) Information processor
JPH0459372A (en) Printer
JPH10271434A (en) Frame memory storage system
JPH0516433A (en) Image forming device