JPH0411389Y2 - - Google Patents

Info

Publication number
JPH0411389Y2
JPH0411389Y2 JP6466086U JP6466086U JPH0411389Y2 JP H0411389 Y2 JPH0411389 Y2 JP H0411389Y2 JP 6466086 U JP6466086 U JP 6466086U JP 6466086 U JP6466086 U JP 6466086U JP H0411389 Y2 JPH0411389 Y2 JP H0411389Y2
Authority
JP
Japan
Prior art keywords
circuit
vhf
circuit board
tuner device
uhf
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP6466086U
Other languages
Japanese (ja)
Other versions
JPS62177133U (en
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to JP6466086U priority Critical patent/JPH0411389Y2/ja
Publication of JPS62177133U publication Critical patent/JPS62177133U/ja
Application granted granted Critical
Publication of JPH0411389Y2 publication Critical patent/JPH0411389Y2/ja
Expired legal-status Critical Current

Links

Landscapes

  • Structure Of Receivers (AREA)
  • Circuits Of Receivers In General (AREA)

Description

【考案の詳細な説明】 [産業上の利用分野] 本考案は、8ミリVTR装置あるいは液晶テレ
ビのように小形化された装置に使用される電子同
調チユーナ装置に関するものである。
[Detailed Description of the Invention] [Industrial Field of Application] The present invention relates to an electronic tuning tuner device used in miniaturized devices such as 8 mm VTR devices or liquid crystal televisions.

[従来技術] 従来テレビジヨン等の電子同調チユーナとして
は、ケース内に設けた一つの平面基板上にUHF
とVHFの回路素子を設け、各回路を平面基板に
立設したシールド板で仕切ることよりUHFと
VHFのコンビネーシヨン電子同調チユーナを構
成していた。例えば、従来例を示す第5図のチユ
ーナ装置平面図においては、チユーナ装置1はシ
ールドケース2内に平面基板3を収納し、平面基
板3上に各回路素子4および回路素子を所定回路
毎に区画するシールド板5を設け、UHFとVHF
回路を中央のシールド板5aで仕切る構成となつ
ている。
[Prior art] Conventional electronic tuning tuners for televisions, etc.
By installing UHF and VHF circuit elements and separating each circuit with a shield plate set up on a flat board,
It comprised a VHF combination electronic tuning tuner. For example, in the plan view of the tuner device shown in FIG. 5, which shows a conventional example, the tuner device 1 houses a flat board 3 in a shield case 2, and each circuit element 4 and circuit elements are arranged on the flat board 3 for each predetermined circuit. A shield plate 5 is provided to separate UHF and VHF.
The circuit is partitioned by a central shield plate 5a.

[考案が解決しようとする問題点] しかし、この従来構成のチユーナ装置において
は、回路構成を平面基板上に設け、シールド板に
よつてUHF回路部とVHF回路部を分離する構成
となつているため、平面基板の両面に回路素子等
を実装して基板の実装密度を高くしても限界があ
り小型化を図ることが困難であるという問題があ
つた。
[Problems to be solved by the invention] However, in the tuner device with this conventional configuration, the circuit configuration is provided on a flat board, and the UHF circuit section and the VHF circuit section are separated by a shield plate. Therefore, there is a problem in that even if circuit elements and the like are mounted on both sides of a flat substrate to increase the mounting density of the substrate, there is a limit and it is difficult to achieve miniaturization.

本考案は上記問題点を解決したチユーナ装置を
提供することを目的とする。
An object of the present invention is to provide a tuner device that solves the above problems.

[問題点を解決するための手段] 本考案のチユーナ装置は上記問題点を解決する
ために、チユーナ装置のシールドケース内に平面
回路基板と、この平面回路基板に立設した立設回
路基板を設け、平面回路基板には同調回路素子を
配し、立設回路基板には、その一面にUHFの能
動回路素子を配し、他面にVHFの能動回路素子
を配したセラミツク基板から形成し、シールドケ
ース内の略中央に位置させた構成としたものであ
る。
[Means for Solving the Problems] In order to solve the above problems, the tuner device of the present invention includes a flat circuit board inside the shield case of the tuner device, and an upright circuit board installed on the flat circuit board. A flat circuit board is provided with a tuned circuit element, and a vertical circuit board is formed of a ceramic substrate with UHF active circuit elements arranged on one side and VHF active circuit elements arranged on the other side, The structure is such that it is located approximately at the center inside the shield case.

[作用] 上記構成はチユーナ装置の実装密度を高めてチ
ユーナ装置を小型化するとともにUHFとVHFの
同調回路部分を平面回路基板上に夫々専有部を設
けて配設した構成であるため、同調部のインダク
タンスのバラツキを無くし回路のQを高く取れる
ものである。
[Function] The above configuration increases the mounting density of the tuner device to make the tuner device smaller, and the UHF and VHF tuning circuit portions are each provided with dedicated portions on the flat circuit board, so the tuning portion This eliminates variations in inductance and allows the circuit to have a high Q value.

[実施例] 次に本考案になるチユーナ装置の一実施例につ
いて説明する。
[Embodiment] Next, an embodiment of the tuner device according to the present invention will be described.

第1図は、本考案に係るチユーナ装置の斜視
図、第2図a,bはその回路基板の一部を示す正
面および側面図、第3図はチユーナ装置の回路構
成を示す回路図、第4図はその要部回路図を示
す。
1 is a perspective view of the tuner device according to the present invention, FIGS. 2a and 2b are front and side views showing a part of the circuit board, FIG. 3 is a circuit diagram showing the circuit configuration of the tuner device, and FIG. Figure 4 shows the main circuit diagram.

図示するように、UHF−VHF帯を受信するチ
ユーナ装置10はシールドケース11と、UHF
入力端子12およびVHF入力端子13と、
AGC,AFC,UB,Vt,HB,IMB及びIF OUT
の各端子14からなり、UBはUHF回路の電源、
HBはVHF High Bandのスイツチング電源、
IMBはVHFミキサー回路とIF回路の電源であ
り、VBがVHF回路電源である。
As shown in the figure, the tuner device 10 that receives the UHF-VHF band includes a shield case 11 and a UHF
Input terminal 12 and VHF input terminal 13,
AGC, AFC, UB, Vt, HB, IMB and IF OUT
consists of 14 terminals, UB is the power supply for the UHF circuit,
HB is VHF High Band switching power supply,
IMB is the power supply for the VHF mixer circuit and IF circuit, and VB is the VHF circuit power supply.

また、シールドケース11内にはプリント基板
からなる平面回路基板15と平面回路基板15の
略中央に設けたスリツト穴15a,15bに立設
してセラミツク等からなる立設回路基板16が設
けられた構成となつている。
Further, inside the shield case 11, a planar circuit board 15 made of a printed circuit board and an upright circuit board 16 made of ceramic or the like are provided with slit holes 15a and 15b provided approximately in the center of the planar circuit board 15. It is structured as follows.

次に、第2図aで示す立設回路基板16につい
て説明すると、立設回路基板16はチユーナ装置
10の混成集積回路基板であり、セラミツク基板
17の両面17a,17bに印刷回路18を形成
し、ここに半導体、抵抗体、およびコンデンサー
となるチツプ部品19が配設され第2図bで示す
ように半導体部分は樹脂20でコーテイングされ
ている。21はセラミツク基板17の下端突出部
22,23に設けられた導通接触端子で入力、出
力端子となる部分であり、平面基板15のスリツ
ト穴15a,15bに突出部22,23が挿入さ
れ21の部分で平面回路基板15の回路網とイン
ダクタンスを無くすよう半田接続されるものであ
る。
Next, the upright circuit board 16 shown in FIG. Chip parts 19 serving as semiconductors, resistors, and capacitors are arranged here, and the semiconductor parts are coated with resin 20 as shown in FIG. 2b. Reference numeral 21 indicates conductive contact terminals provided on the lower end protrusions 22 and 23 of the ceramic substrate 17, which serve as input and output terminals. The parts are soldered to the circuit network of the planar circuit board 15 to eliminate inductance.

次に第3図の回路構成について説明すると、回
路図中、点線Aで囲つた部分がUHF部、Bが
VHF部である。ここで、Q1,Q2,Q3,Q7の半導
体はVHF受信時に動作し、VHF帯を受信する回
路であり、又、VHF部のスイツチングダイオー
ドD1,D4,D5,D14は、VHF帯のローバンド、
ハイバンド切替スイツチであり動作電圧HBが+
B電圧を印加すると、L2,L4,L6,L13に電流が
流れ、高周波的に接地され、L1,L4,L5及びL9
と各回路に入つている可変容量ダイオードD2
D3,D6が可変し、受信する周波数に同調する同
調電圧Vtが印加されるものである。また、Q1
Q4のFETのG2にはAGC電圧が抵抗を通して常時
印加され、PIF出力から接続されている受信状態
電界強度の大小によつてQ1,Q4の利得が自動的
にセツトされAFC電圧が印加されている。
Next, to explain the circuit configuration in Figure 3, the part surrounded by dotted line A in the circuit diagram is the UHF part, and the part B is the UHF part.
This is the VHF section. Here, the semiconductors Q 1 , Q 2 , Q 3 , and Q 7 operate during VHF reception and are a circuit for receiving the VHF band, and the switching diodes D 1 , D 4 , D 5 , and D 14 is the low band of the VHF band,
It is a high band selector switch and the operating voltage HB is +
When voltage B is applied, current flows through L 2 , L 4 , L 6 , L 13 , which is grounded at high frequency, and L 1 , L 4 , L 5 and L 9
and the variable capacitance diode D 2 included in each circuit,
D 3 and D 6 are variable, and a tuning voltage Vt tuned to the receiving frequency is applied. Also, Q 1 ,
The AGC voltage is constantly applied to G 2 of Q 4 's FET through a resistor, and the gains of Q 1 and Q 4 are automatically set depending on the magnitude of the receiving state electric field strength connected from the PIF output, and the AFC voltage is changed. is being applied.

次に、UHF回路Q4,Q5,Q6は、RF増巾、ミ
キサー回路、UHF発振回路から構成されており、
D7,D8,D9,D11はUHF帯を受信するときの可
変容量ダイオードでL12,L14,L17,L20が回路の
同調回路であり、可変容量ダイオードのキユパシ
ターとの共振回路である可変容量ダイオードD7
D8,D9,D11でVtからの印加電圧により同調する
ものである。
Next, UHF circuits Q 4 , Q 5 , and Q 6 are composed of RF amplification, mixer circuit, and UHF oscillation circuit.
D 7 , D 8 , D 9 , and D 11 are variable capacitance diodes used when receiving the UHF band, and L 12 , L 14 , L 17 , and L 20 are tuning circuits of the circuit, and resonance with the cupacitor of the variable capacitance diodes Variable capacitance diode D 7 which is a circuit,
It is tuned by the applied voltage from Vt at D 8 , D 9 , and D 11 .

尚、ここでD12,D13の可変容量ダイオードは
AFC回路を構成し、AFC端子に電圧が印加され
ると局部発振回路の周波数は自動的にPIF回路に
接続され、続いてチユーナ局部発振回路がセツト
されるものである。
In addition, here, the variable capacitance diodes D 12 and D 13 are
When an AFC circuit is configured and a voltage is applied to the AFC terminal, the frequency of the local oscillation circuit is automatically connected to the PIF circuit, and then the tuner local oscillation circuit is set.

また、Q5はVHF帯のミキサー回路であり、ト
ランジスターのエミツターに夫々2信号が入力さ
れ混合され、混合ミキサーされた信号はフイルタ
ーを通し、又、SAWフイルターFを通してVHF
回路部のIF増巾回路のG2に入力されている。
In addition, Q5 is a VHF band mixer circuit, where two signals are input to each transistor emitter and mixed, and the mixed and mixed signals are passed through a filter and then passed through a SAW filter F to VHF.
It is input to G2 of the IF amplification circuit in the circuit section.

ここで、従来はダイオードスイツチング回路を
通して入力されていたが、SAWフイルターFを
接続することにより、スイツチング回路を必要と
しない。これはVHF帯を受信中にSAWフイルタ
ーFにかかる周波数がVHFの局部発振周波数と、
SAWフイルターFの周波数特性の関係が無視で
きるためである。
Conventionally, the signal was input through a diode switching circuit, but by connecting the SAW filter F, the switching circuit is not required. This means that the frequency applied to SAW filter F while receiving the VHF band is the VHF local oscillation frequency,
This is because the relationship between the frequency characteristics of the SAW filter F can be ignored.

従つて、以上説明した回路構成中、図中、点線
の部分をA部とB部で示すように、A部はUHF
部分とVHFの局部発振部分であり、このA部の
Q4,Q5,Q6及びQ7の半導体からなる能動素子を
含む回路構成としてセラミツク基板17の一面1
7aに配設され、他面17bにはVHF部分の回
路部Q1,Q2,Q3の半導体からなる能動素子を含
む回路構成が配設されているものである。
Therefore, in the circuit configuration explained above, as shown in the figure by the dotted line parts A and B, part A is UHF.
part and the VHF local oscillation part, and this part A is the local oscillation part of VHF.
One side 1 of the ceramic substrate 17 has a circuit configuration including active elements made of semiconductors Q 4 , Q 5 , Q 6 and Q 7 .
7a, and the other side 17b is provided with a circuit configuration including active elements made of semiconductors of circuit portions Q 1 , Q 2 , and Q 3 of the VHF portion.

次に、第4図はVHFミキサー回路とIF増幅回
路の要部を示すもので、FETトランジスターの
G1にはVHF回路のPF信号、G2には局部発振回
路からの周波数が印加されるものであるが、ここ
でSAWフイルターFを結合することにより、周
波数の差が生じ、夫々の回路を切替える必要がな
くスイツチングダイオード回路を必要としない回
路構成となつているものである。
Next, Figure 4 shows the main parts of the VHF mixer circuit and IF amplifier circuit, including the FET transistor.
The PF signal from the VHF circuit is applied to G 1 , and the frequency from the local oscillation circuit is applied to G 2. However, by combining SAW filter F here, a difference in frequency occurs, and the respective circuits are It has a circuit configuration that does not require switching and does not require a switching diode circuit.

加えて、セラミツク基板17上に回路を構成す
る手段としては、チユーナ装置1の半導体部分で
あるRF増幅部、ミキサー部、局部発振部、IF増
幅回路部分を半導体チツプを直接ボンデイングし
セラミツク基板17上17a,17bに回路を構
成するか、若しくは、セラミツク基板17の板面
17a,17bに半導体を直接つけるパターンを
印刷して半導体部分を印刷、抵抗体部分も印刷し
焼成して形成するものである。ここで、Ag−Pt
の印刷配線のみの場合は、印刷電極の抵抗分が出
来て回路のQが低下し特性が悪くなるため、フイ
ルムプリント基板をセラミツク基板17上に接着
して電気抵抗を小さくして回路のQを向上させて
構成するものである。
In addition, as a means of constructing a circuit on the ceramic substrate 17, the semiconductor parts of the tuner device 1, such as the RF amplifier section, mixer section, local oscillation section, and IF amplifier circuit section, are directly bonded to semiconductor chips on the ceramic substrate 17. A circuit is formed on 17a and 17b, or a pattern is printed to attach a semiconductor directly to the plate surfaces 17a and 17b of the ceramic substrate 17, and the semiconductor part is printed, and the resistor part is also printed and fired. . Here, Ag−Pt
In the case of only printed wiring, the Q of the circuit decreases due to the resistance of the printed electrodes, resulting in poor characteristics. Therefore, the film printed circuit board is bonded onto the ceramic substrate 17 to reduce the electrical resistance and Q of the circuit. It is something that improves and composes.

[効果] 従つて、上述したように本考案に係るチユーナ
装置によれば、一枚のセラミツク基板の一面に、
UHF回路部とVHFの局部発振回路部の半導体部
分回路、他面にVHF回路部とIF増副回路部を形
成し、それをチユーナ装置の同調回路部を構成し
た平面回路基板の中央部に設けた切欠スリツト穴
に挿入立設して夫々の回路と接合した構成とした
ことにより、チユーナ装置はその回路実装密度が
高められてチユーナ装置を小型化することがで
き、かつ、平面回路基板上に夫々の同調回路専有
部を設けた構成としたため、同調部のインダクタ
ンスのバラツキを無くし回路のQを高めて特性の
向上を図つたチユーナ装置を提供できるものであ
る。
[Effect] Therefore, as described above, according to the tuner device according to the present invention, on one surface of one ceramic substrate,
A semiconductor partial circuit of a UHF circuit section and a VHF local oscillation circuit section, a VHF circuit section and an IF amplification circuit section are formed on the other side, and these are installed in the center of a flat circuit board that constitutes a tuning circuit section of a tuner device. The tuner device has a configuration in which the circuits are inserted into cut-out slit holes and connected to the respective circuits, which increases the circuit packaging density and allows the tuner device to be miniaturized. Since each tuning circuit has a dedicated section, it is possible to provide a tuner device that eliminates variations in the inductance of the tuning section, increases the Q of the circuit, and improves the characteristics.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本考案の実施例を示す斜視図、第2図
a,bはその回路基板の一部を示す正面図および
側面図、第3図はチユーナ装置の回路構成を示す
回路図、第4図はその要部回路図、第5図は従来
例を示す斜視図である。 10……チユーナ装置、11……シールドケー
ス、12……UHF入力端子、13……VHF入力
端子、14……端子、15……平面回路基板、1
5a,15b……スリツト穴、16……立設回路
基板、17……セラミツク基板、18……印刷回
路、19……チツプ部品、20……樹脂、21…
…接触端子、22,23……突出部。
FIG. 1 is a perspective view showing an embodiment of the present invention, FIGS. 2a and b are front and side views showing a part of the circuit board, FIG. 3 is a circuit diagram showing the circuit configuration of the tuner device, and FIG. FIG. 4 is a circuit diagram of the main part thereof, and FIG. 5 is a perspective view showing a conventional example. 10... Tuner device, 11... Shield case, 12... UHF input terminal, 13... VHF input terminal, 14... Terminal, 15... Planar circuit board, 1
5a, 15b...slit hole, 16...standing circuit board, 17...ceramic board, 18...printed circuit, 19...chip component, 20...resin, 21...
...Contact terminal, 22, 23...Protrusion part.

Claims (1)

【実用新案登録請求の範囲】[Scope of utility model registration request] シールドケース内に設けた平面回路基板と、該
平面回路基板に立設した立設回路基板とからな
り、該平面回路基板には同調回路素子を配し、該
立設回路基板は一面にUHFの能動回路素子を配
し、他面にVHFの能動回路素子を配したセラミ
ツク基板から形成して、ケース内中央に位置させ
たことを特徴とするチユーナ装置。
It consists of a flat circuit board installed inside the shield case and an upright circuit board installed upright on the flat circuit board.A tuning circuit element is arranged on the flat circuit board, and a UHF circuit board is installed on one side of the upright circuit board. A tuner device characterized in that it is formed from a ceramic substrate with active circuit elements arranged on one side and a VHF active circuit element arranged on the other side, and is located in the center of the case.
JP6466086U 1986-04-29 1986-04-29 Expired JPH0411389Y2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6466086U JPH0411389Y2 (en) 1986-04-29 1986-04-29

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6466086U JPH0411389Y2 (en) 1986-04-29 1986-04-29

Publications (2)

Publication Number Publication Date
JPS62177133U JPS62177133U (en) 1987-11-10
JPH0411389Y2 true JPH0411389Y2 (en) 1992-03-23

Family

ID=30901017

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6466086U Expired JPH0411389Y2 (en) 1986-04-29 1986-04-29

Country Status (1)

Country Link
JP (1) JPH0411389Y2 (en)

Also Published As

Publication number Publication date
JPS62177133U (en) 1987-11-10

Similar Documents

Publication Publication Date Title
WO2000079592A1 (en) Semiconductor device and electronic device
US4306205A (en) High frequency apparatus
JPH0345563B2 (en)
JP3231829B2 (en) Microwave band down converter
EP0384326B1 (en) Unitary capacitance trimmer
JPH0411389Y2 (en)
US4041399A (en) Semiconductor varactor device and electronic tuner using same
US5357218A (en) Self-shielding microstrip assembly
JP3111874B2 (en) High frequency device
EP0565325A1 (en) AFC circuit and IC of the same
JPH046259Y2 (en)
JP2909406B2 (en) Variable capacitance diode device
JPS5959047U (en) UHF-VHF combination tuner
JPS5819875Y2 (en) Electronic tuning tuner device
JPS5832289Y2 (en) Chuyuna
JP3484885B2 (en) SAW filter mounting structure
JPS6351709A (en) Electronic circuit board
JPH0611666Y2 (en) High-frequency equipment terminal mounting structure
JPH0210672Y2 (en)
JP3094608B2 (en) Card type electronic tuner
JPS5934199Y2 (en) Electronic tuning tuner device
JPH0218606Y2 (en)
JPS6143312Y2 (en)
JPS6138288Y2 (en)
JPH0221795Y2 (en)