JPH04111403A - Resistance array - Google Patents
Resistance arrayInfo
- Publication number
- JPH04111403A JPH04111403A JP22975390A JP22975390A JPH04111403A JP H04111403 A JPH04111403 A JP H04111403A JP 22975390 A JP22975390 A JP 22975390A JP 22975390 A JP22975390 A JP 22975390A JP H04111403 A JPH04111403 A JP H04111403A
- Authority
- JP
- Japan
- Prior art keywords
- pin
- pins
- common connection
- center
- resistor array
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000037431 insertion Effects 0.000 claims description 12
- 238000003780 insertion Methods 0.000 claims description 12
- 238000010586 diagram Methods 0.000 description 12
- 230000000694 effects Effects 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 206010014561 Emphysema Diseases 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
Abstract
Description
【発明の詳細な説明】
[産業上の利用分野]
本発明は抵抗アレイに関し、より詳しくは、複数の抵抗
素子を内蔵する抵抗アレイに関するものである。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a resistor array, and more particularly to a resistor array incorporating a plurality of resistive elements.
[従来の技術]
従来、電子部品においては、回路構成上、同じ値の抵抗
値を使用する箇所に、抵抗素子を複数個内蔵した抵抗ア
Iノイを用いることによって、スペースの節約、配線の
効率性が図られている。[Prior art] Conventionally, in electronic components, space savings and wiring efficiency have been achieved by using a resistor INO, which has multiple built-in resistance elements, in locations where the same resistance value is used in the circuit configuration. The gender is planned.
第7図はその従来例の抵抗アレイRの回路構成図であり
、図中、rは抵抗素子で、同一抵抗値の抵抗素子rが4
個並列に並べられ、その4個の抵抗素子rは一端が一つ
にまとめられて共通接続用ピンP。に接続され、他端は
それぞれ接続用ピンP。FIG. 7 is a circuit configuration diagram of the conventional resistor array R. In the figure, r is a resistor element, and there are 4 resistor elements r having the same resistance value.
The four resistive elements r are arranged in parallel, and one end of the four resistive elements r is connected to a common connecting pin P. The other end is connected to the connecting pin P.
−P、に接続されている。-P, is connected to.
第8図は、この従来の抵抗アレイRの外観図であり、図
中1はその本体で、この本体1は絶縁体でてきており、
その内部には前記第7図で説明した4個の抵抗素子rが
収納されている。FIG. 8 is an external view of this conventional resistor array R. In the figure, 1 is its main body, and this main body 1 has an insulator exposed.
The four resistance elements r explained in FIG. 7 are housed inside.
この4個の抵抗素子の各一端は、本体1内で一つにま乏
められ、本体1外に突出する共通接続用ピンP。に接続
される。One end of each of these four resistive elements is reduced to one in the main body 1, and a common connection pin P protrudes outside the main body 1. connected to.
また、前記4個の抵抗素子rの各他端は本体1゜外にそ
れぞれ突出する接続用ピンPI〜=P4に内部で接続さ
れている。Further, the other ends of each of the four resistance elements r are internally connected to connection pins PI to P4 which respectively protrude 1° outside the main body.
Wj記共通接続用ピンP。は、外観が他の接続用ピンP
1〜P4と同しであるため、同共通接続用ピンP0付近
の本体1側面にピンマーク2を付すことによって、共通
接続用ピンP。と他のピンとを識別している。Wj common connection pin P. The external appearance is similar to that of other connection pins P.
1 to P4, a pin mark 2 is attached to the side surface of the main body 1 near the common connection pin P0. and other pins.
[発明か解決しようとする課題]
しかし、前記従来の抵抗アレイRは、第9図に示すよう
に、ピン間隔ならびに挿入孔間隔aが全部同じで左右が
対称形であったため、基板3の挿入孔■。−B1・B2
・■、・Hlに挿着するときには、第10図のように抵
抗アレイRは左右反対の向きにも装着可能であり、前記
ピンマーク2に気が付かず、うっかり誤挿入してしまう
という課題があった。[Problems to be Solved by the Invention] However, as shown in FIG. 9, the conventional resistor array R was symmetrical on the left and right with the pin spacing and the insertion hole spacing a being the same. Hole■. -B1・B2
・■,・When inserting into Hl, the resistor array R can also be installed in the opposite direction to the left and right as shown in Figure 10, and there is a problem that the resistor array R may not be noticed by the pin mark 2 and may be accidentally inserted incorrectly. Ta.
本発明は、このような課題を解決することを目的とする
。The present invention aims to solve such problems.
[課題を解決するための手段]
上記目的を達成するため、本発明は次のような抵抗アレ
イを提供する。[Means for Solving the Problems] In order to achieve the above object, the present invention provides the following resistor array.
すなわち本発明は、複数の抵抗素子を内蔵し、その複数
の抵抗素子からそれぞれの接続用ピンと一本の共通接続
用ピンとを突設させてなり、これらの各ピンを基板の対
応する挿着孔に挿入可能な抵抗アレイであって、前記そ
れぞれの接続用ピンを対称に配列させ、その対称に配列
されたピンの中心に前記共通接続用ピンを配設したこと
を特徴とする、抵抗アレイである。That is, the present invention has a plurality of built-in resistance elements, each connection pin and one common connection pin protruding from the plurality of resistance elements, and each of these pins is inserted into a corresponding insertion hole of a board. A resistor array insertable into a resistor array, characterized in that the respective connection pins are arranged symmetrically, and the common connection pin is arranged at the center of the symmetrically arranged pins. be.
[作用]
上記構成において、−本の共通接続用ピンは中央位置に
配設したので、抵抗アレイを基板に挿着するときは、共
通接続用ピンは常に中央の挿着孔に挿入される。[Function] In the above configuration, the - common connection pins are arranged at the center position, so when the resistor array is inserted into the board, the common connection pins are always inserted into the center insertion hole.
[実施例]
本発明の実施例について、以下図面にしたがって本発明
の構成が実際上どのように具体化されるかをその作用と
ともに説明する。[Example] Regarding an example of the present invention, how the configuration of the present invention is actually embodied will be described below with reference to the drawings, along with its operation.
第1図は本発明の一実施例の抵抗アレイRの回路構成図
であり、図中、rは抵抗素子で、同−挺抗僅の抵抗素子
rが4個並列に並べられている。FIG. 1 is a circuit configuration diagram of a resistor array R according to an embodiment of the present invention. In the figure, r is a resistor element, and four resistor elements r having the same resistance are arranged in parallel.
その4個の抵抗素子r’r”r”rは一端が一つにまと
められて共通接続用ピンP0に接続され、他端はそれぞ
れ接続用ピンP、−P4に接続されている。One end of the four resistance elements r'r"r"r is combined into one and connected to the common connection pin P0, and the other end is connected to the connection pins P and -P4, respectively.
前記共通接続用ピンPOは、前記他の4個の接続用ピン
PI−p<の中央に現れている。The common connection pin PO appears at the center of the other four connection pins PI-p<.
第2図は同実施例の斜視図であり、図中、1は抵抗アレ
イRの本体で、この本体1は絶縁体で形成されている。FIG. 2 is a perspective view of the same embodiment, and in the figure, 1 is the main body of the resistor array R, and this main body 1 is formed of an insulator.
この本体1には前記4個の抵抗素子rが内蔵され、本体
1の下方には、共通接続用ピンP0を中心にして、その
左右に接続用ピンP1〜P4が突設されている。The four resistive elements r are built into the main body 1, and connection pins P1 to P4 are protruded from the lower part of the main body 1 to the left and right of the common connection pin P0.
前記4個の抵抗素子rは、この本体1内でそれぞれ一端
を共通に接続した上、前記共通接続用ピンP0の基端に
接続される。The four resistance elements r each have one end connected in common within the main body 1, and are connected to the base end of the common connection pin P0.
また、同4個の抵抗素子rは、それぞれ他端を前記接続
用ピンP1〜P、の基端に接続される。Further, the other ends of the four resistance elements r are respectively connected to the base ends of the connection pins P1 to P.
これらのピンの配列は左側からPl・B2・Pa ’
Ps・B4の順であり、各ピン間の間隔は等間隔aであ
る。The arrangement of these pins is Pl, B2, Pa' from the left side.
The order is Ps and B4, and the intervals between each pin are equal intervals a.
この抵抗アレイRは、前記各ピンの配列において、−本
の共通接続用ピンP。が中央に位置し、他の接続用ピン
P1・B2ならびにP、・B4が左右対称に配列されて
いることに特徴がある。This resistor array R has - common connection pins P in the arrangement of each pin. is located in the center, and other connecting pins P1 and B2 as well as P and B4 are arranged symmetrically.
この抵抗アレイRの下方には、取り付は用の基板3かあ
り、この基板3には挿着孔■1・B2・■。・■、・B
4が一直線上に、等間隔aを以て穿設され、前記各ピン
に対応している。Below this resistor array R, there is a board 3 for mounting, and this board 3 has insertion holes 1, B2, and 2.・■、・B
4 are bored in a straight line at equal intervals a, and correspond to each of the pins.
前記各ピンP1・B2・Po・B3・P、は、この対応
する各挿着孔帽・B2・■。・■、・B4に挿入するこ
とができ、したがって抵抗アレイRは基板3に正しく挿
着することができる。The pins P1, B2, Po, B3, and P correspond to the corresponding insertion holes, B2, and ■.・■, ・B4 can be inserted, so that the resistor array R can be correctly inserted into the board 3.
第3図は同実施例の誤挿着防止説明図であり、前記挿着
用の基板3に対して、抵抗アレイRの向きを、うっかり
左右逆にした場合についての説明図である。FIG. 3 is an explanatory diagram for preventing incorrect insertion of the same embodiment, and is an explanatory diagram for a case where the orientation of the resistor array R is inadvertently reversed from left to right with respect to the board 3 for insertion.
この場合、−本の共通接続用ピンP0は中央に配設しで
あるので、たとえ抵抗アレイRを左右逆に挿着しても、
前記−本の共通接続用ピンP。は、常に基板3の挿着孔
のうちの、中央の挿着孔tioに挿入される訳である。In this case, the negative common connection pins P0 are arranged in the center, so even if the resistor array R is inserted in the opposite direction,
The above-mentioned common connection pin P. is always inserted into the central insertion hole tio of the insertion holes of the board 3.
+1−7で他の接続用ピンIL〜■4相互間は、抵抗値
がrですべて等し5い値のため、回路上の互換性かあり
、j9たがって抵抗アIノイRを誤って左右逆に挿着(
7ても一向にだ障はなく、誤装着とはならず、その結果
、誤装着防止の構造となるものである9、’541BX
l〜第6図は同実施例の抵抗アレイの応用例を示す図で
あり、抵抗アレイRがどのように使用されるかを説明す
る。+1-7 and other connecting pins IL to ■4 have the same resistance value r and are all 5 values, so there is compatibility in the circuit. Insert left and right in reverse (
7, there is no problem at all and it will not be installed incorrectly, resulting in a structure that prevents incorrect installation. 9, '541BX
FIGS. 1 to 6 are diagrams showing application examples of the resistor array of the same embodiment, and will explain how the resistor array R is used.
−tず第4図は、画像形成装置の表示切り換え回路で、
同抵抗アレイRは回路図の中央付近に破線で示されてい
る、
前記抵抗アレイRを構成している4個の各抵抗素子r”
r”r”rは、一端を共通接続(2て5v電源5側に、
他端をそれぞれデイツプスイッチといわれる切り換えス
イッチ6、ならびに集積回路であるインバータIC7に
接続される。-t Figure 4 shows a display switching circuit of an image forming apparatus.
The resistor array R is indicated by a broken line near the center of the circuit diagram, and each of the four resistor elements r'' forming the resistor array R is shown by a broken line near the center of the circuit diagram.
r"r"r, one end is connected in common (2 to 5V power supply 5 side,
The other ends are respectively connected to a changeover switch 6 called a dip switch and an inverter IC 7 which is an integrated circuit.
切り換えス、イッ千〇は、各接点S1・B2・S、・B
4を介して共通にアー・ス8に接続される。Switching switch is for each contact S1, B2, S, ・B
4 and commonly connected to ground 8.
ずなわち、抵抗アレイRから5v尼源5側に接続される
ピンP。が共通接続用ピノであり、切り換えスイッチ6
側に接続されるピンP、−P、か他の接続用ピンである
。That is, the pin P is connected from the resistor array R to the 5V power source 5 side. is the common connection pin, and the changeover switch 6
Pins P, -P, or other connection pins connected to the side.
またインバータIC7は、前記切り換えスイ・lチロに
よ、って構成された信号(1またはO)を入力端子B。Further, the inverter IC7 receives a signal (1 or O) configured by the switching switch 1 at the input terminal B.
−B!・B、・B、側から入力し、このベカ信号をイン
バータ7内で逆転(Oまたは1−)させて、出力端子A
。−A1・A、・A、側に出力する。-B!・B, ・B, is input from the side, this Beka signal is reversed (O or 1-) in the inverter 7, and output terminal A
. Output to -A1・A,・A, side.
次にこの回路の動作について説明する。Next, the operation of this circuit will be explained.
まず、切り換えスイッチ6の各接点81−8.か図のよ
うに開いている場合は、毫源嘔圧の5vはそのまま抵抗
アレイRの各抵抗素子rを介し−〔イこ、・バークIC
7の入力端子B。−B1・B2・旧例(′:現れ、それ
ぞれ信号1、として入力される。First, each contact 81-8 of the changeover switch 6. If it is open as shown in the figure, the 5V of the emphysema is directly passed through each resistor element r of the resistor array R to the Burke IC.
7 input terminal B. -B1・B2・Old example (': Appears and is input as signal 1, respectively.
この信号1の入力は、それぞれインバータIC7内で逆
信号に反転され、出力端子A。” At ” A2・A
。The inputs of this signal 1 are each inverted to an inverse signal within an inverter IC7 and output to an output terminal A. "At" A2・A
.
側にはそれぞれ信号Oとして出力される。Each side is output as a signal O.
また、も17これとは反対に、切り換えスイッチ6の各
接点S1・B2・S、・B4が閉じている場合は、アー
ス8の0屯位が前記インバータIC7の入力端子B。−
B1・B、・B3側に現れてそれぞれ信号Oを入力する
。Conversely, when the contacts S1, B2, S, and B4 of the changeover switch 6 are closed, the zero level of the ground 8 is the input terminal B of the inverter IC7. −
It appears on the B1, B, and B3 sides and inputs the signal O to each side.
したがって、インバータIC7の出力端子A。−A1・
A2・^、側にはそれぞれ反転された信号1が出力され
る。Therefore, the output terminal A of inverter IC7. -A1・
Inverted signals 1 are output to the A2, ^, and sides, respectively.
このように、切り換えスイッチ6の各接点S、・B2・
’S+・S、をオン・オフのいずれかに設定することに
よって、本発明の抵抗アレイRは1・0のいずれかの信
号を形成してインバータIC7に入力し、インバータI
C7はその信号を反転させて出力することができる。In this way, each contact S, ・B2・ of the changeover switch 6
By setting S+ and S to either on or off, the resistor array R of the present invention forms a signal of either 1 or 0 and inputs it to the inverter IC7.
C7 can invert and output the signal.
第5図は同実施例における応用例のざらに具体的な説明
図であり、冗長を避(プるため、主として前記第4図と
異なる点についてのみ説明する。FIG. 5 is a rough and concrete explanatory diagram of an application example of the same embodiment, and in order to avoid redundancy, only the points different from the above-mentioned FIG. 4 will be mainly explained.
まず、切り換えスイッチ6の接点S!ならびにB2を閉
じ、他の2つの接点S3・S、を開いた状態にセットす
る。First, contact S of changeover switch 6! Also, close B2 and set the other two contacts S3 and S to the open state.
そのセットにより、インバータIC7の入力端子Bo−
B1・B2・B、O1I!には、それぞれ0−0−1.
−1のように信号か入力され、この入力(z号はインバ
ータICT内でそれぞれ反転されて出力端子A。−A、
・A2・A3側に1・1・0・0の信号を出力する。With this set, input terminal Bo- of inverter IC7
B1・B2・B, O1I! are respectively 0-0-1.
A signal like -1 is input, and this input (z) is inverted in the inverter ICT and sent to the output terminal A. -A,
- Outputs 1, 1, 0, 0 signals to A2 and A3 sides.
第6図は表示切り換え回路の出力信号と各国語対応表で
あり、インバータJC7の各出力端子A、・A1・A2
・A、に出力される信号と各国語との対応表である。Figure 6 shows the output signals of the display switching circuit and the correspondence table for each language, and shows the output terminals A, ・A1, and A2 of the inverter JC7.
・This is a correspondence table between the signals output to A and each language.
すなわち、出力信号が1・0・0・0てあれば日本語表
示となり、前記第5図に示す場合は1・1・0・0とな
って英語で表示される。That is, if the output signal is 1.0.0.0, it will be displayed in Japanese, and in the case shown in FIG. 5, it will be 1.1.0.0 and displayed in English.
このことから、本発明を画像形成装置に適用させる場合
、装置構造は全く同一とし、国語表示モートだ(プをそ
れぞれ設定すればよい。Therefore, when the present invention is applied to an image forming apparatus, the apparatus structure may be completely the same, and the Japanese language display mode may be set respectively.
すなわち、日本国内向は製品には、インバータIC7出
力信号を1・0・0・0となるように、切り換えスイッ
チ6をセット(7て、表示を日本語モードとすればよく
、また英語圏の外国輸出用の画像形成装置には、インバ
ータIC7出力信号を1・1・0・0となるように切り
換えスイッチ6を設定すれば、表示は英語モードとli
る。In other words, for products sold in Japan, the selector switch 6 should be set so that the output signal of the inverter IC 7 becomes 1, 0, 0, 0. For an image forming apparatus for export to a foreign country, if the changeover switch 6 is set so that the inverter IC 7 output signal is 1, 1, 0, 0, the display will be in English mode and the li
Ru.
さらに、中国向は輸出用のものは、同様にしてインバー
タIC7の出力信号が、1・0・1・0となるように、
切り換えスイッチ6をセットすれば足りる。Furthermore, for those destined for export to China, the output signals of inverter IC7 should be 1, 0, 1, 0.
It is sufficient to set the changeover switch 6.
このように抵抗アレイは、多様化、国際化に柔軟に対応
できる表示装置に使用されるなど、応用範囲が極めて広
く、重宝されるものである。As described above, resistor arrays have an extremely wide range of applications and are useful, such as being used in display devices that can flexibly respond to diversification and internationalization.
以上、実施例について説明したように、本発明は複数の
抵抗素子を内蔵した抵抗トレイであり、その各抵抗素子
一端に対応した各接続用ピンと、他端を共通にまとめた
一本の共通接続用ピンを本体から突出させ、その共通接
続用ピンを中心位置に、かつ前記各接続用ピンを左右に
等間隔に配列したものであり、そのため抵抗アレイRは
左右の向きの互換性を有し、左右いずれの向きにも取り
付けられるから、誤装着を防止することができるもので
ある。As described above with respect to the embodiments, the present invention is a resistor tray containing a plurality of resistor elements, each connecting pin corresponding to one end of each resistor element, and one common connection with the other end commonly grouped together. The resistor array R has compatibility in the left and right directions, with the common connection pin at the center and the connection pins arranged at equal intervals on the left and right. Since it can be attached in either the left or right direction, incorrect attachment can be prevented.
各ピン配列の中央位置に配設したので、抵抗アレイを基
板に挿着するときは、向きの正逆にかかわらず共通接続
用ピンは常に中央の挿着孔に正しく挿入されるので、他
のそれぞれの接続用ピンとの誤挿入のおそれがなく、回
路誤接続を防止することができる、などの効果がある。Because it is placed in the center of each pin array, when inserting the resistor array into the board, the common connection pin is always inserted correctly into the center insertion hole, regardless of whether the resistor array is in the right or wrong direction. There is no risk of erroneous insertion with each connection pin, and there are effects such as being able to prevent erroneous circuit connections.
第1図は本発明の一実施例の抵抗アレイRの回路構成図
、第2図は同実施例の斜視図、第3図は同実施例の誤装
着防止説明図、第4図〜第6図は同実施例の応用例説明
図、第7図〜第10図は従来例の説明図である。
1・・・本体、 3・・・基板、Pa・・・共
通接続用ピン、
P1〜P4・・・接続用ピン、
r・・・抵抗素子、 R・・・抵抗アレイ。
[発明の効果]Fig. 1 is a circuit configuration diagram of a resistor array R according to an embodiment of the present invention, Fig. 2 is a perspective view of the embodiment, Fig. 3 is an explanatory diagram for preventing incorrect attachment of the embodiment, and Figs. 4 to 6. The figure is an explanatory diagram of an application example of the same embodiment, and FIGS. 7 to 10 are explanatory diagrams of a conventional example. DESCRIPTION OF SYMBOLS 1... Main body, 3... Board, Pa... Common connection pin, P1-P4... Connection pin, r... Resistance element, R... Resistance array. [Effect of the invention]
Claims (1)
れぞれの接続用ピンと一本の共通接続用ピンとを突設さ
せてなり、これらの各ピンを基板の対応する挿着孔に挿
入可能な抵抗アレイであって、前記それぞれの接続用ピ
ンを対称に配列させ、その対称に配列されたピンの中心
に前記共通接続用ピンを配設したことを特徴とする、抵
抗アレイ。A resistor that has multiple built-in resistive elements, each connecting pin and one common connecting pin protruding from the multiple resistive elements, and each of these pins can be inserted into a corresponding insertion hole on a board. 1. A resistor array, wherein the respective connection pins are arranged symmetrically, and the common connection pin is arranged at the center of the symmetrically arranged pins.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP22975390A JPH04111403A (en) | 1990-08-31 | 1990-08-31 | Resistance array |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP22975390A JPH04111403A (en) | 1990-08-31 | 1990-08-31 | Resistance array |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH04111403A true JPH04111403A (en) | 1992-04-13 |
Family
ID=16897146
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP22975390A Pending JPH04111403A (en) | 1990-08-31 | 1990-08-31 | Resistance array |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH04111403A (en) |
Cited By (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014239864A (en) * | 2013-05-16 | 2014-12-25 | 株式会社ソフイア | Game machine |
JP2014239860A (en) * | 2013-05-16 | 2014-12-25 | 株式会社ソフイア | Game machine |
JP2014239854A (en) * | 2013-05-16 | 2014-12-25 | 株式会社ソフイア | Game machine |
JP2014239865A (en) * | 2013-05-16 | 2014-12-25 | 株式会社ソフイア | Game machine |
JP2014239858A (en) * | 2013-05-16 | 2014-12-25 | 株式会社ソフイア | Game machine |
JP2014239867A (en) * | 2013-05-16 | 2014-12-25 | 株式会社ソフイア | Game machine |
JP2014239868A (en) * | 2013-05-16 | 2014-12-25 | 株式会社ソフイア | Game machine |
JP2014239857A (en) * | 2013-05-16 | 2014-12-25 | 株式会社ソフイア | Game machine |
JP2014239855A (en) * | 2013-05-16 | 2014-12-25 | 株式会社ソフイア | Game machine |
JP2014239853A (en) * | 2013-05-16 | 2014-12-25 | 株式会社ソフイア | Game machine |
JP2014239856A (en) * | 2013-05-16 | 2014-12-25 | 株式会社ソフイア | Game machine |
JP2015100654A (en) * | 2013-11-28 | 2015-06-04 | 株式会社ソフイア | Game machine |
-
1990
- 1990-08-31 JP JP22975390A patent/JPH04111403A/en active Pending
Cited By (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014239864A (en) * | 2013-05-16 | 2014-12-25 | 株式会社ソフイア | Game machine |
JP2014239860A (en) * | 2013-05-16 | 2014-12-25 | 株式会社ソフイア | Game machine |
JP2014239854A (en) * | 2013-05-16 | 2014-12-25 | 株式会社ソフイア | Game machine |
JP2014239865A (en) * | 2013-05-16 | 2014-12-25 | 株式会社ソフイア | Game machine |
JP2014239858A (en) * | 2013-05-16 | 2014-12-25 | 株式会社ソフイア | Game machine |
JP2014239867A (en) * | 2013-05-16 | 2014-12-25 | 株式会社ソフイア | Game machine |
JP2014239868A (en) * | 2013-05-16 | 2014-12-25 | 株式会社ソフイア | Game machine |
JP2014239857A (en) * | 2013-05-16 | 2014-12-25 | 株式会社ソフイア | Game machine |
JP2014239855A (en) * | 2013-05-16 | 2014-12-25 | 株式会社ソフイア | Game machine |
JP2014239853A (en) * | 2013-05-16 | 2014-12-25 | 株式会社ソフイア | Game machine |
JP2014239856A (en) * | 2013-05-16 | 2014-12-25 | 株式会社ソフイア | Game machine |
JP2015100654A (en) * | 2013-11-28 | 2015-06-04 | 株式会社ソフイア | Game machine |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH04111403A (en) | Resistance array | |
US4420793A (en) | Electrical equipment | |
US6159052A (en) | Electrical connector | |
US3605061A (en) | Printed circuit board | |
JP3800937B2 (en) | Bridge board | |
CN113241038A (en) | Display panel and electronic device | |
EP0643449B1 (en) | Cable connector for a ribbon cable | |
JP4173279B2 (en) | Coaxial connector | |
JP3103809B2 (en) | Resistor array | |
GB2087158A (en) | Electrical equipment | |
JP3103810B2 (en) | Resistor array | |
KR100314125B1 (en) | The Improved Connection Device of The W.H.M and M.O.F | |
JPH01169998A (en) | Multi-media multiplexing device | |
IE930588A1 (en) | Contact connector | |
EP0263631A2 (en) | Terminated electrical component and method | |
JP2002328391A (en) | Liquid crystal display module | |
KR910003608B1 (en) | Corpling-type connector | |
JPH04349377A (en) | Cable insert coupler for multipole-connecting cable onto substrate, to which electrical component is mounted | |
US6126452A (en) | Video card | |
JPH054219Y2 (en) | ||
JPS61198699A (en) | Mounting of circuit board | |
JPH0317411Y2 (en) | ||
JPH04239799A (en) | Printed board mistaken insertion preventing method | |
JPH0319178Y2 (en) | ||
JPH0530380Y2 (en) |