JPH0411129B2 - - Google Patents

Info

Publication number
JPH0411129B2
JPH0411129B2 JP6378386A JP6378386A JPH0411129B2 JP H0411129 B2 JPH0411129 B2 JP H0411129B2 JP 6378386 A JP6378386 A JP 6378386A JP 6378386 A JP6378386 A JP 6378386A JP H0411129 B2 JPH0411129 B2 JP H0411129B2
Authority
JP
Japan
Prior art keywords
transistor
emitter
base
resistor
collector
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP6378386A
Other languages
Japanese (ja)
Other versions
JPS62220022A (en
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to JP6378386A priority Critical patent/JPS62220022A/en
Publication of JPS62220022A publication Critical patent/JPS62220022A/en
Publication of JPH0411129B2 publication Critical patent/JPH0411129B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Logic Circuits (AREA)
  • Electronic Switches (AREA)

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明は電子機器等に使用されるパルス出力回
路、特に、入力パルス信号を増幅して極姓が反転
されている出力パルスを出力しうるようになされ
ているパルス出力回路に関する。
[Detailed Description of the Invention] (Industrial Application Field) The present invention relates to a pulse output circuit used in electronic equipment, etc., and in particular, is capable of amplifying an input pulse signal and outputting an output pulse whose polarity is inverted. This invention relates to a pulse output circuit configured as follows.

(従来技術) 第2図は各種の電子機器においてパルス信号処
理に用いられている既提案のパルス出力回路の一
例を回路図であつて、1は入力パルス信号の入力
端子、2は出力パルス信号の出力端子、3は外部
負荷である。第2図に示されている既提案のパル
ス出力回路において、入力端子1に1端が接続さ
れている抵抗R11の他端はトランジスタQ11
のベースとトランジスタQ14のベースとに接続
されているとともに、ダイオードD12のアノー
ドに接続されている。
(Prior art) Figure 2 is a circuit diagram of an example of a previously proposed pulse output circuit used for pulse signal processing in various electronic devices, where 1 is an input terminal for input pulse signals, and 2 is an output terminal for output pulse signals. The output terminal 3 is an external load. In the already proposed pulse output circuit shown in FIG. 2, one end of the resistor R11 is connected to the input terminal 1, and the other end is connected to the transistor Q11.
and the base of transistor Q14, and is also connected to the anode of diode D12.

前記のトランジスタQ11のエミツタにはダイ
オードD11のアノードと、トランジスタQ12
のベースとが接続されており、また、前記したダ
イオードD11のカソードは接地されている。前
記したトランジスタQ12のコレクタは、前記し
たダイオードD12のカソードと、抵抗R12の
1端と、トランジスタQ13のベースとに接続さ
れており、前記した抵抗R12の他端は基準電圧
源Vccに接続されている。また、前記したトラン
ジスタQ12のエミツタは接地されている。
The emitter of the transistor Q11 is connected to the anode of the diode D11 and the transistor Q12.
, and the cathode of the diode D11 described above is grounded. The collector of the transistor Q12 described above is connected to the cathode of the diode D12, one end of the resistor R12, and the base of the transistor Q13, and the other end of the resistor R12 is connected to the reference voltage source Vcc. There is. Further, the emitter of the transistor Q12 described above is grounded.

前記したトランジスタQ13とトランジスタQ
14とのコレクタは基準電圧源Vccに接続されて
おり、また、前記したトランジスタQ13のエミ
ツタはトランジスタQ15のコレクタと出力端子
2とに接続されている。前記したトランジスタQ
15のエミツタは接地されており、また、それら
のベースはトランジスタQ14のエミツタと抵抗
R13の1端とに接続されており、前記の抵抗R
13の他端は接地されている。
Transistor Q13 and transistor Q described above
The collector of the transistor Q14 is connected to the reference voltage source Vcc, and the emitter of the transistor Q13 is connected to the collector of the transistor Q15 and the output terminal 2. The transistor Q mentioned above
The emitters of transistor Q15 are grounded, and their bases are connected to the emitter of transistor Q14 and one end of resistor R13.
The other end of 13 is grounded.

前記した第2図示のパルス出力回路において、
ダイオードD11とトランジスタQ12とは、カ
レントミラー回路を構成しており、また、トラン
ジスタQ14とトランジスタQ15とは複合接続
(ダーリントン接続)回路を構成している。また、
前記したトランジスタQ14及びトランジスタQ
15としては、前記した他の各トランジスタQ1
1〜Q13のエミツタ面積よりも大きなエミツタ
面積を有するものが使用されている。
In the pulse output circuit shown in the second diagram described above,
The diode D11 and the transistor Q12 constitute a current mirror circuit, and the transistor Q14 and the transistor Q15 constitute a composite connection (Darlington connection) circuit. Also,
Transistor Q14 and transistor Q described above
15, each of the other transistors Q1 described above
Those having an emitter area larger than those of Nos. 1 to Q13 are used.

前記のように構成されている第2図示の既提案
のパルス出力回路において、それらの入力端子1
に供給される入力パルス信号としては、そのハイ
レベルの状態の電圧(または電流)によつて、ト
ランジスタQ11,Q12,Q14,Q15を導
通状態にさせるのに充分に高い波高値を有するも
のとされている。
In the already proposed pulse output circuit shown in the second figure configured as described above, those input terminals 1
The input pulse signal supplied to the circuit is assumed to have a sufficiently high peak value to make the transistors Q11, Q12, Q14, and Q15 conductive due to its high-level voltage (or current). ing.

今、入力端子1に供給された入力パルス信号が
ローレベル状態を考えると、この状態において第
2図示のパルス出力回路におけるトランジスタQ
11,Q14は不導通の状態となされるから、そ
れによりトランジスタQ12,Q15も不導通の
状態となる。それで、トランジスタQ12のコレ
クタに接続されている抵抗R12には殆ど電流が
流れないから、トランジスタQ13のベース電圧
V13は、基準電圧源Vccの電圧値Vccに略々等
しいハイレベルの電圧となり、タイオードD12
は不導通の状態になされる。
Now, considering that the input pulse signal supplied to the input terminal 1 is in a low level state, in this state, the transistor Q in the pulse output circuit shown in FIG.
Since transistors Q11 and Q14 are rendered non-conductive, transistors Q12 and Q15 are also rendered non-conductive. Therefore, since almost no current flows through the resistor R12 connected to the collector of the transistor Q12, the base voltage V13 of the transistor Q13 becomes a high level voltage approximately equal to the voltage value Vcc of the reference voltage source Vcc, and the diode D12
is placed in a non-conducting state.

このように、入力端子1に供給されている入力
パルス信号がローレベルの状態においては、前記
のようにトランジスタQ15が不導通の状態にな
されているから、出力端子2から外部負荷3にト
ランジスタQ13を流れる電流が供給されるが、
このときに出力端子2にはトランジスタQ13の
ベース電圧V13よりもトランジスタQ13のベ
ース・エミツタ間電圧VBE13だけ低い電圧値
のハイレベルの信号が現われる。
In this way, when the input pulse signal supplied to the input terminal 1 is at a low level, the transistor Q15 is in a non-conducting state as described above, so that the transistor Q13 is connected from the output terminal 2 to the external load 3. A current flowing through is supplied, but
At this time, a high level signal having a voltage value lower than the base voltage V13 of the transistor Q13 by the base-emitter voltage VBE13 of the transistor Q13 appears at the output terminal 2.

次に、入力端子1に供給された入力パルス信号
がハイレベルの状態を考えると、この状態におい
て第2図示のパルス出力回路におけるトランジス
タQ11,Q14,Q15が導通状態となされ、
また、前記したトランジスタQ11の導通によつ
てトランジスタQ12も導通の状態となる。前記
のようにトランジスタQ12の導通によつて流れ
る電流は、抵抗R12に流れる電流Ir12と、ダ
イオードD12に流れる電流、すなわち抵抗R1
1に流れる電流Ir11からトランジスタQ11の
ベース電流を差引いた電流との和の電流である
が、ダイオードD11とトランジスタQ12とは
カレンシミラー回路を構成しているから、トラン
ジスタQ11とダイオードD11には前記したト
ランジスタQ12に流れた電流と同一の電流
が流れる。
Next, considering the state in which the input pulse signal supplied to the input terminal 1 is at a high level, in this state, the transistors Q11, Q14, and Q15 in the pulse output circuit shown in the second diagram are rendered conductive.
Furthermore, due to the conduction of the transistor Q11 described above, the transistor Q12 also becomes conductive. As described above, the current flowing due to conduction of the transistor Q12 is the current Ir12 flowing through the resistor R12 and the current flowing through the diode D12, that is, the resistor R1.
The current is the sum of the current Ir11 flowing through the transistor Q11 minus the base current of the transistor Q11. However, since the diode D11 and the transistor Q12 constitute a current mirror circuit, the transistor Q11 and the diode D11 have the above-mentioned current. The same current flows through transistor Q12.

そして、トランジスタQ11のベース電圧V11
は、それに流れる電流に従つて決定され、また
前記したトランジスタQ11のベース電圧V11
に基づいて抵抗R11に流れる電流Ir11の電流
値が決定され、さらに、トランジスタQ11のベ
ース電圧V11からダイオードD12のアノー
ド・カソード間電圧VDだけ下がつた電圧となさ
れているトランジスタQ13のベース電圧V13
に基づいて抵抗R12に流れる電流Ir12が決定
されて、トランジスタQ12に流れる電流が決
定されるものであるから、前記した一連の動作が
繰返されることによつて、前記した各部の電圧、
電流の値はある値に収れんする。
And the base voltage V11 of transistor Q11
is determined according to the current flowing therein, and the base voltage V11 of the transistor Q11 mentioned above is determined according to the current flowing therein.
The current value of the current Ir11 flowing through the resistor R11 is determined based on the base voltage V13 of the transistor Q13, which is lowered by the anode-cathode voltage VD of the diode D12 from the base voltage V11 of the transistor Q11.
Since the current Ir12 flowing through the resistor R12 is determined based on the current Ir12 and the current flowing through the transistor Q12 is determined based on
The value of the current converges to a certain value.

トランジスタQ13は、それらのベース電圧V
13が前記のようにダイオードD12が導通状態
なつてトランジスタQ11のベース電圧よりもダ
イオードD12のアノード・カソード間の両端の
電圧VD分だけ低い電圧となるために不導通の状
態になり、また、前記したように複合接続されて
いるトランジスタQ14,Q15におけるトラン
ジスタQ15は導通、飽和しているために、出力
端子2の電圧はトランジスタQ15のサチユレー
シヨン電圧そのものがパルス信号のローレベルの
状態の電圧となるが、既述したように前記したト
ランジスタQ14,Q15としては、他の各トラ
ンジスタQ11〜Q13におけるエミツタ面積よ
りも大きなエミツタ面積を有するものが使用され
ているために、それらのエミツタ電流密度が小さ
くでき、したがつて、サチユレーシヨン電圧を小
さな電圧に設定できる。
Transistors Q13 have their base voltage V
13 is in a non-conducting state because the diode D12 is in a conductive state as described above and becomes a voltage lower than the base voltage of the transistor Q11 by the voltage VD between the anode and cathode of the diode D12, and As shown above, since the transistor Q15 in the compositely connected transistors Q14 and Q15 is conductive and saturated, the voltage at the output terminal 2 is the saturation voltage of the transistor Q15 itself, which is the voltage at the low level of the pulse signal. As mentioned above, since the transistors Q14 and Q15 have a larger emitter area than the other transistors Q11 to Q13, their emitter current density can be reduced. Therefore, the saturation voltage can be set to a small voltage.

また、トランジスタQ11とトランジスタQ1
4とは、それらのベースが共通接続されており、
また、トランジスタQ14,Q15は、トランジ
スタQ11のエミツタ面積よりも大きなエミツタ
面積を有するものであるために、トランジスタQ
14,Q15のエミツタ電流密度がトランジスタ
Q11のエミツタ電流密度と同じであるという条
件において、トランジスタQ14,Q15に大き
な電流を流すことができ、出力端子2からは、入
力端子1に供給された入力パルス信号が反転増幅
された状態の大電流の出力パルス信号を送出でき
る。
In addition, transistor Q11 and transistor Q1
4 means that their bases are commonly connected,
Furthermore, since transistors Q14 and Q15 have larger emitter areas than transistor Q11,
Under the condition that the emitter current density of transistors Q14 and Q15 is the same as the emitter current density of transistor Q11, a large current can be passed through transistors Q14 and Q15, and output terminal 2 receives the input pulse supplied to input terminal 1. It is possible to send out a large current output pulse signal in which the signal is inverted and amplified.

(発明が解決しようとする問題点) ところで、第2図に示されている既提案のパル
ス出力回路では、出力パルス信号の電流値が温度
の変化によつて変化するという問題点があつた。
すなわち、トランジスタのベース・エミルタ間電
圧は負の温度特性(通常−2mv/℃)を有してい
るから、パルス出力回路の入力端子1に供給され
た入力パルス信号がハイレベルの状態になりトラ
ンジスタQ15が導通状態になつて温度が上昇す
ると、トランジスタQ15のベース電圧が低下
し、またトランジスタQ15のベースとエミツタ
との間に接続されている抵抗R13は正の温度特
性(通常+3000ppm/℃)を有しているから温度
の上昇による抵抗値の増加によつて抵抗R13に
流れる電流が減少し、それによりトランジスタQ
15のベース電流が増加してコレクタ電流が増加
することにより、トランジスタQ15に流れる電
流は、結局、±50℃の温度の変化に対して±50%
も変化することになる。
(Problems to be Solved by the Invention) By the way, the previously proposed pulse output circuit shown in FIG. 2 has a problem in that the current value of the output pulse signal changes with changes in temperature.
In other words, since the voltage between the base and emitter of the transistor has a negative temperature characteristic (usually -2mv/℃), the input pulse signal supplied to input terminal 1 of the pulse output circuit becomes high level, and the transistor When Q15 becomes conductive and the temperature rises, the base voltage of transistor Q15 decreases, and the resistor R13 connected between the base and emitter of transistor Q15 has a positive temperature characteristic (usually +3000 ppm/℃). Since the current flowing through the resistor R13 decreases due to the increase in resistance value due to the rise in temperature, the current flowing through the resistor R13 decreases.
By increasing the base current of transistor Q15 and increasing the collector current, the current flowing through transistor Q15 will eventually decrease by ±50% for a temperature change of ±50°C.
will also change.

このように、第2図に示されている既提案のパ
ルス出力回路では、出力パルス信号の電流値が温
度の変動に左右されるから、常温を基準にして設
計した場合に、低温時には電流が不足し、また高
温時には電流が過大になるという問題が起こり、
そのために負荷条件が制約されて実用上で困難が
生じており、それらの解決策が求められた。
In this way, in the previously proposed pulse output circuit shown in Figure 2, the current value of the output pulse signal is affected by temperature fluctuations, so if the design is based on room temperature, the current will decrease at low temperatures. There is a problem of insufficient current and excessive current at high temperatures.
As a result, the load conditions are restricted, causing practical difficulties, and a solution to these problems has been sought.

(問題点を解決するための手段) 本発明は、入力パルス信号が第1の抵抗を介し
てベースに供給されるようになされており、ま
た、エミツタが順方向に接続された第1のダイオ
ードを介して接地されているとともに、コレクタ
が基準電圧源に接続されている第1のトランジス
タと、前記した第1のトランジスタのエミツタに
ベースが接続されているとともにコレクタが第2
の抵抗を介して基準電圧源に接続されているエミ
ツタ接地接続の第2のトランジスタと、前記した
第1のトランジスタのベースにアノードが接続さ
れているとともに、前記した第2のトラジスタの
コレクタにカソードが接続されている第2のダイ
オードと、前記した第2のトランジスタのコレク
タにベースが接続されているとともにコレクタが
基準電圧源に接続されている第3のトランジスタ
と、前記した第1乃至第3の各トランジスタのエ
ミツタ面積よりも大きなエミツタ面積を有してお
り、また、前記した第1のトランジスタのベース
にベースが接続されているとともにコレクタが基
準電圧源に接続されており、かつ、エミツタが第
3の抵抗と第4の抵抗との直列接続回路を介して
接地されている第4のトランジスタと、前記した
第1乃至第3の各トランジスタのエミツタ面積よ
りも大きなエミツタ面積を有しており、また、前
記した第4のトランジスタのエミツタにベースが
接続されているとともに前記した第3のトランジ
スタのエミツタにコレクタが接続されているエミ
ツタ接地接続の第5のトランジスタと、前記した
第3の抵抗と第4の抵抗との接続点にベースが接
続されているとともにコレクタが第5の抵抗を介
して前記した第5のトランジスタのベースに接続
されているエミツタ接地接続の第6のトランジス
タと、前記した第5のトランジスタのコレクタに
接続された出力パルスの出力端子とを備えてなる
パルス出力回路を提供するものである。
(Means for Solving the Problems) In the present invention, an input pulse signal is supplied to the base via the first resistor, and the emitter is connected to the first diode in the forward direction. a first transistor whose base is connected to the emitter of the first transistor and whose collector is connected to a second transistor whose collector is connected to the reference voltage source.
A second transistor whose emitter is connected to a grounded source is connected to a reference voltage source through a resistor, an anode is connected to the base of the first transistor, and a cathode is connected to the collector of the second transistor. a second diode connected to the second diode, a third transistor whose base is connected to the collector of the second transistor and whose collector is connected to the reference voltage source; It has an emitter area larger than the emitter area of each transistor, and its base is connected to the base of the first transistor, its collector is connected to a reference voltage source, and its emitter is connected to the base of the first transistor. A fourth transistor is grounded through a series connection circuit of a third resistor and a fourth resistor, and has an emitter area larger than the emitter area of each of the first to third transistors described above. , a fifth transistor whose base is connected to the emitter of the fourth transistor and whose collector is connected to the emitter of the third transistor, the emitter of which is connected to ground; and the third resistor. a sixth transistor whose emitter is grounded, whose base is connected to the connection point between the transistor and the fourth resistor, and whose collector is connected to the base of the fifth transistor through a fifth resistor; and an output terminal for output pulses connected to the collector of the fifth transistor.

(実施例) 以下、添付図面を参照しながら本発明のパルス
出力回路の具体的な内容について詳細に説明す
る。第1図は本発明のパルス出力回路の一実施例
の回路図であつて、1は入力パルス信号の入力端
子、2は出力パルス信号の出力端子、3は外部負
荷である。第1図に示されている本発明のパルス
出力回路において、入力端子1に1端が接続され
ている抵抗R1の他端はトランジスタQ1のベー
スとトランジスタQ4のベースとに接続されてい
るとともに、ダイオードD2のアノードに接続さ
れている。
(Example) Hereinafter, specific contents of the pulse output circuit of the present invention will be explained in detail with reference to the accompanying drawings. FIG. 1 is a circuit diagram of an embodiment of the pulse output circuit of the present invention, in which 1 is an input terminal for an input pulse signal, 2 is an output terminal for an output pulse signal, and 3 is an external load. In the pulse output circuit of the present invention shown in FIG. 1, one end of the resistor R1 is connected to the input terminal 1, and the other end of the resistor R1 is connected to the base of the transistor Q1 and the base of the transistor Q4. It is connected to the anode of diode D2.

前記のトランジスタQ1のエミツタにはダイオ
ードD1のアノードと、トランジスタQ2のベー
スとが接続されており、また、前記したダイオー
ドD1のカソードは接地されている。前記したト
ランジスタQ2のコレクタは、前記したダイオー
ドD2のカソードと、抵抗R2の1端と、トラン
ジスタQ3のベースとに接続されており、前記し
た抵抗R2の他端は基準電圧源Vccに接続されて
いる。また、前記したトランジスタQ2のエミツ
タは接地されている。
The emitter of the transistor Q1 is connected to the anode of the diode D1 and the base of the transistor Q2, and the cathode of the diode D1 is grounded. The collector of the transistor Q2 is connected to the cathode of the diode D2, one end of the resistor R2, and the base of the transistor Q3, and the other end of the resistor R2 is connected to the reference voltage source Vcc. There is. Further, the emitter of the transistor Q2 described above is grounded.

前記したトランジスタQ3とトランジスタQ4
とのコレクタは基準電圧源Vccに接続されてお
り、また、前記したトランジスタQ3のエミツタ
はトランジスタQ5のコレクタと出力端子2とに
接続されている。前記したトランジスタQ5のエ
ミツタは接地されており、また、それらのベース
はトランジスタQ4のエミツタと抵抗R3の1端
と、抵抗R5の1端とに接続されており、前記の
抵抗R3の他端はトランジスタQ6のベースと抵
抗R4の1端とに接続されており、さらに前記し
た抵抗R4の他端は接地されている。前記したト
ランジスタQ6コレクタは、前記した抵抗R5の
他端に接続されており、また、トランジスタQ6
のエミツタは接地されている。
Transistor Q3 and transistor Q4 described above
The collector of the transistor Q3 is connected to the reference voltage source Vcc, and the emitter of the transistor Q3 is connected to the collector of the transistor Q5 and the output terminal 2. The emitter of the transistor Q5 is grounded, and the base thereof is connected to the emitter of the transistor Q4, one end of the resistor R3, and one end of the resistor R5. It is connected to the base of the transistor Q6 and one end of the resistor R4, and the other end of the resistor R4 is grounded. The collector of the transistor Q6 described above is connected to the other end of the resistor R5 described above, and the collector of the transistor Q6 is connected to the other end of the resistor R5 described above.
The emitter is grounded.

前記した第1図示のパルス出力回路において、
ダイオードD1とトランジスタQ2とは、カレン
トミラー回路を構成しており、また、トランジス
タQ4とトランジスタQ5とは複合接続(ダーリ
ントン接続)回路を構成している。また、前記し
たトランジスタQ4及びトランジスタQ5として
は、前記した他の各トランジスタQ1〜Q3のエ
ミツタ面積よりも大きなエミツタ面積を有するも
のが使用されている。
In the pulse output circuit shown in the first diagram described above,
The diode D1 and the transistor Q2 constitute a current mirror circuit, and the transistor Q4 and the transistor Q5 constitute a composite connection (Darlington connection) circuit. Further, as the transistor Q4 and the transistor Q5 described above, those having an emitter area larger than the emitter area of each of the other transistors Q1 to Q3 described above are used.

前記のように構成されている本発明のパルス出
力回路において、それらの入力端子1に供給され
る入力パルス信号としては、そのハイレベルの状
態の電圧(または電流)によつて、トランジスタ
Q1,Q2,Q4,Q5を導通状態にさせるのに
充分に高い波高値を有するものとされている。
In the pulse output circuit of the present invention configured as described above, the input pulse signals supplied to the input terminals 1 of the transistors Q1 and Q2 are controlled by the high level voltage (or current). , Q4, and Q5 have a sufficiently high peak value to bring them into conduction.

今、入力端子1に供給された入力パルス信号が
ローレベル状態を考えると、この状態において第
1図示のパルス出力回路におけるトランジスタQ
1,Q4は不導通の状態となされるから、それに
よりトランジスタQ2,Q5も不導通の状態とな
る。それで、トランジスタQ2のコレクタに接続
されている抵抗R2には殆ど電流が流れないか
ら、トランジスタQ3のベース電圧V3は、基準
電圧源Vccの電圧値Vccに略々等しいハイレベル
の電圧となり、タイオードD2は不導通の状態に
なされる。
Now, considering that the input pulse signal supplied to the input terminal 1 is in a low level state, in this state, the transistor Q in the pulse output circuit shown in FIG.
Since transistors Q1 and Q4 are rendered non-conductive, transistors Q2 and Q5 are also rendered non-conductive. Therefore, since almost no current flows through the resistor R2 connected to the collector of the transistor Q2, the base voltage V3 of the transistor Q3 becomes a high level voltage approximately equal to the voltage value Vcc of the reference voltage source Vcc, and the diode D2 is placed in a non-conducting state.

このように、入力端子1に供給されている入力
パルス信号がローレベルの状態においては、前記
のようにトランジスタQ5が不導通の状態になさ
れているから、出力端子2から外部負荷3にトラ
ンジスタQ3を流れる電流が供給されるが、この
ときに出力端子2にはトランジスタQ3のベース
電圧V3よりもトランジスタQ3のベース・エミ
ツタ間電圧VBE3だけ低い電圧値のハイレベル
の信号が現われる。
In this way, when the input pulse signal supplied to the input terminal 1 is at a low level, the transistor Q5 is in a non-conducting state as described above, so the transistor Q3 is connected from the output terminal 2 to the external load 3. At this time, a high level signal having a voltage value lower than the base voltage V3 of the transistor Q3 by the base-emitter voltage VBE3 of the transistor Q3 appears at the output terminal 2.

次に、入力端子1に供給された入力パルス信号
がハイレベルの状態を考えると、この状態におい
て第1図示のパルス出力回路におけるトランジス
タQ1,Q4,Q5が導通状態となされ、また、
前記したトランジスタQ1の導通によつてトラン
ジスタQ2も導通の状態となる。前記のようにト
ランジスタQ2の導通によつて流れる電流は、抵
抗R2に流れる電流Ir2と、ダイオードD2に流
れる電流、すなわち抵抗R1に流れる電流Ir1か
らトランジスタQ1のベース電流を差引いた電流
との和の電流であるが、ダイオードD1とトラ
ンジスタQ2とはカレンシミラー回路を構成して
いるから、トランジスタQ1とダイオードD1に
は前記したトランジスタQ2に流れた電流と同
一の電流が流れる。
Next, considering a state in which the input pulse signal supplied to the input terminal 1 is at a high level, in this state, the transistors Q1, Q4, and Q5 in the pulse output circuit shown in FIG.
Due to the conduction of the transistor Q1 described above, the transistor Q2 also becomes conductive. As mentioned above, the current flowing due to conduction of the transistor Q2 is the sum of the current Ir2 flowing through the resistor R2 and the current flowing through the diode D2, that is, the current obtained by subtracting the base current of the transistor Q1 from the current Ir1 flowing through the resistor R1. Regarding the current, since the diode D1 and the transistor Q2 constitute a current mirror circuit, the same current flows through the transistor Q1 and the diode D1 as the current flowing through the transistor Q2 described above.

そして、トランジスタQ1のベース電圧V1
は、それに流れる電流に従つて決定され、また
前記したトランジスタQ1のベース電圧V1に基
づいて抵抗R1に流れる電流Ir1の電流値が決定
され、さらに、トランジスタQ1のベース電圧V
1からダイオードD2のアノード・カソード間電
圧VDだけ下がつた電圧となされているトランジ
スタQ3のベース電圧V3に基づいて抵抗R2に
流れる電流Ir2が決定されて、トランジスタQ2
に流れる電流が決定されるものであるから、前
記した一連の動作が繰返されることによつて、前
記した各部の電圧、電流の値はある値に収れんす
る。
Then, the base voltage V1 of the transistor Q1
is determined according to the current flowing therein, and the current value of the current Ir1 flowing through the resistor R1 is determined based on the base voltage V1 of the transistor Q1, and furthermore, the base voltage V of the transistor Q1 is determined based on the base voltage V1 of the transistor Q1.
The current Ir2 flowing through the resistor R2 is determined based on the base voltage V3 of the transistor Q3, which is lowered by the anode-cathode voltage VD of the diode D2 from the voltage VD between the anode and cathode of the diode D2.
Since the current flowing through the parts is determined, by repeating the series of operations described above, the voltage and current values of each part described above converge to a certain value.

トランジスタQ3は、それらのベース電圧V3
が前記のようにダイオードD2が導通状態なつて
トランジスタQ1のベース電圧よりもダイオード
D2のアノード・カソード間の両端の電圧D分
だけ低い電圧となるために不導通の状態になり、
また、前記したように複合接続されているトラン
ジスタQ4,Q5におけるトランジスタQ5は導
通、飽和しているために、出力端子2の電圧はト
ランジスタQ5のサチユレーシヨン電圧そのもの
がパルス信号のローレベルの状態の電圧となる
が、既述したように前記したトランジスタQ4,
Q5としては、他の各トランジスタQ1〜Q3に
おけるエミツタ面積よりも大きなエミツタ面積を
有するものが使用されているために、それらのエ
ミツタ電流密度を小さくでき、したがつて、サチ
ユレーシヨン電圧を小さな電圧に設定できる。
Transistors Q3 have their base voltage V3
However, as mentioned above, when the diode D2 becomes conductive, the voltage becomes lower than the base voltage of the transistor Q1 by the voltage D between the anode and cathode of the diode D2, so it becomes non-conductive.
In addition, as described above, since the transistor Q5 in the compositely connected transistors Q4 and Q5 is conductive and saturated, the voltage at the output terminal 2 is the voltage at which the saturation voltage of the transistor Q5 itself is the low level state of the pulse signal. However, as mentioned above, the transistors Q4,
Since Q5 has a larger emitter area than each of the other transistors Q1 to Q3, the emitter current density can be reduced, and the saturation voltage can therefore be set to a small value. can.

また、トランジスタQ1とトランジスタQ4と
は、それらのベースが共通接続されており、ま
た、トランジスタQ4,Q5は、トランジスタQ
1のエミツタ面積よりも大きなエミツタ面積を有
するものであるために、トランジスタQ4,Q5
のエミツタ電流密度がトランジスタQ1のエミツ
タ電流密度と同じであるという条件において、ト
ランジスタQ4,Q5に大きな電流を流すことが
でき、出力端子2からは大きな電流値の出力パル
スを得ることが容易である。
Further, the bases of the transistors Q1 and Q4 are commonly connected, and the transistors Q4 and Q5 are connected to each other in common.
Transistors Q4 and Q5 have a larger emitter area than that of transistors Q4 and Q5.
Under the condition that the emitter current density of transistor Q1 is the same as that of transistor Q1, a large current can be passed through transistors Q4 and Q5, and it is easy to obtain an output pulse with a large current value from output terminal 2. .

さらに、前記のようにトランジスタQ1とトラ
ンジスタQ4とは、それらのベースが共通接続さ
れており、また、エミツタ接地接続のトランジス
タQ2はそれらのベースが前記した一方のトラン
ジスタQ1のエミツタに接続されており、エミツ
タ接地接続のトランジスタQ5はそれのベースが
前記した他方のトランジスタQ4のエミツタ接続
されているために、トランジスタQ2とトランジ
スタQ5の電流の変化は同時的に行なわれるか
ら、出力パルス信号における立上り及び立下りの
部分には段差が生じることはない。
Further, as described above, the bases of the transistors Q1 and Q4 are commonly connected, and the base of the transistor Q2, whose emitter is connected to the ground, is connected to the emitter of the transistor Q1. , since the base of transistor Q5 whose emitter is grounded is connected to the emitter of the other transistor Q4, the currents of transistor Q2 and transistor Q5 change simultaneously. There is no difference in level in the falling part.

このようにして、第1図示のパルス出力回路で
は、入力端子1に供給された入力パルス信号が反
転増幅された状態で、しかも、大電流の出力パル
ス信号を出力端子2に送出することができるので
ある。
In this way, in the pulse output circuit shown in the first diagram, the input pulse signal supplied to the input terminal 1 is inverted and amplified, and an output pulse signal of a large current can be sent to the output terminal 2. It is.

さて、前記したような構成を備えているパルス
出力回路は、トランジスタQ6を含んで構成され
ていてトランジスタQ5のベース電流を分流させ
ることによつて温度補償動作が行なわれるような
温度補償回路をトランジスタQ5のベース回路に
設けているので、出力パルス信号の大きさは温度
変化に対しても殆ど変化しないものとなつてい
る。
Now, the pulse output circuit having the above-described configuration includes a transistor Q6, and a temperature compensation circuit that performs a temperature compensation operation by shunting the base current of the transistor Q5. Since it is provided in the base circuit of Q5, the magnitude of the output pulse signal hardly changes even with temperature changes.

次にこの点について説明する。前記したように
トランジスタQ3のエミツタにコレクタが接続さ
れているトランジスタQ5のエミツタは接地され
ており、また、それらのベースはトランジスタQ
4のエミツタと抵抗R3の1端と、抵抗R5の1
端とに接続されており、前記の抵抗R3の他端は
トランジスタQ6のベースと抵抗R4と1端とに
接続されており、さらに前記した抵抗R4の他端
は接地されている。そして前記したトランジスタ
Q6のコレクタは、前記した抵抗R5の他端に接
続されており、また、トランジスタQ6のエミツ
タは接地されている。
Next, this point will be explained. As mentioned above, the emitter of transistor Q5 whose collector is connected to the emitter of transistor Q3 is grounded, and the base thereof is connected to the emitter of transistor Q3.
4 emitter, one end of resistor R3, and one end of resistor R5.
The other end of the resistor R3 is connected to the base of the transistor Q6 and one end of the resistor R4, and the other end of the resistor R4 is grounded. The collector of the transistor Q6 is connected to the other end of the resistor R5, and the emitter of the transistor Q6 is grounded.

周知のように、トランジスタのベース・エミツ
タ間電圧の温度特性が電流に依存するということ
から、大きな電流が流れる前記したトランジスタ
Q5のベース・エミツタ間電圧の変化率は、トラ
ンジスタQ6のベース・エミツタ間電圧の変化率
よりも小さく、また、前記した両トランジスタQ
5,Q6における温度上昇時のベース電圧の低下
率はトランジスタQ6の方が大きい。したがつ
て、抵抗R3の両端の電圧ΔV=V5−V6は正の
温度特性を示す。
As is well known, the temperature characteristic of the base-emitter voltage of a transistor depends on the current. Therefore, the rate of change of the base-emitter voltage of the transistor Q5, through which a large current flows, is the same as that of the base-emitter voltage of the transistor Q6. It is smaller than the rate of change of voltage, and both transistors Q
5. The rate of decrease in base voltage when the temperature rises in transistor Q6 is greater in transistor Q6. Therefore, the voltage ΔV=V5-V6 across the resistor R3 exhibits a positive temperature characteristic.

ところで、抵抗R3は正の温度特性を有してい
るから、抵抗R3に流れる電流は略々温度特性を
有しないものになつている。一方、前記した抵抗
R3に直列に接続されている抵抗R4も正の温度
特性を有するもので、抵抗R4に分流する電流は
負の温度特性を示すものとなる。
By the way, since the resistor R3 has a positive temperature characteristic, the current flowing through the resistor R3 has almost no temperature characteristic. On the other hand, the resistor R4 connected in series with the resistor R3 described above also has a positive temperature characteristic, and the current shunted to the resistor R4 exhibits a negative temperature characteristic.

それで、トランジスタQ6のベース電流は抵抗
R4への分流比を適当に設定することにより所定
の正の温度特性を示すようにすることが可能であ
るから、トランジスタQ5のコレクタ電流も所定
の正の温度特性に設定することができ、したがつ
て、トランジスタQ5のベース電流の分流してト
ランジスタQ5のhFEの正の温度特性を補償して
トランジスタQ5のコレクタ電流を温度変化に関
係なく略々一定にすることができるのである。
Therefore, since the base current of transistor Q6 can be made to exhibit a predetermined positive temperature characteristic by appropriately setting the shunt ratio to resistor R4, the collector current of transistor Q5 can also be made to exhibit a predetermined positive temperature characteristic. Therefore, the base current of transistor Q5 is shunted to compensate for the positive temperature characteristic of hFE of transistor Q5, and the collector current of transistor Q5 is made approximately constant regardless of temperature changes. It is possible.

なお、抵抗R5はトランジスタQ6が飽和した
ときにトランジスタQ4を破壊から防止するため
のものであり、温度補償回路の本来の動作には必
要がないものである。
Note that the resistor R5 is provided to prevent the transistor Q4 from being destroyed when the transistor Q6 becomes saturated, and is not necessary for the original operation of the temperature compensation circuit.

(効果) 以上、詳細に説明したところから明らかなよう
に、本発明のパルス出力回路は入力パルス信号が
第1の抵抗を介してベースに供給されるようにな
されており、また、エミツタが順方向に接続され
た第1のダイオードを介して接地されているとと
もに、コレクタが基準電圧源に接続されている第
1のトランジスタと、前記した第1のトランジス
タのエミツタにベースが接続されているとともに
コレクタが第2の抵抗を介して基準電圧源に接続
されているエミツタ接地接続の第2のトランジス
タと、前記した第1のトランジスタのベースにア
ノードが接続されているとともに、前記した第2
のトラジスタのコレクタにカソードが接続されて
いる第2のダイオードと、前記した第2のトラン
ジスタのコレクタにベースが接続されているとと
もにコレクタが基準電圧源に接続されている第3
のトランジスタと、前記した第1乃至第3の各ト
ランジスタのエミツタ面積よりも大きなエミツタ
面積を有しており、また、前記した第1のトラン
ジスタのベースにベースが接続されているととも
にコレクタが基準電圧源に接続されており、か
つ、エミツタが第3の抵抗と第4の抵抗との直列
接続回路を介して設置されている第4のトランジ
スタと、前記した第1乃至第3の各トランジスタ
のエミツタ面積よりも大きなエミツタ面積を有し
ており、また、前記した第4のトランジスタのエ
ミツタにベースが接続されているとともに前記し
た第3のトランジスタのエミツタにコレクタが接
続されているエミツタ接地接続の第5のトランジ
スタと、前記した第3の抵抗と第4の抵抗との接
続点にベースが接続されているとともにコレクタ
が第5の抵抗を介して前記した第5のトランジス
タのベースに接続されているエミツタ接地接続の
第6のトランジスタと、前記した第5のトランジ
スタのコレクタに接続された出力パルスの出力端
子とを備えてなるものであるから、この本発明の
パルス出力回路では第4、第5のトランジスタQ
4,Q5として、他の各トランジスタQ1〜Q3
におけるエミツタ面積よりも大きなエミツタ面積
を有するものを使用しているために、それのエミ
ツタ電流密度が小さくでき、したがつて、サチユ
レーシヨン電圧を小さな電圧に設定できるから、
温度の変化があがつても出力パルス信号のローレ
ベルの変化を小さくすることができることは勿論
のこと、トランジスタQ1とトランジスタQ4と
は、それらのベースが共通接続されており、ま
た、トランジスQ4,Q5がトランジスタQ1の
エミツタ面積よりも大きなエミツタ面積を有する
ものであるために、トランジスタQ4,Q5のエ
ミツタ電流密度がトランジスタQ1のエミツタ電
流密度と同じであるという条件において、トラン
ジスタQ4,Q5に大きな電流を流すことがで
き、出力端子2からは大きな電流値の出力パルス
を得ることが容易であり、さらにまた、前記のよ
うにトランジスタQ1とトランジスタQ4とは、
それらのベースが共通接続されており、また、エ
ミツタ接地接続のトランジスQ2はそれのベース
が前記した一方のトランジスタQ1のエミツタに
接続されており、エミツタ接地接続のトランジス
タQ5はそれのベースが前記した他方のトランジ
スタQ4のエミツタに接続されているために、ト
ランジスタQ2とトランジスタQ5の電流の変化
は同時的に行なわれ、したがつて、出力パルス信
号の立上り及び立下りの部分に段差を生じていな
い状態のものが得られるのであり、また、本発明
のパルス出力回路においてはトランジスタQ6を
含んで構成されていてトランジスタQ5のベース
電流を分流させることによつて温度補償が行なわ
れるような温度補償回路をトランジスタQ5のベ
ース路に設けることにより、出力パルス信号の大
きさが温度変化に対しても殆ど変化しないので、
大電流の出力パルス信号を安定に出力することが
できるのであつて、本発明によれば既述した既提
案のものにおける欠点がすべて良好に解決するこ
とができるのである。
(Effects) As is clear from the detailed explanation above, in the pulse output circuit of the present invention, the input pulse signal is supplied to the base via the first resistor, and the emitter is sequentially supplied to the base. a first transistor which is grounded via a first diode connected in the direction and whose collector is connected to a reference voltage source; a base which is connected to the emitter of the first transistor; a second transistor whose collector is connected to a reference voltage source via a second resistor and whose anode is connected to the base of the first transistor;
a second diode whose cathode is connected to the collector of the transistor; and a third diode whose base is connected to the collector of the second transistor and whose collector is connected to a reference voltage source.
The transistor has an emitter area larger than that of each of the first to third transistors described above, and its base is connected to the base of the first transistor described above, and its collector is connected to the reference voltage. a fourth transistor connected to the source and whose emitter is installed through a series connection circuit of a third resistor and a fourth resistor; and an emitter of each of the first to third transistors described above. The transistor has an emitter area larger than the area of the transistor, and has a base connected to the emitter of the fourth transistor and a collector connected to the emitter of the third transistor. The base of the transistor No. 5 is connected to the connection point between the third resistor and the fourth resistor, and the collector is connected to the base of the fifth transistor through the fifth resistor. The pulse output circuit of the present invention includes a sixth transistor whose emitters are connected to ground, and an output terminal for output pulses connected to the collector of the fifth transistor. transistor Q
4, each of the other transistors Q1 to Q3 as Q5
Since a device with a larger emitter area than that of
Not only can the change in the low level of the output pulse signal be reduced even when the temperature changes, but also the bases of the transistors Q1 and Q4 are commonly connected, and the transistors Q4, Since Q5 has a larger emitter area than that of transistor Q1, a large current flows through transistors Q4 and Q5 on the condition that the emitter current density of transistors Q4 and Q5 is the same as that of transistor Q1. , and it is easy to obtain an output pulse with a large current value from the output terminal 2. Furthermore, as mentioned above, the transistors Q1 and Q4 are
Their bases are commonly connected, and the base of transistor Q2 whose emitter is connected to ground is connected to the emitter of transistor Q1, and the base of transistor Q5 whose emitter is grounded is connected to the emitter of transistor Q1. Since it is connected to the emitter of the other transistor Q4, the currents of transistor Q2 and transistor Q5 change simultaneously, and therefore there is no step difference in the rising and falling parts of the output pulse signal. Furthermore, in the pulse output circuit of the present invention, a temperature compensation circuit that includes a transistor Q6 and performs temperature compensation by shunting the base current of the transistor Q5 is used. By providing this in the base path of transistor Q5, the magnitude of the output pulse signal hardly changes even with temperature changes.
Since it is possible to stably output a large current output pulse signal, the present invention can satisfactorily solve all the drawbacks of the previously proposed methods mentioned above.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明のパルス出力回路の一実施例の
回路図、第2図は既提案のパルス出力回路の回路
図である。 1……入力端子、2……出力端子、3……外部
負荷、Q1〜Q6,Q11,Q12,Q13,Q
15……トランジスタ、D1,D2,D11,D
12……ダイオード、R1〜R5,R11〜R1
3……抵抗。
FIG. 1 is a circuit diagram of an embodiment of the pulse output circuit of the present invention, and FIG. 2 is a circuit diagram of a previously proposed pulse output circuit. 1...Input terminal, 2...Output terminal, 3...External load, Q1 to Q6, Q11, Q12, Q13, Q
15...Transistor, D1, D2, D11, D
12...Diode, R1-R5, R11-R1
3...Resistance.

Claims (1)

【特許請求の範囲】[Claims] 1 入力パルス信号が第1の抵抗を介してベース
に供給されるようになされており、また、エミツ
タが順方向に接続された第1のダイオードを介し
て接地されているとともに、コレクタが基準電圧
源に接続されている第1のトランジスタと、前記
した第1のトランジスタのエミツタにベースが接
続されているとともにコレクタが第2の抵抗を介
して基準電圧源に接続されているエミツタ接地接
続の第2のトランジスタと、前記した第1のトラ
ンジスタのベースにアノードが接続されていると
ともに、前記した第2のトラジスタのコレクタに
カソードが接続されている第2のダイオードと、
前記した第2のトランジスタのコレクタにベース
が接続されているとともにコレクタが基準電圧源
に接続されている第3のトランジスタと、前記し
た第1乃至第3の各トランジスタのエミツタ面積
よりも大きなエミツタ面積を有しており、また、
前記した第1のトランジスタのベースにベースが
接続されているとともにコレクタが基準電圧源に
接続されており、かつ、エミツタが第3の抵抗と
第4の抵抗との直列接続回路を介して接地されて
いる第4のトランジスタと、前記した第1乃至第
3の各トランジスタのエミツタ面積よりも大きな
エミツタ面積を有しており、また、前記した第4
のトランジスタのエミツタにベースが接続されて
いるとともに前記した第3のトランジスタのエミ
ツタにコレクタが接続されているエミツタ接地接
続の第5のトランジスタと、前記した第3の抵抗
と第4の抵抗との接続点にベースが接続されてい
るとともにコレクタが第5の抵抗を介して前記し
た第5のトランジスタのベースに接続されている
エミツタ接地接続の第6のトランジスタと、前記
した第5のトランジスタのコレクタに接続された
出力パルスの出力端子とを備えてなるパルス出力
回路。
1 The input pulse signal is supplied to the base via the first resistor, the emitter is grounded via the first diode connected in the forward direction, and the collector is connected to the reference voltage. a first transistor whose base is connected to the emitter of the first transistor and whose collector is connected to the reference voltage source via a second resistor; a second diode whose anode is connected to the base of the first transistor and whose cathode is connected to the collector of the second transistor;
a third transistor whose base is connected to the collector of the second transistor and whose collector is connected to a reference voltage source; and an emitter area larger than the emitter area of each of the first to third transistors. It has, and also,
The base is connected to the base of the first transistor, the collector is connected to a reference voltage source, and the emitter is grounded through a series connection circuit of a third resistor and a fourth resistor. The fourth transistor has a larger emitter area than the emitter area of each of the first to third transistors, and the fourth transistor has an emitter area larger than that of each of the first to third transistors.
a fifth transistor whose base is connected to the emitter of the above-mentioned transistor and whose collector is connected to the emitter of the above-mentioned third transistor, whose emitter is grounded; and the above-mentioned third resistor and fourth resistor. a sixth transistor whose base is connected to the connection point and whose collector is connected to the base of the fifth transistor through a fifth resistor, the emitter of which is connected to ground; and the collector of the fifth transistor which is connected to the base of the fifth transistor; and an output terminal for output pulses connected to the pulse output circuit.
JP6378386A 1986-03-20 1986-03-20 Pulse output circuit Granted JPS62220022A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6378386A JPS62220022A (en) 1986-03-20 1986-03-20 Pulse output circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6378386A JPS62220022A (en) 1986-03-20 1986-03-20 Pulse output circuit

Publications (2)

Publication Number Publication Date
JPS62220022A JPS62220022A (en) 1987-09-28
JPH0411129B2 true JPH0411129B2 (en) 1992-02-27

Family

ID=13239320

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6378386A Granted JPS62220022A (en) 1986-03-20 1986-03-20 Pulse output circuit

Country Status (1)

Country Link
JP (1) JPS62220022A (en)

Also Published As

Publication number Publication date
JPS62220022A (en) 1987-09-28

Similar Documents

Publication Publication Date Title
GB1101875A (en) Amplifier
US3064144A (en) Bipolar integrator with diode bridge discharging circuit for periodic zero reset
US3159751A (en) Clamp circuit with a shunt unilateral discharge path
US3612912A (en) Schmitt trigger circuit with self-regulated arm voltage
JPH0473806B2 (en)
US3816761A (en) Comparator circuitry
GB1469793A (en) Current proportioning circuit
EP0132863B1 (en) Protection circuit
JPS5836015A (en) Electronic variable impedance device
GB1297867A (en)
US3309538A (en) Sensitive sense amplifier circuits capable of discriminating marginal-level info-signals from noise yet unaffected by parameter and temperature variations
GB1261003A (en) An analog to digital converter circuit
JPH0411129B2 (en)
US3829716A (en) Wide range monstable multivibrator circuit having a constant current source
US4477780A (en) Operational amplifier with multiple switchable outputs
US3571625A (en) Pulse amplifier with positive feedback
US4260955A (en) Current amplifier with regenerative latch switch
US5260672A (en) Voltage follower circuit
US3069560A (en) Pulse amplifier with means maintaining current drain constant in different conductive states
US3211928A (en) Electronic switching device
JPS61263305A (en) Hysteresis comparator
US4099226A (en) Circuit arrangement for generating a continuously variable DC voltage
EP0750393A2 (en) A high voltage operational amplifier output stage
JPS6040730B2 (en) emitter follower circuit
JPH0436604B2 (en)