JPH04105556A - Circuit for controlling the secondary side of dc/dc converter - Google Patents
Circuit for controlling the secondary side of dc/dc converterInfo
- Publication number
- JPH04105556A JPH04105556A JP22238290A JP22238290A JPH04105556A JP H04105556 A JPH04105556 A JP H04105556A JP 22238290 A JP22238290 A JP 22238290A JP 22238290 A JP22238290 A JP 22238290A JP H04105556 A JPH04105556 A JP H04105556A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- fet
- field effect
- circuit
- effect transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005669 field effect Effects 0.000 claims abstract description 44
- 238000004804 winding Methods 0.000 claims abstract description 40
- 101100484930 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) VPS41 gene Proteins 0.000 abstract description 6
- 239000003990 capacitor Substances 0.000 description 9
- 238000010586 diagram Methods 0.000 description 9
- 230000000694 effects Effects 0.000 description 2
- 230000005284 excitation Effects 0.000 description 2
- 238000009499 grossing Methods 0.000 description 2
- 230000002265 prevention Effects 0.000 description 2
- 230000001360 synchronised effect Effects 0.000 description 2
- 101150073536 FET3 gene Proteins 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000000087 stabilizing effect Effects 0.000 description 1
Landscapes
- Dc-Dc Converters (AREA)
Abstract
Description
【発明の詳細な説明】
〔概要〕
D C/D Cコンバータの二次側制御回路に関し、出
力電圧特性が良く、かつ高周波化が可能なりC/DCコ
ンバータの二次側制御回路を提供することを目的とし、
トランスの一次巻線に直列に設けられたスイッチング用
電界効果トランジスタのオン時、二次巻線に発生した電
圧を整流ダイオードおよびチョークコイルを経て整流し
、オフ時、チョークコイルに蓄えられたエネルギーによ
って転流ダイオードを介して整流して負荷に直流電力を
供給するDC/DCコンバータにおいて、二次巻線の一
端と整流ダイオードとの間にソースとドレインを接続さ
れゲートに抵抗を経てバイアス電圧を与えられた電界効
果トランジスタと、ベース電流を与えられたときこの電
界効果トランジスタのゲート−ソース間を短絡するよう
に設けられたトランジスタと、負荷の出力電圧に応じて
トランジスタのベース電流を制御してスイッチング用電
界効果トランジスタの電流流通時間を変化させて出力電
圧を安定化する制御回路とを設けることによって構成す
る。[Detailed Description of the Invention] [Summary] To provide a secondary side control circuit for a DC/DC converter, which has good output voltage characteristics and is capable of increasing the frequency. When the switching field effect transistor connected in series with the primary winding of the transformer is turned on, the voltage generated in the secondary winding is rectified through a rectifier diode and a choke coil, and when it is turned off, it is stored in the choke coil. In a DC/DC converter, the source and drain are connected between one end of the secondary winding and the rectifier diode, and the gate is connected through a resistor. A field effect transistor to which a bias voltage is applied, a transistor provided to short-circuit the gate and source of this field effect transistor when a base current is applied, and a base current of the transistor that changes depending on the output voltage of the load. The present invention is constructed by providing a control circuit that controls and changes the current flow time of the switching field effect transistor to stabilize the output voltage.
本発明は、D C/D Cコンバータの二次側制御回路
に係り、特に制御素子としてFETを使用することによ
って出力電圧特性を改善し高周波化を可能にしたD C
/D Cコンバータの二次側制御回路に関するものであ
る。The present invention relates to a secondary side control circuit of a DC/DC converter, and in particular, a DC/DC converter that improves output voltage characteristics and enables higher frequencies by using FET as a control element.
/DC converter secondary side control circuit.
D C/D Cコンバータの二次側制御回路においては
、電流制御素子を用いて出力電流の流通時間を制御する
ことによって、出力電圧を安定化させるようにしている
。In the secondary side control circuit of the DC/DC converter, the output voltage is stabilized by controlling the flow time of the output current using a current control element.
このようなり C/D Cコンバータの二次側制御回路
においては、出力電圧特性を改善するとともに、動作周
波数を高周波化できることが要望される。Thus, in the secondary side control circuit of the C/DC converter, it is desired to improve the output voltage characteristics and increase the operating frequency.
第10図は従来のD C/D Cコンバータの二次側制
御回路を示したものであって、電流制御素子として可飽
和リアクトルを用いた回路を例示している。FIG. 10 shows a secondary side control circuit of a conventional DC/DC converter, and exemplifies a circuit using a saturable reactor as a current control element.
第10図においてT1はトランスを示し、N1゜N2は
それぞれ一次巻線および二次巻線である。In FIG. 10, T1 represents a transformer, and N1 and N2 are a primary winding and a secondary winding, respectively.
L、は例えばアモルファスコアを用いた可飽和リアクト
ル、L、はチョークコイル、FET、はスイッチング用
電界効果トランジスタ、D、、D!。For example, L is a saturable reactor using an amorphous core, L is a choke coil, FET is a switching field effect transistor, D,,D! .
D、はダイオード、CIはコンデンサ、RLは負荷抵抗
、Eは電源である。また1はFET、に対するドライブ
回路、2は制御回路である。D is a diode, CI is a capacitor, RL is a load resistance, and E is a power supply. Further, 1 is a drive circuit for the FET, and 2 is a control circuit.
第10図に示された回路は、フォワード型のDC/DC
コンバータ回路を形成し、FET、のオン時には、人力
電源電圧E、からトランスTIの一次巻線N1に電流が
流れる。これによって二次巻線N!に発止した電圧■1
によって、可飽和リアクトルLs、整流用ダイオードD
I、チョークコイルL、を経て負荷R4に電力が供給さ
れる。The circuit shown in Figure 10 is a forward type DC/DC
A converter circuit is formed, and when the FET is turned on, current flows from the human power supply voltage E to the primary winding N1 of the transformer TI. This causes the secondary winding N! Voltage generated at ■1
Accordingly, saturable reactor Ls, rectifier diode D
Power is supplied to load R4 via I and choke coil L.
FET、のオフ時には、チョークコイルL、に蓄えられ
たエネルギーによって、転流ダイオードD2を経て、負
荷RLに電力が供給される。コンデンサCIは負荷R4
の供給電圧を平滑化して出力電圧Eoを発生し、これに
よって出力電流1゜を生じる。 ドライブ回路1はこの
際、一定周期でFET、のオン、オフを制御する。When the FET is off, power is supplied to the load RL via the commutation diode D2 by the energy stored in the choke coil L. Capacitor CI is load R4
to produce an output voltage Eo, which produces an output current of 1°. At this time, the drive circuit 1 controls ON/OFF of the FET at a constant cycle.
可飽和リアクトルし、は、二次電流の流れ始め時、その
インピーダンスが大きく、従って出力電流が阻止される
が、ある時間後に飽和して出力電流を発生する。制御回
路2は、ダイオードD3を経て可飽和リアクトルし、に
直流励磁を与えることによって、可飽和リアクトルLs
における電圧・時間積を変化させて電流流通時間を制御
し、これによって、負荷RLにおける出力電圧Eoを安
定化する。A saturable reactor has a large impedance when the secondary current starts to flow, thus blocking the output current, but saturates after a certain time and generates the output current. The control circuit 2 converts the saturable reactor Ls through the diode D3 and applies DC excitation to the saturable reactor Ls.
The current flow time is controlled by changing the voltage/time product at, thereby stabilizing the output voltage Eo at the load RL.
第11図は、第10図の回路の動作波形を示したもので
あって、二次巻線N2の発生電圧VIのうち、可飽和リ
アクトルL3における電圧降下■2を差し引いた入力電
圧■、によって、整流回路が動作して出力電圧を発生す
る。可飽和リアクトルし、の電圧■2は、制御回路2の
制御に基づいて、第11図において点線で示すように、
その後縁が変化する。一方、整流回路の入力電圧■3は
、これに基づいてその前縁が変化する。FIG. 11 shows the operating waveforms of the circuit shown in FIG. 10, in which the input voltage (■) obtained by subtracting the voltage drop (■2) in the saturable reactor L3 from the voltage VI generated in the secondary winding N2 is shown in FIG. , the rectifier circuit operates to generate an output voltage. Based on the control of the control circuit 2, the voltage of the saturable reactor 2 is as shown by the dotted line in FIG.
The trailing edge changes. On the other hand, the leading edge of the input voltage (3) of the rectifier circuit changes based on this.
[発明が解決しようとする課題]
従来のD C/D Cコンバータの二次側制御回路にお
いては、可飽和リアクトルによって電流流通時間の制御
を行うが、可飽和リアクトルにおける電圧・時間積は無
制御時(最大励磁時)でも零にはならない。第11図に
おいて、■2 ′は可飽和リアクトルの無制御時の電圧
を示し、■、°はこのときの整流回路入力電圧を示して
いる。[Problem to be solved by the invention] In the secondary side control circuit of a conventional DC/DC converter, the current flow time is controlled by a saturable reactor, but the voltage/time product in the saturable reactor is not controlled. It does not become zero even at maximum excitation. In FIG. 11, ■2' indicates the voltage of the saturable reactor when it is not controlled, and ■ and ° indicate the rectifier circuit input voltage at this time.
第12図は、第10図の回路における出力電圧特性を示
したものであって、負荷における出力電流■。と出力電
圧E0との関係を示し、Aは制御時、Bは無制御時をそ
れぞれ示している。またCは、可飽和リアクトルし、を
有しないときの、出力電圧E。を示したものである。FIG. 12 shows the output voltage characteristics of the circuit of FIG. 10, where the output current at the load is . The relationship between the output voltage E0 and the output voltage E0 is shown, where A indicates the controlled state and B indicates the non-controlled state. Further, C is the output voltage E when there is no saturable reactor. This is what is shown.
このように、従来のD C/D Cコンバータの二次側
制御回路においては、可飽和リアクトルの無制御時にお
いても、常に電圧降下を生じており、そのため、電力損
失を発生して効率が低下することを避けられないという
問題があった。In this way, in the secondary side control circuit of a conventional DC/DC converter, a voltage drop always occurs even when the saturable reactor is not controlled, which causes power loss and reduces efficiency. The problem was that it was unavoidable.
さらに、従来のD C/D Cコンバータの二次側制御
回路においては、可飽和リアクトルに起因して、高周波
化が困難であるという問題があった。Furthermore, in the secondary side control circuit of the conventional DC/DC converter, there was a problem in that it was difficult to increase the frequency due to the saturable reactor.
本発明はこのような従来技術の課題を解決しようとする
ものであって、電流制御素子として可飽和リアクトルに
代えてFETを用いることによって、出力電圧特性が良
く、かつ高周波化が可能なり C/D Cコンバータの
二次側制御回路を提供することを目的としている。The present invention is an attempt to solve the problems of the prior art, and by using an FET instead of a saturable reactor as a current control element, the output voltage characteristics are good and high frequency can be achieved. The purpose is to provide a secondary side control circuit for a DC converter.
本発明は第1図にその原理的構成を示すようなものであ
る。The basic structure of the present invention is shown in FIG.
本発明の対象とするD C/D Cコンバータは、トラ
ンスT、の一次巻線N、に直列に設けられたスイッチン
グ用電界効果トランジスタFET、のオン時、トランス
T、の二次巻線N2に発生した電圧を整流ダイオードD
1およびチョークコイルL、を経て整流して、電界効果
トランジスタFET1のオフ時、チョークコイルL、に
蓄えられたエネルギーによって転流ダイオードD2を介
して整流して負荷RLに直流電力を供給するものである
。The DC/DC converter that is the object of the present invention has a switching field effect transistor FET provided in series with the primary winding N of the transformer T, when the switching field effect transistor FET is turned on, the secondary winding N2 of the transformer T The generated voltage is rectified by diode D.
1 and a choke coil L, and when the field effect transistor FET1 is off, the energy stored in the choke coil L is used to rectify the DC power via a commutating diode D2 to supply DC power to the load RL. be.
本発明は、このようなり C/D Cコンバータに対し
て、トランスT、の二次巻線N2の一端と整流ダイオー
ドDIとの間にソースとドレインを接続され、そのゲー
トに抵抗R8を経てバイアス電圧を与えられた電界効果
トランジスタFET2と、ベース電流を与えられたとき
電界効果トランジスタFETzのゲート−ソース間を短
絡するように設けられたトランジスタTrと、負荷RL
の出力電圧E0に応じてトランジスタTrのベース電流
を制御することによってスイッチング用電界効果トラン
ジスタFET、の電流流通時間を制御して出力電圧E0
を安定化する制御回路2とを設けたものである。The present invention is directed to such a C/DC converter, whose source and drain are connected between one end of the secondary winding N2 of the transformer T and the rectifier diode DI, and whose gate is biased through a resistor R8. A field effect transistor FET2 to which a voltage is applied, a transistor Tr provided to short-circuit between the gate and source of the field effect transistor FETz when a base current is applied, and a load RL.
By controlling the base current of the transistor Tr in accordance with the output voltage E0 of the switching field effect transistor FET, the current flow time of the switching field effect transistor FET is controlled to increase the output voltage E0.
A control circuit 2 is provided to stabilize the current.
また本発明は、このようなり C/D Cコンバータに
おいて、制御回路2が、スイッチング用電界効果トラン
ジスタF E T +の出方電流の後縁を制御するもの
である。Further, in the present invention, in the C/DC converter as described above, the control circuit 2 controls the trailing edge of the output current of the switching field effect transistor FET+.
さらに本発明は、これらのD C/D Cコンバータに
おいて、トランスT1に三次巻線N、を設け、三次巻線
N3の出力電圧によって入力電源電圧E4に比例した電
圧E、を発生して、スイッチング用電界効果トランジス
タFET、のオンオフを制御するドライブ回路1に与え
ることによって、ドライブ回路1がスイッチング用電界
効果トランジスタFET、のオン時間を入力電源電圧E
、に反比例して制御するようにしたものである。Furthermore, in these DC/DC converters, the present invention provides a tertiary winding N in the transformer T1, generates a voltage E proportional to the input power supply voltage E4 by the output voltage of the tertiary winding N3, and performs switching. By supplying it to the drive circuit 1 that controls the on/off of the switching field effect transistor FET, the drive circuit 1 changes the input power supply voltage E to the ON time of the switching field effect transistor FET
, which is controlled in inverse proportion to .
トランスの一次巻線に直列に設られたスイッチング用電
界効果トランジスタのオン時、トランスの二次巻線に発
生した電圧を整流ダイオードおよびチョークコイルを経
て整流し、電界効果トランジスタのオフ時、チョークコ
イルに蓄えられたエネルギーによって転流ダイオードを
介して整流して負荷に直流電力を供給するように構成さ
れたフォヮード型のD C/DCコンバータに対して、
トランスの二次巻線の一端と整流ダイオードとの間にソ
ースとドレインを接続され、そのゲートに抵抗を経てバ
イアス電圧を与えられた電界効果トランジスタを設け、
ベース電流を与えられたときこの電界効果トランジスタ
のゲート−ソース間を短絡するように設けられたトラン
ジスタによって、負荷の出力電圧に応じてトランジスタ
のベース電流を制御することによってスイッチング用電
界効果トランジスタの電流流通時間を制御して出力電圧
を安定化するようにしたので、電流制御素子であるFE
Tの無制御時における電圧降下をほぼ零にすることがで
き、従って出力電圧特性を改善することができる。さら
にD C/DCコンバータ回路の動作周波数を高くする
ことができ、装置の小型化が可能となる。When the switching field effect transistor connected in series with the primary winding of the transformer is turned on, the voltage generated in the secondary winding of the transformer is rectified through the rectifier diode and the choke coil, and when the field effect transistor is turned off, the voltage generated in the secondary winding of the transformer is rectified by the choke coil. For a Ford type DC/DC converter configured to supply DC power to a load by rectifying the energy stored in the DC via a commutating diode,
A field effect transistor is provided, the source and drain of which are connected between one end of the secondary winding of the transformer and the rectifier diode, and whose gate is supplied with a bias voltage through a resistor.
By controlling the base current of the transistor according to the output voltage of the load, the current of the switching field effect transistor is Since the output voltage is stabilized by controlling the flow time, the current control element FE
The voltage drop when T is not controlled can be reduced to almost zero, and the output voltage characteristics can therefore be improved. Furthermore, the operating frequency of the DC/DC converter circuit can be increased, and the device can be made smaller.
この場合、制御回路がスイッチング用電界交換トランジ
スタの出力電流の後縁を制御するようにしてもよく、こ
れによって制御が容易になる。In this case, the control circuit may control the trailing edge of the output current of the switching field exchange transistor, which facilitates control.
また、トランスの三次巻線の出力電圧によって入力電源
電圧に比例した電圧を発生して、ドライブ回路に与える
ことによって、ドライブ回路がスイッチング用電界効果
トランジスタのオン時間を入力電源電圧に反比例して制
御するようにすることによって、二次側の電圧−時間積
を一定にして、過剰な電力がトランスの二次側出力回路
に送り込まれないようにすることができ、従ってスイッ
チング用電界効果トランジスタの損失を軽減することが
できる。In addition, by generating a voltage proportional to the input power supply voltage using the output voltage of the tertiary winding of the transformer and applying it to the drive circuit, the drive circuit controls the on-time of the switching field effect transistor in inverse proportion to the input power supply voltage. By doing so, it is possible to keep the voltage-time product on the secondary side constant and prevent excessive power from being fed into the secondary side output circuit of the transformer, thus reducing losses in the switching field effect transistor. can be reduced.
第2図は本発明の第1の実施例を示したものであって、
第10図におけると同じものを同じ記号で示している。FIG. 2 shows a first embodiment of the present invention,
The same parts as in FIG. 10 are indicated by the same symbols.
FET、は二次側制御用のPチャンネル型電界効果トラ
ンジスタ、TrはFET。FET is a P-channel field effect transistor for secondary side control, and Tr is a FET.
のオンオフを制御するためのトランジスタ、R+。Transistor R+ for controlling on/off.
R7は抵抗、C2はコンデンサ、D4.Dsは逆流防止
用ダイオードである。R7 is a resistor, C2 is a capacitor, D4. Ds is a backflow prevention diode.
第2図の回路において、制御回路2はトランスTIの二
次電圧を同期信号として与えられることによって、FE
T、のオンオフに同期した制御信号を発生して、トラン
ジスタTr+のオンオフを制御する。In the circuit shown in FIG. 2, the control circuit 2 receives the secondary voltage of the transformer TI as a synchronizing signal, so that the FE
A control signal synchronized with the on/off of the transistor Tr+ is generated to control the on/off of the transistor Tr+.
トランジスタTr、がオフの状態においては、FET、
は抵抗R3を介してゲート電圧を与えられることによっ
てオンの状態にあり、従ってトランスT1の二次巻線の
電圧V、は、はぼそのままFET、を経て整流回路に与
えられる。When the transistor Tr is off, the FET,
is in an on state by being applied with a gate voltage via the resistor R3, and therefore the voltage V of the secondary winding of the transformer T1 is applied as is to the rectifier circuit via the FET.
トランジスタTr、がオンになると、FET。When the transistor Tr is turned on, the FET.
はソース−ゲート間のバイアス電圧を失ってオフとなり
、整流回路の入力電圧が遮断される。loses the source-gate bias voltage and turns off, cutting off the input voltage to the rectifier circuit.
FET、のオン時には、二次巻線N2に発生した電圧V
lによって、整流用ダイオードD+、チョークコイルL
1を経て負荷Rtに対して電力が供給され、F E T
lのオフ時には、チョークコイルL1に蓄えられたエ
ネルギーによって、転流ダイオードD2を経て、負荷R
tに電力が供給される。When the FET is turned on, the voltage V generated in the secondary winding N2
l, rectifier diode D+, choke coil L
1, power is supplied to the load Rt, and F E T
When L is off, the energy stored in the choke coil L1 passes through the commutating diode D2 to the load R.
Power is supplied to t.
コンデンサCIは負荷RLの供給電圧を平滑化して出力
電圧E0.出力電流■。を生じる。Capacitor CI smoothes the supply voltage of load RL to output voltage E0. Output current■. occurs.
なお、この隙、抵抗R1に並列に設けられたコンデンサ
C8と抵抗R2の直列回路は、FET。Note that the series circuit of capacitor C8 and resistor R2, which is connected in parallel to resistor R1, is an FET.
のスイッチング動作に対するスピードアップ回路を形成
するものであって、FET2におけるバイアス電圧の変
化の遅れを除去して、動作を高速化する作用を行う。This circuit forms a speed-up circuit for the switching operation of the FET 2, and functions to speed up the operation by eliminating the delay in the change in bias voltage in the FET 2.
第3図は、第2図の回路の動作波形を示したものであっ
て、二次巻線N2の発生電圧■、のうち、FET2の電
圧降下■2を差し引いた入力電圧■3によって、整流回
路が動作して出力電圧を発生する。FET、の電圧v2
は、制御回路2の制御に基づいて、第3図において点線
で示すように、その前縁が変化する。一方、整流回路の
入力電圧V3は、これに基づいてその後縁が変化する。FIG. 3 shows the operating waveforms of the circuit in FIG. The circuit operates and generates an output voltage. FET, voltage v2
Under the control of the control circuit 2, the leading edge changes as shown by the dotted line in FIG. On the other hand, the trailing edge of the input voltage V3 of the rectifier circuit changes based on this.
従って制御回路2においてトランジスタTr。Therefore, in the control circuit 2, the transistor Tr.
のオン時間を制御することによって、FET、における
電流流通時間を制御して、負荷RLにおける出力電圧E
0を安定化することができる。By controlling the on-time of FET, the output voltage E at load RL is controlled by controlling the current flow time in FET.
0 can be stabilized.
この場合、トランジスタTr、の無制御時(オフ時)に
おいては、FET、の電圧降下V tlは殆ど零であっ
て、整流回路の入力電圧v、°は■1にほぼ等しくなる
。In this case, when the transistor Tr is not controlled (off), the voltage drop V tl of the FET is almost zero, and the input voltage v,° of the rectifier circuit is approximately equal to 1.
なお、FET、における電流流通時間の制御は、その出
力電流の後縁に限らず、前縁においても行うことが可能
であるが、動作の安定の点からは、後縁の制御が優れて
いる。Note that the current flow time in the FET can be controlled not only at the trailing edge of the output current but also at the leading edge, but from the standpoint of operational stability, control at the trailing edge is superior. .
第4図は、第2図の回路における出力電圧特性を示した
ものであって、負荷RLにおける出力電流I0と出力電
圧E。との関係を示し、Aは制御時、Bは無制御時をそ
れぞれ示している。またCは、FET、を有しないとき
の、出力電圧E0を示したものである。第4図に示され
るように、本発明による無制御時の負荷における発生電
圧E0は、FET、を有しないときの、出力電圧とほぼ
等しく、従って、電力損失がほぼ零となって、第10図
に示された従来の場合より、効率を向上することができ
る。FIG. 4 shows the output voltage characteristics of the circuit of FIG. 2, and shows the output current I0 and output voltage E at the load RL. , A indicates the time of control, and B indicates the time of no control. Further, C indicates the output voltage E0 when no FET is included. As shown in FIG. 4, the voltage E0 generated in the uncontrolled load according to the present invention is approximately equal to the output voltage when no FET is provided, and therefore, the power loss is approximately zero, and the 10th Efficiency can be improved over the conventional case shown in the figure.
第5図は、本発明の第2の実施例を示したものであって
多出力の場合を示し、トランスT、に対して、第2図に
示されたものと同様な出力回路と、対応する各構成要素
に「°」を付して示した同様な構成を有する第2の出力
回路とを並列に2組設けた場合を例示している。なお、
出力回路の数は何組でもよい。FIG. 5 shows a second embodiment of the present invention and shows the case of multiple outputs, in which an output circuit similar to that shown in FIG. This example shows a case where two sets of second output circuits having a similar configuration are provided in parallel, and each component is shown with a "°". In addition,
The number of output circuits may be any number.
第5図の回路では、トランスT、において三次巻線N3
を有し、三次巻線N3の発生電圧をダイオードDb、コ
ンデンサC3からなる回路によって整流して発生した、
人力電源電圧E、に比例する電圧E3をドライブ回路1
に与えることによって、スイッチング用電界効果トラン
ジスタFET、のオン時間を、人力電源電圧E、に反比
例して制御する。In the circuit of FIG. 5, the tertiary winding N3 in the transformer T
The voltage generated by the tertiary winding N3 is rectified by a circuit consisting of a diode Db and a capacitor C3.
Circuit 1 that drives voltage E3 proportional to human power supply voltage E
, the on-time of the switching field effect transistor FET is controlled in inverse proportion to the human power supply voltage E.
この場合は、入力電源電圧E、に反比例した駆動信号を
、スイッチング用電界効果トランジスタFET、に与え
ることによって、二次側の電圧時間積を一定にして、過
剰な電力がトランスT。In this case, by applying a drive signal inversely proportional to the input power supply voltage E to the switching field effect transistor FET, the voltage-time product on the secondary side is kept constant and excess power is removed from the transformer T.
の各二次側出力回路に送り込まれないようにしているの
で、スイッチング用電界効果トランジスタFET、の損
失が軽減される。The loss of the switching field effect transistor FET is reduced because it is prevented from being sent to each secondary output circuit.
第6図は、本発明の第3の実施例を示したものであって
、2出力の場合を示し、トランスT1に対して、二次巻
線Ntから負荷RLIに電力を供給する第2図に示され
たものと同様な出力回路と、四次巻線N4から負荷RL
Iに電力を供給する、整流ダイオードD1.転流ダイオ
ードD8と、チョークコイルLz、平滑コンデンサC4
からなる出力回路とを設けた場合が示されている。FIG. 6 shows a third embodiment of the present invention, and shows the case of two outputs, and FIG. An output circuit similar to that shown in Figure 1 and a load RL from the quaternary winding N4.
A rectifier diode D1.I supplies power to I. Commutation diode D8, choke coil Lz, smoothing capacitor C4
A case is shown in which an output circuit consisting of the following is provided.
第6図の回路は、第2の制御回路3によって、第2の出
力回路の出力電圧Eo2に応じてスイッチング用電界効
果トランジスタFET、に対して制御を行って、そのオ
ン時間を変化させることによって、電源電圧Eの変化に
対して出力電圧E。2を安定化するとともに、制御回路
2によって出力電圧EOIを安定化するものであり、2
出力の場合、回路構成が簡略化される。In the circuit of FIG. 6, the second control circuit 3 controls the switching field effect transistor FET according to the output voltage Eo2 of the second output circuit, and changes the on-time of the switching field effect transistor FET. , the output voltage E for a change in the power supply voltage E. 2, and also stabilizes the output voltage EOI by the control circuit 2.
In the case of output, the circuit configuration is simplified.
第2図および第5図、第6図の実施例においては、二次
側制御にPチャンネル型のFETを用いた場合を示した
が、Nチャンネル型のFETを用いることもできる。第
7図ないし第9図はこの場合を示している。In the embodiments shown in FIGS. 2, 5, and 6, a P-channel FET is used for secondary side control, but an N-channel FET may also be used. FIGS. 7 to 9 show this case.
第7図は本発明の第4の実施例を示したものであって、
第2図におけると同じものを同じ番号で示し、N5はト
ランスT、の三次巻線、FET。FIG. 7 shows a fourth embodiment of the present invention,
The same parts as in FIG. 2 are indicated by the same numbers, and N5 is the tertiary winding of the transformer T and FET.
は二次側制御用のNチャンネル型電界効果トランジスタ
、R3は抵抗、D、は整流用ダイオード、Dl。、DI
+は逆流防止用ダイオードである。is an N-channel field effect transistor for secondary side control, R3 is a resistor, D is a rectifier diode, and Dl. , D.I.
+ is a backflow prevention diode.
第7図の回路において、制御回路2はトランスT1の二
次電圧を同期信号として与えられることによって、FE
T、のオンオフに同期した制御信号を発生して、トラン
ジスタTrzのオンオフを制御する。In the circuit shown in FIG. 7, the control circuit 2 receives the secondary voltage of the transformer T1 as a synchronizing signal, so that the FE
A control signal synchronized with the on/off of the transistor T is generated to control the on/off of the transistor Trz.
トランジスタTrzがオフの状態においては、FET3
は三次巻線N、からダイオードD1.抵抗R,を経てゲ
ート電圧を与えられることによってオンの状態にあり、
従ってトランスTIの二次巻線の電圧V、は、はぼその
ままFET、を経て整流回路に与えられ、これによって
出力電流を発生する。When transistor Trz is off, FET3
is the tertiary winding N, and the diode D1. It is in the on state by applying a gate voltage through the resistor R,
Therefore, the voltage V of the secondary winding of the transformer TI is applied as is to the rectifier circuit via the FET, thereby generating an output current.
トランジスタTr、がオンの状態においては、FET、
はゲート電圧を失ってオフとなり、出力電流が遮断され
る。それ以外の動作は、第2図に示された実施例の場合
と異ならない。When the transistor Tr is on, the FET,
loses its gate voltage and turns off, cutting off the output current. Other operations are the same as in the embodiment shown in FIG.
第8図は、本発明の第5の実施例を示したものであって
、多出力の場合を示し、トランスT、に対して、第7図
に示されたものと同様な出力回路と、対応する各構成要
素に「“」を付して示した同様な構成を有する第2の出
力回路とを並列に2組設けた場合を例示している。なお
、出力回路の数は両組でもよい。FIG. 8 shows a fifth embodiment of the present invention, and shows a case of multiple outputs, in which an output circuit similar to that shown in FIG. 7 is used for the transformer T. A case is illustrated in which two sets of second output circuits having a similar configuration are provided in parallel with each corresponding component indicated by "". Note that the number of output circuits may be both sets.
第8図の回路においては、トランスT1に三次巻線N3
を有して、三次巻線N3の発生電圧をダイオードD6.
コンデンサC3からなる回路で整流して発生した、入力
電源電圧E、に比例する電圧E3を、ドライブ回路1に
与えることによって、第5図の回路と同様にスイッチン
グ用電界効果トランジスタFET、のオン時間を、入力
電源電圧E1に反比例して制御することによって、二次
側の電圧−時間積を一定にして、過剰な電力がトランス
T、の各二次側出力回路に送り込まれないようにしてい
るので、スイッチング用電界効果トランジスタFET、
の損失が軽減される。In the circuit of Fig. 8, the tertiary winding N3 is connected to the transformer T1.
, and the voltage generated in the tertiary winding N3 is connected to the diode D6.
By supplying the drive circuit 1 with a voltage E3 proportional to the input power supply voltage E, which is generated by rectification by a circuit consisting of a capacitor C3, the on-time of the switching field effect transistor FET can be changed as in the circuit shown in FIG. is controlled in inverse proportion to the input power supply voltage E1 to keep the voltage-time product on the secondary side constant and prevent excessive power from being sent to each secondary output circuit of the transformer T. Therefore, the switching field effect transistor FET,
losses are reduced.
第9図は、本発明の第6の実施例を示したものであって
、2出力の場合を示し、トランスT1に対して、二次巻
線N2から負荷RLIに電力を供給する第7図に示され
たものと同様な出力回路と、四次巻線N4から負荷RL
2に電力を供給する、整流ダイオードD?、 転流ダイ
オードD8と、チョークコイルLz、平滑コンデンサC
4からなる出力回路とを設けた場合が示されている。FIG. 9 shows a sixth embodiment of the present invention, and shows a two-output case, and FIG. 7 supplies power from the secondary winding N2 to the load RLI for the transformer T1. An output circuit similar to that shown in Figure 1 and a load RL from the quaternary winding N4.
2, the rectifier diode D? , commutation diode D8, choke coil Lz, smoothing capacitor C
A case is shown in which an output circuit consisting of four output circuits is provided.
第9図の回路は、第2の制御回路3によって、第2の出
力回路の出力電圧E。2に応じてスイッチング用電界効
果トランジスタFET、に対して制御を行うことによっ
て、電源電圧の変化に対して出力電圧Eozを安定化す
るとともに、制御回路2によって出力電圧E。Iを安定
化するものであり、2出力の場合、回路構成が簡略化さ
れる。In the circuit of FIG. 9, the output voltage E of the second output circuit is controlled by the second control circuit 3. By controlling the switching field effect transistor FET according to the control circuit 2, the output voltage Eoz is stabilized against changes in the power supply voltage, and the output voltage E is controlled by the control circuit 2. This stabilizes I, and in the case of two outputs, the circuit configuration is simplified.
〔発明の効果]
以上説明したように、本発明のDC/DCコンバータの
二次側制御回路では、無制御時における電圧降下をほぼ
零にすることができる電界効果トランジスタを電流制御
素子として用いているので、出力電圧特性を改善するこ
とができる。また電界効果トランジスタは、従来のアモ
ルファスコアを用いた可飽和リアクトル等と比べて高周
波スイッチング特性も優れているので、D C/D C
コンバータ回路の動作周波数を高くすることができ、装
置の小型化が可能となる。[Effects of the Invention] As explained above, in the secondary side control circuit of the DC/DC converter of the present invention, a field effect transistor that can reduce the voltage drop to almost zero during no control is used as a current control element. Therefore, the output voltage characteristics can be improved. In addition, field effect transistors have superior high frequency switching characteristics compared to conventional saturable reactors using amorphous cores, so
The operating frequency of the converter circuit can be increased, and the device can be made smaller.
第1図は本発明の原理的構成を示す図、第2図は本発明
の第1の実施例を示す図、第3図は、第2図の回路の動
作波形を示す図、第4図は第2図の回路における出力電
圧特性を示す図、第5図ないし第9図はそれぞれ本発明
の第2ないし第6の実施例を示す図、第10図は従来の
D C/D Cコンバータの二次側制御回路を示す図、
第11図は第10図の回路の動作波形を示す図、第12
図は第10図の回路における出力電圧特性を示す図であ
る。
1はドライブ回路、2は制御回路、T、はトランス、N
1は一次巻線、N2は二次巻線、N3は三次巻線、N4
は四次巻線、Nsは三次巻線、FET、〜FET、は電
界効果トランジスタ、D。
は整流ダイオード、D2は転流ダイオード、L。
はチョークコイル、R1,RZ、R:lは抵抗、RLは
負荷、E、は入力電圧、Eoは出力電圧である。FIG. 1 is a diagram showing the basic configuration of the present invention, FIG. 2 is a diagram showing a first embodiment of the present invention, FIG. 3 is a diagram showing operating waveforms of the circuit in FIG. 2, and FIG. is a diagram showing the output voltage characteristics of the circuit of FIG. 2, FIGS. 5 to 9 are diagrams showing the second to sixth embodiments of the present invention, respectively, and FIG. 10 is a diagram showing the conventional DC/DC converter. A diagram showing the secondary side control circuit of
Figure 11 is a diagram showing the operating waveforms of the circuit in Figure 10;
The figure is a diagram showing the output voltage characteristics of the circuit of FIG. 10. 1 is a drive circuit, 2 is a control circuit, T is a transformer, N
1 is the primary winding, N2 is the secondary winding, N3 is the tertiary winding, N4
is a quaternary winding, Ns is a tertiary winding, FET, ~FET, is a field effect transistor, D. is a rectifier diode, D2 is a commutation diode, and L. are choke coils, R1, RZ, R:l is a resistance, RL is a load, E is an input voltage, and Eo is an output voltage.
Claims (3)
に設られたスイッチング用電界効果トランジスタ(FE
T_1)のオン時、該トランス(T_1)の二次巻線(
N_2)に発生した電圧を整流ダイオード(D_1)お
よびチョークコイル(L_1)を経て整流し、該電界効
果トランジスタ(FET_1)のオフ時、該チョークコ
イル(L_1)に蓄えられたエネルギーによって転流ダ
イオード(D_2)を介して整流して負荷(R_L)に
直流電力を供給するDC/DCコンバータにおいて、 トランス(T_1)の二次巻線(N_2)の一端と整流
ダイオード(D_1)との間にソースとドレインを接続
され、そのゲートに抵抗(R_1)を経てバイアス電圧
を与えられた電界効果トランジスタ(FET_2)と、 ベース電流を与えられたとき該電界効果トランジスタ(
FET_2)のゲート−ソース間を短絡するように設け
られたトランジスタ(Tr)と、前記負荷(R_L)の
出力電圧(E_O)に応じて前記トランジスタ(Tr)
のベース電流を制御することによって前記電界効果トラ
ンジスタ(FET_2)の電流流通時間を制御して該出
力電圧(E_O)を安定化する制御回路(2)とを設け
たことを特徴とするDC/DCコンバータの二次側制御
回路。(1) A switching field effect transistor (FE) installed in series with the primary winding (N_1) of the transformer (T_1)
When T_1) is on, the secondary winding (
The voltage generated in the choke coil (L_1) is rectified through the rectifier diode (D_1) and the choke coil (L_1), and when the field effect transistor (FET_1) is off, the energy stored in the choke coil (L_1) causes the voltage generated in the commutator diode (L_1) to be rectified. In a DC/DC converter that rectifies and supplies DC power to a load (R_L) through a rectifier (D_2), a source and A field effect transistor (FET_2) whose drain is connected and a bias voltage is applied to its gate through a resistor (R_1), and when a base current is applied, the field effect transistor (FET_2)
A transistor (Tr) provided to short-circuit between the gate and source of FET_2), and a transistor (Tr) provided to short-circuit between the gate and source of the FET_2), and a
A control circuit (2) that controls the current flow time of the field effect transistor (FET_2) and stabilizes the output voltage (E_O) by controlling the base current of the DC/DC. Converter secondary side control circuit.
タ(FET_2)の出力電流の後縁を制御することを特
徴とする請求項第1項記載のDC/DCコンバータの二
次側制御回路。(2) The secondary side control circuit of the DC/DC converter according to claim 1, wherein the control circuit (2) controls the trailing edge of the output current of the field effect transistor (FET_2).
設け、該三次巻線(N_3)の出力電圧によって入力電
源電圧(E_i)に比例した電圧(E_3)を発生して
、前記スイッチング用電界効果トランジスタ(FET_
1)のオンオフを制御するドライブ回路(1)に与える
ことによって、該ドライブ回路(1)が前記スイッチン
グ用電界効果トランジスタ(FET_1)のオン時間を
入力電源電圧(E_i)に反比例して制御するようにし
たことを特徴とする請求項第1項または第2項記載のD
C/DCコンバータの二次側制御回路。(3) A tertiary winding (N_3) is provided in the transformer (T_1), and a voltage (E_3) proportional to the input power supply voltage (E_i) is generated by the output voltage of the tertiary winding (N_3) for the switching purpose. Field effect transistor (FET_
1), so that the drive circuit (1) controls the on-time of the switching field effect transistor (FET_1) in inverse proportion to the input power supply voltage (E_i). D according to claim 1 or 2, characterized in that
Secondary side control circuit of C/DC converter.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP22238290A JPH04105556A (en) | 1990-08-27 | 1990-08-27 | Circuit for controlling the secondary side of dc/dc converter |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP22238290A JPH04105556A (en) | 1990-08-27 | 1990-08-27 | Circuit for controlling the secondary side of dc/dc converter |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH04105556A true JPH04105556A (en) | 1992-04-07 |
Family
ID=16781482
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP22238290A Pending JPH04105556A (en) | 1990-08-27 | 1990-08-27 | Circuit for controlling the secondary side of dc/dc converter |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH04105556A (en) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2017203624A1 (en) * | 2016-05-25 | 2017-11-30 | 三菱電機株式会社 | Intelligent power module |
US10199950B1 (en) | 2013-07-02 | 2019-02-05 | Vlt, Inc. | Power distribution architecture with series-connected bus converter |
JP2022097742A (en) * | 2018-12-18 | 2022-06-30 | 三菱電機株式会社 | DC-DC converter |
-
1990
- 1990-08-27 JP JP22238290A patent/JPH04105556A/en active Pending
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10199950B1 (en) | 2013-07-02 | 2019-02-05 | Vlt, Inc. | Power distribution architecture with series-connected bus converter |
US10594223B1 (en) | 2013-07-02 | 2020-03-17 | Vlt, Inc. | Power distribution architecture with series-connected bus converter |
US11075583B1 (en) | 2013-07-02 | 2021-07-27 | Vicor Corporation | Power distribution architecture with series-connected bus converter |
US11705820B2 (en) | 2013-07-02 | 2023-07-18 | Vicor Corporation | Power distribution architecture with series-connected bus converter |
WO2017203624A1 (en) * | 2016-05-25 | 2017-11-30 | 三菱電機株式会社 | Intelligent power module |
JPWO2017203624A1 (en) * | 2016-05-25 | 2018-07-19 | 三菱電機株式会社 | Intelligent power module |
US10651720B2 (en) | 2016-05-25 | 2020-05-12 | Mitsubishi Electric Corporation | Intelligent power module |
JP2022097742A (en) * | 2018-12-18 | 2022-06-30 | 三菱電機株式会社 | DC-DC converter |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5132889A (en) | Resonant-transition DC-to-DC converter | |
US6882548B1 (en) | Auxiliary active clamp circuit, a method of clamping a voltage of a rectifier switch and a power converter employing the circuit or method | |
US3443194A (en) | Dc-to-dc converter with continuous feed to the load | |
EP1055280B1 (en) | Self-drive synchronous rectification scheme | |
US6822882B1 (en) | Gate driver with a DC offset bias circuit and a power converter employing the same | |
US5625541A (en) | Low loss synchronous rectifier for application to clamped-mode power converters | |
JPH10341575A (en) | Partial resonance series converter with improved waveform factor and reduced electromagnetic interference | |
JPH0760998B2 (en) | All bridge / power conversion circuit | |
US5379206A (en) | Low loss snubber circuit with active recovery switch | |
GB2415550A (en) | Switching power supply | |
US5172308A (en) | DC-DC converter with transformer having a single secondary winding | |
US6144564A (en) | Single stage power converter and method of operation thereof | |
US6744647B2 (en) | Parallel connected converters apparatus and methods using switching cycle with energy holding state | |
EP1811643A1 (en) | Power converter | |
JPH04105556A (en) | Circuit for controlling the secondary side of dc/dc converter | |
JP3290746B2 (en) | Low-loss power supply including DC / DC converter | |
JP3418285B2 (en) | Switching power supply | |
US6178098B1 (en) | Phase-shifted post-regulator, method of operation thereof and power converter employing the same | |
JPH1118426A (en) | Switching power supply circuit | |
JP3235755B2 (en) | Converter device | |
JPH0993917A (en) | Synchronous rectifier circuit | |
JPS58175975A (en) | Power converter | |
JPS6118416B2 (en) | ||
JP3275856B2 (en) | Power converter | |
KR20170125223A (en) | Multi out converter |