JPH0410295A - Portable semiconductor memory - Google Patents
Portable semiconductor memoryInfo
- Publication number
- JPH0410295A JPH0410295A JP2108634A JP10863490A JPH0410295A JP H0410295 A JPH0410295 A JP H0410295A JP 2108634 A JP2108634 A JP 2108634A JP 10863490 A JP10863490 A JP 10863490A JP H0410295 A JPH0410295 A JP H0410295A
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- semiconductor memory
- connector
- ground
- ground line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 63
- 230000008878 coupling Effects 0.000 claims abstract description 36
- 238000010168 coupling process Methods 0.000 claims abstract description 36
- 238000005859 coupling reaction Methods 0.000 claims abstract description 36
- 238000003780 insertion Methods 0.000 claims description 4
- 230000037431 insertion Effects 0.000 claims description 4
- 230000005611 electricity Effects 0.000 abstract description 19
- 230000003068 static effect Effects 0.000 abstract description 19
- 230000006378 damage Effects 0.000 abstract description 14
- 238000007599 discharging Methods 0.000 abstract description 4
- 230000015556 catabolic process Effects 0.000 abstract description 3
- 238000006731 degradation reaction Methods 0.000 abstract 1
- 239000003990 capacitor Substances 0.000 description 14
- 230000006866 deterioration Effects 0.000 description 7
- 238000010586 diagram Methods 0.000 description 4
- 210000000078 claw Anatomy 0.000 description 3
- 230000015654 memory Effects 0.000 description 3
- 239000004020 conductor Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 239000006096 absorbing agent Substances 0.000 description 1
- 230000002457 bidirectional effect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
Landscapes
- Credit Cards Or The Like (AREA)
Abstract
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、携帯型半導体記憶装置に係り、特に半導体
記憶装置の静電気対策に関する。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a portable semiconductor memory device, and more particularly to static electricity countermeasures for a semiconductor memory device.
第５図及び第６区はそれぞれ従来の携帯型半導体記憶装
置を示す断面図及び平面図である。半導体記憶装置（１
）は複数の半導体メモリ（２）を梧載したプリント基板
（３）を有し、このプリント基板（３）がフレーム（４
）により固定されている。フレーム（４）の両面にはそ
れぞれ金属製のパネル（５）及び（６）が支持され、フ
レーム（４）の一端部には端末機（図示せず）とこの半
導体記憶装置（１）とを電気的に接続するためのコネク
タ（７）が設けられている。プリント基板（３）の接地
ライン（３ａ）とパネル（６）とはコイルバネ（８）に
よって電気的に接続されており、パネル（５）及び（６
）は第７図に示すように側部に形成された爪部（５ａ）
及び（６ａ）が互いに嵌合することにより電気的に接続
されている。FIGS. 5 and 6 are a cross-sectional view and a plan view, respectively, showing a conventional portable semiconductor memory device. Semiconductor storage device (1
) has a printed circuit board (3) on which a plurality of semiconductor memories (2) are mounted, and this printed circuit board (3) is attached to a frame (4).
) is fixed. Metal panels (5) and (6) are supported on both sides of the frame (4), and a terminal (not shown) and the semiconductor storage device (1) are supported at one end of the frame (4). A connector (7) is provided for electrical connection. The ground line (3a) of the printed circuit board (3) and the panel (6) are electrically connected by a coil spring (8).
) is a claw part (5a) formed on the side part as shown in Fig. 7.
and (6a) are electrically connected by fitting into each other.
このような携帯型半導体記憶袋！（１）は製造された後
、第８図に示すように端末機（９）に装着された状態で
静電気シミュレータ（１０）により静電気印加の試験が
行われる。まず、静電気シミュレータ（１０）では電源
（１１）により充電抵抗（１２）を介して放電コンデン
サ（１３）が充電される。次に、静電気シミュレータ（
１０）の電極（１６）を半導体記憶装置（１）のパネル
（５）あるいは（６）に接触させた状態でスイッチ（１
４）を切り替えることにより、放電コンデンサ（１３）
に蓄積された電荷が放電抵抗（１５）を介して半導体記
憶装置（１）のパネル（５）あるいは（６）に印加され
放電電流（１７）が流れる。尚、（１８）は外部インピ
ーダンスを示している。Such a portable semiconductor storage bag! After (1) is manufactured, a static electricity application test is performed using a static electricity simulator (10) while it is attached to a terminal (9) as shown in FIG. First, in the static electricity simulator (10), a discharging capacitor (13) is charged by a power source (11) via a charging resistor (12). Next, use the static electricity simulator (
With the electrode (16) of switch (10) in contact with the panel (5) or (6) of semiconductor storage device (1),
4) By switching the discharge capacitor (13)
The charges accumulated in the panel are applied to the panel (5) or (6) of the semiconductor memory device (1) via the discharge resistor (15), and a discharge current (17) flows. Note that (18) indicates external impedance.
このときの半導体記憶装置（１）内における放電電流（
１７）の流れ方を第９図に模式的に示す、静電気シミュ
レータ（１０）の電極（１６）を介してパネル（６）に
静電気が印加されると、パネル（６）からコイルバネ（
８）を通ってプリント基板（３）の接地ライン（３ａ）
に放電電流（１７）が流れる。The discharge current in the semiconductor memory device (1) at this time (
17) is schematically shown in Figure 9. When static electricity is applied to the panel (6) via the electrode (16) of the static electricity simulator (10), the coil spring (
8) Through the ground line (3a) of the printed circuit board (3)
A discharge current (17) flows through.
ところで、コイルバネ（８）はパネル（６）とプリント
基板（３）の接地ライン（３ａ）とを電気的に接続する
ためのものであるので、第５図及び第６図に示すように
、従来コネクタ（７）とは反対側の部分、すなわち回路
素子や配線が混みいっていない空間的な余裕のある部分
に配置されていた。このため、放電電流（１７）の一部
の電流（１７ａ）はプリント基板（３）の接地ライン（
３ａ）及びコネクタ（７）の接地端子（７ａ）を介して
端末機（９）へ流れるが、他の電流（１７ｂ）は半導体
メモリ（２）内を貫通し、コネクタ（７）の入出力端子
群（７ｂ）及び電源端子（７ｃ）を介して端末機（９）
へと流れる。尚、（１９）は半導体記憶装置（１）の接
地インピーダンスを示す。また、第１０図は半導体メモ
リ（２）内を放電電流（１７ｂ）が流れる様子を示すも
のである。By the way, since the coil spring (8) is for electrically connecting the panel (6) and the ground line (3a) of the printed circuit board (3), as shown in FIG. 5 and FIG. It was placed on the opposite side of the connector (7), that is, in an area where circuit elements and wiring are not crowded and has ample space. Therefore, part of the current (17a) of the discharge current (17) is transferred to the ground line (17a) of the printed circuit board (3).
3a) and the ground terminal (7a) of the connector (7) to the terminal (9), but the other current (17b) passes through the semiconductor memory (2) and connects to the input/output terminal of the connector (7). terminal (9) via group (7b) and power terminal (7c)
flows to. Note that (19) represents the ground impedance of the semiconductor memory device (1). Further, FIG. 10 shows how a discharge current (17b) flows within the semiconductor memory (2).
尚、放ｉｔ流の流れる方向は静電気シミュレータ（１０
）の電源（１１）の極性によって決定され、第８図のよ
うに充電抵抗（１２）側が正極の場合は半導体記憶装置
（１）から端末機（９）へと流れ、負極の場合は逆に端
末機（９）から半導体記憶装置（１）へと流れる。また
、−最に静電気による放電電流は非常に大きく、例えば
放電抵抗を２００Ω、放電コンデンサを２００ｐＦ、印
加電圧を１０ｋＶ、外部インピーダンスをＯΩとした場
合には、放電電流のピーク値は５０＾になり、放電電流
の時定数は２００Ωｘ ２００ｐＦ４０ｎｓｅｃとなる
。Note that the flow direction of the emitted current is determined using a static electricity simulator (10
) is determined by the polarity of the power supply (11), as shown in Figure 8, if the charging resistor (12) side is positive, the flow will flow from the semiconductor storage device (1) to the terminal (9), and vice versa if it is negative. The data flows from the terminal (9) to the semiconductor storage device (1). Furthermore, the discharge current due to static electricity is extremely large. For example, if the discharge resistance is 200Ω, the discharge capacitor is 200pF, the applied voltage is 10kV, and the external impedance is OΩ, the peak value of the discharge current will be 50^. , the time constant of the discharge current is 200Ω×200pF40nsec.
このように従来の半導体記憶装置（１）では、大きな放
電電流（１７ｂ）が半導体メモリ（２）を貫通してしま
い、このため半導体メモリ（２）の劣化あるいは破壊の
恐れがあるという問題点があった。As described above, the conventional semiconductor memory device (1) has the problem that a large discharge current (17b) passes through the semiconductor memory (2), which may cause deterioration or destruction of the semiconductor memory (2). there were.
また、コイルバネ（８）とコネクタ（７）とが離れてい
るために、半導体記憶装置（１）の接地インピーダンス
（１９）は無視できない大きさとなり、この接地インピ
ーダンス（１９）により逆起電圧ｅが発生する。逆起電
圧ｅは接地インピーダンス（１９）の実効インダクタン
スをＬとして、
ｅ＝−Ｌ−ｄｉ／ｄｔ
で表される。ただし、ｄｉは瞬時電流、ｄｔは瞬時電流
の流れる時間を示す。In addition, since the coil spring (8) and the connector (7) are separated, the ground impedance (19) of the semiconductor storage device (1) has a size that cannot be ignored, and this ground impedance (19) increases the back electromotive force e. Occur. The back electromotive force e is expressed as e=-L-di/dt, where L is the effective inductance of the ground impedance (19). However, di represents the instantaneous current, and dt represents the time during which the instantaneous current flows.
従って、半導体記憶装置（１）の接地ライン（３ａ）と
他の信号線との間に電位差が生じ、半導体メモリ（２）
内の記憶データの破壊、半導体メモリ（２）の劣化さら
には破壊の恐れがあるという問題を生じていた。Therefore, a potential difference occurs between the ground line (3a) of the semiconductor memory device (1) and other signal lines, and the semiconductor memory (2)
This has caused problems such as destruction of data stored in the semiconductor memory (2) and the risk of deterioration and even destruction of the semiconductor memory (2).
この発明はこのような問題点を解消するためになされた
もので、パネルに静電気放電が生じても記憶データの破
壊及び半導体メモリ等の記憶手段の劣化 破壊を防止す
ることのできる携帯型半導体記憶装置を提供することを
目的とする。This invention was made to solve these problems, and provides a portable semiconductor memory that can prevent the destruction of stored data and the deterioration and destruction of storage means such as semiconductor memory even if electrostatic discharge occurs on the panel. The purpose is to provide equipment.
この発明に係る携帯型半導体記憶装置は、データを記憶
するための記憶手段と、記憶手段を収容するケーシング
と、ケーシングに設けられ且つ接地端子及び記憶手段に
データを入出力するための入出力端子を含む複数の端子
を有する外部接続用コネクタと、接地端子と記憶手段と
を接続する第１の接地ラインと、接地端子の近傍におい
て第１の接地ラインから分岐した第２の接地ラインと、
第２の接地ラインとケーシングとを電気的に結合するた
めの結合手段とを備えたものである。A portable semiconductor storage device according to the present invention includes a storage means for storing data, a casing that houses the storage means, and an input/output terminal provided on the casing for inputting and outputting data to and from a ground terminal and the storage means. a first grounding line connecting the grounding terminal and the storage means; a second grounding line branching from the first grounding line in the vicinity of the grounding terminal;
A coupling means for electrically coupling the second ground line and the casing is provided.
この発明においては、静電気による放電電流は結合手段
によって抑制されると共にケーシングからこの結合手段
及び第２の接地ラインを介してコネクタの接地端子に流
れ、さらにこの接地端子から外部へ流れる。In this invention, discharge current due to static electricity is suppressed by the coupling means, flows from the casing to the ground terminal of the connector via the coupling means and the second ground line, and further flows to the outside from the ground terminal.
以下、この発明の実施例を添付図面に基づいて説明する
。Embodiments of the present invention will be described below with reference to the accompanying drawings.
第１図及び第２図はそれぞれこの発明の一実施例に係る
携帯型半導体記憶装置を示す断面図及び平面図である。1 and 2 are a sectional view and a plan view, respectively, showing a portable semiconductor memory device according to an embodiment of the present invention.
この携帯型半導体記憶装置（２１）はデータを記憶する
ための複数の半導体メモリ（２２）を搭載したプリント
基板（２３）を有しており、このプリント基板（２３）
がフレーム（２４）により固定されている。フレーム（
２４）の両面にはそれぞれ金属製のパネル〈２５）及び
（２６）が支持され、フレーム（２４）の一端部には端
末機（図示せず）とこの半導体記憶装置（２１）とを電
気的に接続するための外部接続用コネクタ（２７）が設
けられている。This portable semiconductor storage device (21) has a printed circuit board (23) mounted with a plurality of semiconductor memories (22) for storing data.
is fixed by a frame (24). flame(
Metal panels (25) and (26) are supported on both sides of the frame (24), respectively, and one end of the frame (24) is used to electrically connect a terminal (not shown) and this semiconductor memory device (21). An external connection connector (27) is provided for connection to.
コネクタ（２７）は接地端子（２７ａ）、複数の入出力
端子＜２７ｂ）及び電源端子（図示せず）等の複数の端
子を有している。ここで、接地端子（２７ａ）は入出力
端子（２７ｂ）等の他の端子よりコネクタ（２７）の挿
入口（２７ｄ）側に長さＤだけ長く形成されている。The connector (27) has a plurality of terminals such as a ground terminal (27a), a plurality of input/output terminals <27b), and a power supply terminal (not shown). Here, the ground terminal (27a) is formed longer by a length D on the insertion opening (27d) side of the connector (27) than other terminals such as the input/output terminal (27b).
また、各入出力端子（２７ｂ）はプリント基板（２３）
の配線（図示せず）を介して対応する半導体メモリ（２
２）に接続されている。第２図に示されるように、コネ
クタ（２７）の接地端子（２７ａ）にはプリント基板（
２３）の第１の接地ライン（２３ａ）が接続され、この
接地ライン（２３ａ）が各半導体メモリ（２２）に接続
されている。さらに、プリント基板（２３）上にはコネ
クタ（２７）の接地端子（２７ａ）の近傍において第１
の接地ライン（２３ａ）から分岐された第２の接地ライ
ン（２３ｂ）が形成されている。In addition, each input/output terminal (27b) is connected to a printed circuit board (23).
The corresponding semiconductor memory (2
2) is connected to. As shown in FIG. 2, the ground terminal (27a) of the connector (27) has a printed circuit board (
23) is connected to the first ground line (23a), and this ground line (23a) is connected to each semiconductor memory (22). Further, on the printed circuit board (23), a first
A second ground line (23b) is formed branching off from the ground line (23a).
第１図に示すように、コネクタ（２７）とは反対側で半
導体メモリ（２２）等の素子や配線が混みいっていない
空間的に余裕のある部分のフレーム（２４）に貫通孔（
２４ａ）が形成されており、この貫通孔（２４ａ）内に
導体からなるコイルバオべ２８）が収容されている。貫
通孔（２４ａ）はプリント基板（２３）の第２の接地ラ
イン（２３ｂ）上に形成されており、収容されたコイル
バネ（２８）により第２の接地ライン（２３ｂ）とパネ
ル（２６）とが電気的に接続されている。As shown in Figure 1, a through hole (
24a) is formed, and a coil conductor 28) made of a conductor is accommodated in this through hole (24a). The through hole (24a) is formed on the second ground line (23b) of the printed circuit board (23), and the second ground line (23b) and the panel (26) are connected by the accommodated coil spring (28). electrically connected.
また、パネル（２５）及び（２６）は第２図に示すよう
にそれぞれ側部に複数の爪部（２５ａ）及び（２６ａ）
を有しており、対応する爪部（２５ａ）及び（２６ａ）
が互いに嵌合されている。これにより、パネル（２５）
及び（２６）は互いに電気的に接続され、常に同電位と
なる。The panels (25) and (26) also have a plurality of claws (25a) and (26a) on their sides, respectively, as shown in FIG.
It has corresponding claw parts (25a) and (26a).
are fitted together. This results in panel (25)
and (26) are electrically connected to each other and always at the same potential.
複数の半導体メモリ（２２）により記憶手段が、パネル
（２５）及び（２６）とフレーム（２４）とにより記憶
手段を収容するケーシングが、コイルバネ（２８）によ
り結合手段がそれぞれ構成されている。The plurality of semiconductor memories (22) constitute a storage means, the panels (25) and (26) and the frame (24) constitute a casing that houses the storage means, and the coil spring (28) constitutes a coupling means.
次に、この実施例の動作について説明する。まず、第３
図に示すように、コネクタ（２７）により半導体記憶装
置（２１）を端末機（２９）に挿入し、この状態で第８
図に示した静電気シミュレータ（１０）の電！ （１６
）を半導体記憶装置（２１）のパネル（２５〉あるいは
（２６）に接触させて静電気を印加する。すると、パネ
ル（２６）からコイルバネ（２８）、第２の接地ライン
（２３ｂ）及びコネクタ（２７）の接地端子（２７ａ）
を介して端末機（２９）に放電電流（３０）が流れる。Next, the operation of this embodiment will be explained. First, the third
As shown in the figure, the semiconductor storage device (21) is inserted into the terminal (29) using the connector (27), and in this state, the
The static electricity simulator (10) shown in the figure! (16
) is brought into contact with the panel (25> or (26)) of the semiconductor storage device (21) and static electricity is applied.Then, the coil spring (28), the second ground line (23b) and the connector (27) are connected from the panel (26). ) ground terminal (27a)
A discharge current (30) flows through the terminal (29).
このとき、プリント基板（２３）の第２の接地ライン（
２３ｂ）はコネクタ（２７）の接地端子（２７ａ）の近
傍において第１の接地ライン（２３ａ）から分岐されて
いるので、放電電流（３０）は半導体メモリ（２２）内
やコネクタ（２７）の入出力端子（２７ｂ）及び電源端
子（２７ｃ）に流れることはなく、第２の接地ライン（
２３ｂ）からコネクタ（２７）の接地端子（２７ａ）へ
と流れることになる。At this time, the second ground line (
23b) is branched from the first grounding line (23a) near the grounding terminal (27a) of the connector (27), so the discharge current (30) flows inside the semiconductor memory (22) and into the connector (27). It does not flow to the output terminal (27b) or the power supply terminal (27c), and the second ground line (
23b) to the ground terminal (27a) of the connector (27).
従って、放電電流（３０）が貫通することにより半導体
メモリ（２２）が劣化したり破壊する恐れは回避される
。Therefore, the risk of deterioration or destruction of the semiconductor memory (22) due to penetration of the discharge current (30) is avoided.
また、上記の静電気の印加によりコネクタ（２７）の接
地端子（２７ａ）の電位は静電気シミュレータ（１ｏ）
の放電コンデンサ（１３）の基準電位に比べて上昇し、
これに伴って各半導体メモリ（２２）の接地ラインの電
位も上昇する。しかし、半導体メモリ（２２）内には通
常接地ラインと電源ラインとの間に多数のデカップリン
グコンデンサ等が実装されているため、半導体メモＩＪ
（２２）の電源ラインや信号ラインの電位は接地ライン
の電位に追従する。すなわち、接地ラインと電源ライン
及び信号ラインとの間に電位差は発生せず、このため半
導体メモ１月２２）内の記憶データの破壊、さらには半
導体メモリ（２２）の劣化・破壊を防止することができ
る。Furthermore, due to the application of static electricity, the potential of the ground terminal (27a) of the connector (27) is changed to the static electricity simulator (1o).
increases compared to the reference potential of the discharge capacitor (13),
Along with this, the potential of the ground line of each semiconductor memory (22) also rises. However, since a large number of decoupling capacitors etc. are usually mounted between the ground line and the power supply line in the semiconductor memory (22), the semiconductor memory IJ
(22) The potential of the power supply line and the signal line follows the potential of the ground line. In other words, no potential difference occurs between the ground line and the power supply line and the signal line, thereby preventing destruction of the data stored in the semiconductor memo (January 22) and further preventing deterioration and destruction of the semiconductor memory (22). I can do it.
尚、放電電流（３０）が流れる際にはパネル（２５）及
び（２６）、コイルバネ（２８）、コネクタ（２７）の
接地端子（２７ａ）等の電位が瞬間的に変化するので、
これらに隣接する回路及び信号線との間で沿面放電を起
こさない沿面距離を確保することが望ましい。Note that when the discharge current (30) flows, the potentials of the panels (25) and (26), the coil spring (28), the ground terminal (27a) of the connector (27), etc. change instantaneously.
It is desirable to secure a creepage distance between adjacent circuits and signal lines that will not cause creepage discharge.
一方、放電電流（３０）が流れることにより端末機（２
９）内の電子回路も電位が上昇するが、端末機（２９）
内においてもその電子回路と他の部分との間に放電電流
（３０）による電位上昇に耐える沿面距離を確保すれば
、電子回路の劣化 破壊が防止される。On the other hand, due to the discharge current (30) flowing, the terminal device (2
The electric potential also increases in the electronic circuit inside the terminal (29).
By ensuring a creepage distance between the electronic circuit and other parts that can withstand the rise in potential caused by the discharge current (30), deterioration and destruction of the electronic circuit can be prevented.
また、第１図に示したように、コネクタ（２７）の接地
端子（２７ａ）は他の端子よりコネクタ（２７）の挿入
口（２７ｄ）側に長く形成されているので、半導体記憶
装置（２１）を端末機（２９）に挿入する際には、他の
端子に先駆けて接地端子（２７ａ）が端末Ｉ！（２９）
と接続される。このため、半導体記憶装置（２２）の静
電気対策はより効果的なものとなる。Furthermore, as shown in FIG. 1, the ground terminal (27a) of the connector (27) is formed longer on the insertion opening (27d) side of the connector (27) than other terminals, so that the ground terminal (27a) of the connector (27) is longer than other terminals. ) into the terminal (29), the ground terminal (27a) is connected to the terminal I! before the other terminals. (29)
connected to. Therefore, countermeasures against static electricity in the semiconductor memory device (22) become more effective.
尚、上述した放電電流（３０）の流れる方向は一例を示
したものであり、静電気シミュレータ（１０）の電源（
１１）の極性によっては逆方向、すなわち端末機＜２９
）からコネクタ（２７）の接地端子（２７ａ）、第２の
接地ライン（２３ｂ）及びコイルバネ（２８）を介して
パネル（２６）へと流れる。The direction in which the discharge current (30) flows is shown as an example, and the direction in which the discharge current (30) flows is shown as an example.
11) Depending on the polarity of
) to the panel (26) via the ground terminal (27a) of the connector (27), the second ground line (23b) and the coil spring (28).
上記の実施例では結合手段としてコイルバネ（２８）を
用いたが、これに限るものてはなく、第４Ａ図に示すよ
うなリング状バ才べ３８）あるいは第４Ｂ図に示すよう
な板バネ（４８）を用いることもてきる。In the above embodiment, a coil spring (28) is used as the coupling means, but the coupling means is not limited to this, and a ring-shaped spring (38) as shown in FIG. 4A or a plate spring (28) as shown in FIG. 4B is used. 48) can also be used.
また、結合手段として第４Ｃ図に示すような結合コンデ
ンサ（５８）を用いてもよい。この場合、放電電流（３
０）の直流分は結合コンデンサ（５８）で遮断されるの
で、コネクタ（２７）の接地端子（２７ａ）を通過する
放電電流（３０）の電流値は抑制されることとなる。ま
た、パオ・ル（２５）及び（２６）に直流的ノイズが重
畳しても結合コンデンサ（５８）によって遮断され、内
蔵の半導体メモリ（２２）に影響は及ばない。Further, a coupling capacitor (58) as shown in FIG. 4C may be used as the coupling means. In this case, the discharge current (3
Since the DC component of 0) is blocked by the coupling capacitor (58), the current value of the discharge current (30) passing through the ground terminal (27a) of the connector (27) is suppressed. Furthermore, even if direct current noise is superimposed on the pulses (25) and (26), it is blocked by the coupling capacitor (58) and does not affect the built-in semiconductor memory (22).
さらに、第８図の静電気シミュレータ（１０）による試
験が行われる際には、結合コンデンサ（５８）が静電気
シミュレータ（１０）内の放電コンデンサ（１３）と直
列に接続されるので、これらの合成容量により放電時定
数を小さくすることが可能となり、等価的に放電エネル
ギーを抑制することもできる。Furthermore, when a test is performed using the static electricity simulator (10) in Fig. 8, the coupling capacitor (58) is connected in series with the discharge capacitor (13) in the static electricity simulator (10), so their combined capacitance is This makes it possible to reduce the discharge time constant, and it is also possible to equivalently suppress the discharge energy.
結合手段として第４Ｄ図に示すような結合抵抗（６８）
を用いてもよい。この場合、放電電流（３０）のピーク
値は結合抵抗（６８）の抵抗値によって小さく抑制され
る。さらに、結合抵抗（６８）の接続により放電時定数
を長くすることができ、放電電流（３ｏ）によるコネク
タ（２７）の接地端子（２７ａ）の電位上昇に対して端
末１ｌｌ（２９）内の電子回路に用いられている各半導
体素子の入出力端子の電位上昇を助長することができる
。すなわち、これらの半導体素子において入出力端子と
接地端子との間の電位差発生を回避でき、半導体素子の
破壊が防止される。As a coupling means, a coupling resistor (68) as shown in FIG. 4D is used.
may also be used. In this case, the peak value of the discharge current (30) is suppressed to a small value by the resistance value of the coupling resistor (68). Furthermore, the discharge time constant can be lengthened by connecting the coupling resistor (68), and the electrons in the terminal 1ll (29) are It is possible to help increase the potential of the input/output terminals of each semiconductor element used in the circuit. That is, generation of a potential difference between the input/output terminal and the ground terminal in these semiconductor devices can be avoided, and destruction of the semiconductor device can be prevented.
さらに、結合手段として第４Ｅ図に示すような過電圧保
護素子（７８）を用いてもよい。この過電圧保護素子（
７８）は、その端子間電圧が動作電圧（ブレークダウン
電圧）に達するまでは極めて大きなインピーダンスを有
して放電電流（３０）を直流的及び交流的に遮断し、動
作電圧を越えるとインピーダンスは小さくなって放電電
流（３０）をすみやかに接地端子（２７ａ）へと流す。Furthermore, an overvoltage protection element (78) as shown in FIG. 4E may be used as the coupling means. This overvoltage protection element (
78) has an extremely large impedance and blocks the discharge current (30) both DC and AC until the voltage between its terminals reaches the operating voltage (breakdown voltage), and once the operating voltage is exceeded, the impedance becomes small. As a result, the discharge current (30) immediately flows to the ground terminal (27a).
具体的には過電圧保護素子（７８）として双方向ツェナ
ーダイオード、サージアブソーバ、スパークギャップ等
を用いることができる。Specifically, a bidirectional Zener diode, a surge absorber, a spark gap, etc. can be used as the overvoltage protection element (78).
また、第４Ｆ図のように結合コンデンサ（５８）と結合
抵抗（６８）とを直列接続したものを結合手段に用いて
もよい。この場合には、放ｉｔ流（３０）を直流的に遮
断すると共に電流値を抑制することができる。さらに、
第４Ｇ図のように結合抵抗（６８）と過電圧保護素子（
７８）とを直列接続したものを結合手段に用いてもよい
。この場合には、過電圧保護素子（７８）が動作状態と
なり低インピーダンスとなっても結合抵抗（６８）によ
り放電電流（３０）の値を小さく抑制することができる
。Furthermore, as shown in FIG. 4F, a coupling capacitor (58) and a coupling resistor (68) connected in series may be used as the coupling means. In this case, the discharge current (30) can be cut off in a DC manner and the current value can be suppressed. moreover,
As shown in Figure 4G, the coupling resistor (68) and overvoltage protection element (
78) connected in series may be used as the coupling means. In this case, even if the overvoltage protection element (78) becomes active and has low impedance, the value of the discharge current (30) can be suppressed to a small value by the coupling resistor (68).
尚、結合コンデンサ（５８）及び結合抵抗（６８）の耐
電圧あるいは過電圧保護素子（７８）の動作電圧をｖ５
とし、第１図のパネル（２５）及び（２６）と半導体メ
モリ（２２）との間の絶縁破壊電圧をｖＡとしたときに
、Ｖ、＞ＶＡの関係を満たすような各素子を用いること
が望ましい。In addition, the withstand voltage of the coupling capacitor (58) and the coupling resistor (68) or the operating voltage of the overvoltage protection element (78) is v5.
Assuming that the breakdown voltage between the panels (25) and (26) and the semiconductor memory (22) in FIG. 1 is vA, it is possible to use each element that satisfies the relationship V,>VA. desirable.
また、第１図の実施例ではコイルバネ（２８）をプリン
ト基板（２３）とパネル（２６）との間で且つこれらを
連結するように実装したが、結合コンデンサ（５８）、
結合抵抗（６８）あるいは過電圧保護素子（７８）を用
いる場合には、これらの素子をプリント基板（２３）上
に実装し、その一端子をプリント基板（２３）の第２の
接地ライン（２３ｂ）に、他端子をパネル（２５）ある
いは（２６）にそれぞれ電気的に接続してもよい。In addition, in the embodiment shown in FIG. 1, the coil spring (28) is mounted between the printed circuit board (23) and the panel (26) so as to connect them, but the coupling capacitor (58)
When using a coupling resistor (68) or an overvoltage protection element (78), these elements are mounted on the printed circuit board (23), and one terminal thereof is connected to the second ground line (23b) of the printed circuit board (23). Additionally, other terminals may be electrically connected to the panel (25) or (26), respectively.
また、多層構造のプリント基板を用い、その内の一層の
全であるいは一部を第２の接地ラインとして使用するこ
ともできる。It is also possible to use a multilayer printed circuit board and use all or part of one layer as the second ground line.
さらに、記憶手段としては半導体メモリ（２２）に限ら
ず、他の記憶媒体を用いてもよい。Furthermore, the storage means is not limited to the semiconductor memory (22), but other storage media may be used.
以上説明したように、この発明に係る携帯型半導体記憶
装置は、データを記憶するための記憶手段と、記憶手段
を収容するケーシングと、ゲージングに設けられ且つ接
地端子及び記憶手段にデータを入出力するための入出力
端子を含む複数の端子を有する外部接続用コネクタと、
接地端子と記憶手段とを接続する第１の接地ラインと、
接地端子の近傍において第１の接地ラインから分岐した
第２の接地ラインと、第２の接地ラインとケーシングと
を電気的に結合するための結合手段とを備えているので
、パネルに静電気放電が生じても記憶データの破壊及び
記憶手段の劣化・破壊を防止することができる。As explained above, the portable semiconductor storage device according to the present invention includes a storage means for storing data, a casing for accommodating the storage means, and a gauging, and inputs and outputs data to and from the ground terminal and the storage means. an external connection connector having multiple terminals including input/output terminals for
a first ground line connecting the ground terminal and the storage means;
The second ground line branched from the first ground line in the vicinity of the ground terminal and the coupling means for electrically coupling the second ground line and the casing are provided, so that electrostatic discharge does not occur in the panel. Even if this occurs, destruction of stored data and deterioration/destruction of the storage means can be prevented.
第１図及び第２図はそれぞれこの発明の一実施例に係る
携帯型半導体記憶装置を示す断面図及び平面図、第３図
は実施例の携帯型半導体記憶装置における放を電流の流
れ方を模式的に示す図、第４Ａ図ないし第４Ｇ図はそれ
ぞれ他の実施例における結合手段を示す図、第５図及び
第６図はそれぞれ従来の携帯型半導体記憶装置を示す断
面図及び平面図、第７図は第６図のＩ−１線断面図、第
８図は携帯型半導体記憶装置の静電気印加試験を行う際
のシステム図、第９図は従来の携帯型半導体記憶装置に
おける放電電流の流れ方を模式的に示す図、第１０図は
半導体メモリ内の放電電流の流れ方を示す図である。
図において、（２２）は半導体メモリ、（２３ａ）は第
１の接地ライン、（２３ｂ）は第２の接地ライン、（２
４）はフレーム、（２５）及び（２６）はパネル、（２
７）はコネクタ、（２７ａ）は接地端子、（２７ｂ）は
入出力端子、（２７ｄ）は挿入口、（２８）はコイルバ
ネ、（３８）はリング状バネ、（４８）は板バネ、（５
８）は結合コンデンサ、（６８）は結合抵抗、（７８）
は過電圧保護素子である。
なお、各図中同一符号は同一または相当部分を示す。1 and 2 are a cross-sectional view and a plan view, respectively, showing a portable semiconductor memory device according to an embodiment of the present invention, and FIG. 3 shows how current flows in the portable semiconductor memory device of the embodiment. FIGS. 4A to 4G are diagrams schematically showing coupling means in other embodiments, and FIGS. 5 and 6 are a cross-sectional view and a plan view, respectively, showing a conventional portable semiconductor memory device. FIG. 7 is a cross-sectional view taken along the line I-1 in FIG. 6, FIG. 8 is a system diagram for performing an electrostatic charge application test on a portable semiconductor memory device, and FIG. 9 is a diagram of the discharge current in a conventional portable semiconductor memory device. FIG. 10 is a diagram schematically showing how discharge current flows in a semiconductor memory. In the figure, (22) is a semiconductor memory, (23a) is a first ground line, (23b) is a second ground line, (2
4) is a frame, (25) and (26) are panels, (2)
7) is a connector, (27a) is a ground terminal, (27b) is an input/output terminal, (27d) is an insertion port, (28) is a coil spring, (38) is a ring-shaped spring, (48) is a leaf spring, (5)
8) is a coupling capacitor, (68) is a coupling resistor, (78)
is an overvoltage protection element. Note that the same reference numerals in each figure indicate the same or corresponding parts.
Claims (2)
段を収容するケーシングと、 前記ケーシングに設けられ且つ接地端子及び前記記憶手
段にデータを入出力するための入出力端子を含む複数の
端子を有する外部接続用コネクタと、 前記接地端子と前記記憶手段とを接続する第１の接地ラ
インと、 前記接地端子の近傍において前記第１の接地ラインから
分岐した第２の接地ラインと、 前記第２の接地ラインと前記ケーシングとを電気的に結
合するための結合手段と を備えたことを特徴とする携帯型半導体記憶装置。(1) A storage means for storing data, a casing that houses the storage means, and a plurality of terminals provided on the casing, including a ground terminal and an input/output terminal for inputting and outputting data to and from the storage means. a first grounding line connecting the grounding terminal and the storage means; a second grounding line branching from the first grounding line in the vicinity of the grounding terminal; 1. A portable semiconductor memory device comprising: coupling means for electrically coupling two ground lines and the casing.
ネクタの挿入口側に長く形成されている請求項１記載の
装置。(2) The device according to claim 1, wherein the ground terminal of the connector is formed longer on the insertion opening side of the connector than other terminals.
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2108634A JPH0410295A (en) | 1990-04-26 | 1990-04-26 | Portable semiconductor memory |
| DE19904036081 DE4036081C2 (en) | 1990-04-26 | 1990-11-13 | Semiconductor memory plug-in module |
| GB9103394A GB2243493B (en) | 1990-04-26 | 1991-02-19 | Portable semiconductor device |
| US07/912,117 US5189638A (en) | 1990-04-26 | 1992-07-09 | Portable semiconductor memory device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2108634A JPH0410295A (en) | 1990-04-26 | 1990-04-26 | Portable semiconductor memory |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0410295A true JPH0410295A (en) | 1992-01-14 |
Family
ID=14489772
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2108634A Pending JPH0410295A (en) | 1990-04-26 | 1990-04-26 | Portable semiconductor memory |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0410295A (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0591139U (en) * | 1992-05-25 | 1993-12-10 | 株式会社フジクラ | Simple waterproof structure for communication cable |
| JPH09308071A (en) * | 1996-05-08 | 1997-11-28 | Thomas & Betts Corp <T&B> | Method and apparatus for sealing narrow and long splice part of electric cable |
| US6617667B2 (en) * | 2001-09-17 | 2003-09-09 | Mitsubishi Denki Kabushiki Kaisha | Optical device carrier |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62229692A (en) * | 1986-03-28 | 1987-10-08 | シャープ株式会社 | Static electricity absorbing structure of electronic equipment |
| JPS62272599A (en) * | 1986-05-21 | 1987-11-26 | 株式会社日立製作所 | Electronic device |
| JPH022094A (en) * | 1988-06-13 | 1990-01-08 | Canon Inc | Electronic equipment |
-
1990
- 1990-04-26 JP JP2108634A patent/JPH0410295A/en active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62229692A (en) * | 1986-03-28 | 1987-10-08 | シャープ株式会社 | Static electricity absorbing structure of electronic equipment |
| JPS62272599A (en) * | 1986-05-21 | 1987-11-26 | 株式会社日立製作所 | Electronic device |
| JPH022094A (en) * | 1988-06-13 | 1990-01-08 | Canon Inc | Electronic equipment |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0591139U (en) * | 1992-05-25 | 1993-12-10 | 株式会社フジクラ | Simple waterproof structure for communication cable |
| JPH09308071A (en) * | 1996-05-08 | 1997-11-28 | Thomas & Betts Corp <T&B> | Method and apparatus for sealing narrow and long splice part of electric cable |
| US6617667B2 (en) * | 2001-09-17 | 2003-09-09 | Mitsubishi Denki Kabushiki Kaisha | Optical device carrier |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5189638A (en) | Portable semiconductor memory device | |
| US8081408B2 (en) | Protection of exposed contacts connected to a bridge rectifier against electrostatic discharge | |
| JPH04153096A (en) | Portable memory device | |
| ZA200606095B (en) | Device for protection against voltage surges with parallel simultaneously triggered spark-gaps | |
| EP2618442B1 (en) | Electronic device and board usable in the electronic device with ESD and leakage current protection | |
| EP2003752B1 (en) | Circuit for preventing surge, connector and electronic apparatus thereof | |
| JPS5928836A (en) | Vertical surge protecting housing | |
| GB2243493A (en) | Electrostatic protection of portable semiconductor memory device | |
| KR101475147B1 (en) | Connection apparatus circuit and high voltage surge protection method thereof | |
| JPH0410295A (en) | Portable semiconductor memory | |
| JPH0428083A (en) | Portable semiconductor storage device | |
| JP2007207857A (en) | Portable terminal and printed board therefor | |
| JPH0410296A (en) | Portable semiconductor memory | |
| JPH05182718A (en) | Transient inhibit connector | |
| CN210867189U (en) | Protection circuit and signal acquisition device | |
| JP3401413B2 (en) | Noise suppression device | |
| CN110190592B (en) | Communication control device | |
| CN107482606A (en) | A kind of circuit for preventing surge, electromagnetic compatible protective circuit and Switching Power Supply | |
| CN212935516U (en) | Super-capacity filtering lightning protection device and lightning protection box | |
| JP2000261957A (en) | Surge absorber and indoor wiring method using the same | |
| JPH1050453A (en) | Circuit protection instrument and printed substrate | |
| JP2595491B2 (en) | Surface mount protection circuit components | |
| JP2005223201A (en) | Flexible substrate for protecting between terminals and receptacle including the substrate | |
| JP3832625B2 (en) | Antistatic battery pack | |
| JP2002064932A (en) | Electronic quipment and discharging circuit therefor |