JPH0397343A - Data monitor equipment - Google Patents

Data monitor equipment

Info

Publication number
JPH0397343A
JPH0397343A JP1235031A JP23503189A JPH0397343A JP H0397343 A JPH0397343 A JP H0397343A JP 1235031 A JP1235031 A JP 1235031A JP 23503189 A JP23503189 A JP 23503189A JP H0397343 A JPH0397343 A JP H0397343A
Authority
JP
Japan
Prior art keywords
data
address
pointer
page
stored
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP1235031A
Other languages
Japanese (ja)
Other versions
JP2563603B2 (en
Inventor
Shoichi Yamada
山田 小一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP1235031A priority Critical patent/JP2563603B2/en
Publication of JPH0397343A publication Critical patent/JPH0397343A/en
Application granted granted Critical
Publication of JP2563603B2 publication Critical patent/JP2563603B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Information Retrieval, Db Structures And Fs Structures Therefor (AREA)
  • Maintenance And Management Of Digital Transmission (AREA)

Abstract

PURPOSE:To search data with lots of strings at a high speed by providing a table to store a pointer pointing out an address of a succeeding page in advance to an address of each page corresponding to the data subject to search and using the pointer so as to discriminate whether or not plural consecutive data have specific patterns through the use of the pointer. CONSTITUTION:Line data D, A, B...C inputted sequentially via a communication line interface 1 are stored sequentially in the address area in a large capacity memory 2. A pointer pointing out an address of a succeeding page in advance is stored in an address of each page of a management table 7 corresponding to a searched data pattern (such as data A, B, C), an interrupt pointer INT is stored in an address of a page of the management table 7 corresponding to the last data pattern C, the data stored in the large capacity memory 2 is used as an address of the management table 7 to read a pointer and 3 consecutive data stored in the large capacity memory 2 are discriminated as to whether they are patterns A, B, C by using the pointer.

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、通信回線上のデータを順次バッファメモリに
一時格納し、連続する複数のデータが特定のパターンか
否かを高速でサーチするデータモニタ装置に関する。
DETAILED DESCRIPTION OF THE INVENTION Field of Industrial Application The present invention relates to a data monitoring device that sequentially temporarily stores data on a communication line in a buffer memory and searches at high speed whether or not a plurality of consecutive pieces of data correspond to a specific pattern. Regarding.

従来の技術 一般に、通信回線の事象を分析する場合、通信回線上の
データをデータ毎に例えばIOOMバイトのハードディ
スク等の大容量記憶装置(バッファメモリ)に取り込み
、連続する複数のデータが特定パターンか否かをサーチ
する。
Conventional technology Generally, when analyzing events on a communication line, data on the communication line is imported data by data into a large capacity storage device (buffer memory) such as an IOOM byte hard disk, and a plurality of consecutive pieces of data are analyzed to identify a specific pattern. Search whether or not.

第5図は、従来のデータモニタ装置の動作を説明するた
めのフローチャートであり、この例では、バッファメモ
リのアドレスDATAO, DATAI、DATA2・
・・に順次ストアされた入力データがデータパターンA
,B,Cであるか否かを判定する。
FIG. 5 is a flowchart for explaining the operation of a conventional data monitor device. In this example, buffer memory addresses DATAO, DATAI, DATA2.
The input data stored sequentially in ... is data pattern A.
, B, and C.

ステップ51において、バッファメモリのアドレスをア
ドレスDATAOにセットし、続くステップ52におい
て、そのアドレスのデータを最初のデータAと比較し、
一致しない場合にはステップ57に分岐してバッファメ
モリのアドレスを1つインクリメントし、ステップ51
に戻る。
In step 51, the address of the buffer memory is set to address DATAO, and in the subsequent step 52, the data at that address is compared with the first data A,
If they do not match, the process branches to step 57 and the buffer memory address is incremented by one, and the process proceeds to step 51.
Return to

ステップ52において、入力データと最初のデータAが
一致すると、ステップ53以下に進み、次のデータBと
の比較を行う。
If the input data and the first data A match in step 52, the process proceeds to step 53 and subsequent steps, where a comparison is made with the next data B.

ステップ54において、次のデータBが一致しない場合
にはステップ57に戻り、最初のデータAから再度比較
を行う。
In step 54, if the next data B does not match, the process returns to step 57 and the comparison is performed again starting from the first data A.

したがって、上記従来例では、入力データと特定のデー
タとを順次比較するというソフトウェアにより、連続す
る複数のデータが特定のパターンか否かをサーチするこ
とができる。
Therefore, in the conventional example described above, it is possible to search whether or not a plurality of consecutive pieces of data correspond to a specific pattern by using software that sequentially compares input data and specific data.

発明が解決しようとする課題 しかしながら、上記従来のデータモニタ装置では、入力
データと特定のデータとを順次比較し、一致するまで分
岐判断ステップを繰り返すので、サーチされるデータス
トリングスが増加すると、多くの処理時間を要し、した
がって、大容量記憶装置からの検索には不適当であると
いう問題点がある。
Problems to be Solved by the Invention However, in the conventional data monitoring device described above, the input data and specific data are sequentially compared and the branch judgment step is repeated until they match. The problem is that it requires processing time and is therefore unsuitable for retrieval from mass storage devices.

本発明は上記従来の問題点に鑑み、ストリングスが多い
データを高速でサーチすることができるデータモニタ装
置を提供することを目的とする。
SUMMARY OF THE INVENTION In view of the above-mentioned conventional problems, it is an object of the present invention to provide a data monitor device that can search data containing many strings at high speed.

課題を解決するための手段 本発明は上記目的を達成するために、サーチされるデー
タに対応する各ページのアドレスに、予め次ページのア
ドレスを指示するポインタをストアするためのテーブル
を設け、通信回線からメモリにストアされたデータをこ
のテーブルのアドレストシて、ポインタを順次読み出し
、このポインタにより、メモリにストアされた複数の連
続するデータが特定のパターンか否かを判定するように
したものである。
Means for Solving the Problems In order to achieve the above object, the present invention provides a table for storing a pointer indicating the address of the next page in advance at the address of each page corresponding to the data to be searched. The data stored in memory from the line is addressed to this table, the pointer is read out sequentially, and this pointer is used to determine whether or not multiple pieces of consecutive data stored in memory match a specific pattern. be.

作用 本発明は上記構戊により、データストリングスが増加し
ても処理ステップが変わらないので、ストリングスが多
いデータを高速でサーチすることができる。
According to the above-described structure, the processing steps of the present invention do not change even if the number of data strings increases, so that data containing many strings can be searched at high speed.

実施例 以下、図面を参照して本発明の実施例を説明する。第1
図は、本発明に係るデータモニタ装置の一実施例を示す
ブロック図、第2図は、第1図の大容量メモリの記憶内
容を示す説明図、第3図は、第1図の管理テーブルの記
憶内容を示す説明図、第4図は、第1図のデータモニタ
装置の動作を示すフローチャートである。
Embodiments Hereinafter, embodiments of the present invention will be described with reference to the drawings. 1st
1 is a block diagram showing an embodiment of the data monitoring device according to the present invention, FIG. 2 is an explanatory diagram showing the storage contents of the large capacity memory shown in FIG. 1, and FIG. 3 is a management table shown in FIG. 1. FIG. 4 is a flowchart showing the operation of the data monitor device shown in FIG. 1.

第1図において、1は、通信回線との接続を行うための
通信回線インタフェースであり、通信回線上には、例え
ばASCIIコード「41」であるデータA,ASCI
Iコード「42」であるデータB,ASCIIコード「
43」であるデータC,ASCIIコード「44」であ
るデータD等の回線データが伝送される。
In FIG. 1, reference numeral 1 denotes a communication line interface for connecting with a communication line, and on the communication line, data A, which has an ASCII code "41", for example, and an ASCII
Data B with I code “42”, ASCII code “
Line data such as data C with an ASCII code of ``43'' and data D with an ASCII code of ``44'' are transmitted.

2は、通信回線インタフェース1を介して受信した回線
データがD M A (Direct Memory 
Access)により高速でストアされる大容量メモリ
であり、大容量メモリ2には例えば第2図に示すように
、通信回線インタフェース1を介して順次入力した回線
データD,A,B・・・CがアドレスDATAO、DA
TAI、DATA2 − DATAnのエリアに順次ス
トアされる。
2, the line data received via the communication line interface 1 is transferred to DMA (Direct Memory).
For example, as shown in FIG. 2, the large capacity memory 2 stores line data D, A, B...C sequentially input via the communication line interface 1. is the address DATAO, DA
They are sequentially stored in the TAI, DATA2-DATAn areas.

第1図に戻り、3は、後述するように通信制御を行った
り、データモニタ装置全体を制御するための中央処理装
置(CPU)であり、CPU3は、大容量メモリ2のポ
インタを管理するためのベースポインタBPと、後述す
る管理テーブル7のポインタを管理するためのインデッ
クスレジスタSI1ベースレジスタBX及びアキューム
レータAX等を備えている。
Returning to FIG. 1, 3 is a central processing unit (CPU) for controlling communication and controlling the entire data monitor device as described later, and CPU 3 is for managing pointers in large capacity memory 2. BP, an index register SI1, a base register BX, an accumulator AX, etc. for managing the pointer of a management table 7, which will be described later.

4は、CPU3が通信制御を行ったり、データモニタ装
置全体を制御するためのプログラムが格納されたリード
オンリメモリ(ROM) 、5は、回線データをCRT
6に表示等するための周辺LSIである。
4 is a read-only memory (ROM) in which programs for the CPU 3 to perform communication control and control the entire data monitor device are stored; 5 is a CRT for storing line data;
This is a peripheral LSI for displaying on 6.

管理テーブル7には、サーチされるデータパターン(例
えばデータA,B,C)に対応する各ページのアドレス
に、次ページのアドレスを指示するポインタが予め書き
込まれ、例えば第3図に示すように、第Oベージのロケ
ーション第41番地には、第1ページを示すポインタr
l 0 0Jが書き込まれ、第Oページの他のロケーシ
ョンにはポインタ「0」が書き込まれる。尚、第41番
地は、サーチパターンAのASCIIコード「41」に
対応する。
In the management table 7, a pointer indicating the address of the next page is written in advance at the address of each page corresponding to the data pattern to be searched (for example, data A, B, C), for example, as shown in FIG. , a pointer r indicating the first page is located at location number 41 of the Oth page.
l 0 0J is written, and pointer "0" is written to other locations in the Oth page. Note that the 41st address corresponds to the ASCII code "41" of search pattern A.

同様に、サーチパターンBのASCIIコード「42」
に対応するように、第1ページのロケーション第42番
地には、第2ページを示すポインタr2 0 0Jが書
き込まれ、他のロケーションには、第Oページにジャン
プするためのポインタr0 0Jが書き込まれる。
Similarly, search pattern B's ASCII code "42"
Corresponding to this, a pointer r2 0 0J indicating the second page is written in the 42nd location of the first page, and a pointer r0 0J for jumping to the Oth page is written in the other locations. .

また、サーチパターンCのASCIIコード「43」に
対応して、第2ページのロケーション第43番地をアク
セスすると、サーチ条件が合致したことを示す割り込み
が発生するように、割り込みポインタINTが初期化さ
れ、他のロケーションには、第Oベージにジャンプする
ためのポインタ「00」が書き込まれる。
Furthermore, in response to the ASCII code "43" of search pattern C, the interrupt pointer INT is initialized so that when the 43rd location on the second page is accessed, an interrupt is generated indicating that the search condition has been met. , a pointer "00" for jumping to the Oth page is written in other locations.

ここで、ページとは、ランダムアクセスメモリ(RAM
)が第O番地から第255番地のエリアにバウンダリ化
されていることをいう。
Here, a page is a random access memory (RAM).
) is bounded by the area from address O to address 255.

次に、第2図に示すようにデータD,A,B,E,A,
B,Cの順で入力したデータからデータパターンA,B
,Cをサーチする場合の動作を説明する。
Next, as shown in FIG. 2, data D, A, B, E, A,
Data patterns A and B are created from the data input in the order of B and C.
, C will be explained.

先ず第4図に示すステップ11において、インデックス
レジスタSIにデータ「0」を書き込むことによりクリ
アし、続くステップ12において、大容量メモリ2の先
頭アドレスDATAOをベースポインタBPに書き込む
。したがって、ベースポインタBPには大容量メモリ2
の先頭アドレスDATAOが書き込まれていることにな
る。
First, in step 11 shown in FIG. 4, the index register SI is cleared by writing data "0", and in the following step 12, the start address DATAO of the large capacity memory 2 is written to the base pointer BP. Therefore, the base pointer BP has large capacity memory 2.
This means that the first address DATAO has been written.

次いで、ステップ13において、ベースポインタBPが
示す大容量メモリ2のアドレスのデータをペースレジス
タBXに書き込む。この場合、サーチパターンDのAS
CIIコード「44」が書き込まれたことになる。
Next, in step 13, data at the address of the large capacity memory 2 indicated by the base pointer BP is written into the pace register BX. In this case, the AS of search pattern D
This means that CII code "44" has been written.

次いで、ステップ14において、ベースレジスタBXに
書き込まれた値「44」と、インデックスレジスタS■
に書き込まれた値「0」の和(=[BX] + [S 
I] )を求めてアキュームレータAXに読み込む。
Next, in step 14, the value "44" written in the base register BX and the index register S
The sum of the values “0” written in (= [BX] + [S
I]) and read it into the accumulator AX.

ここで、初゛期設定時に、管理テーブル7の第0ベージ
のロケーション第41番地以外のロケーションには「0
」がセットされているので(先頭データAが不一致)、
ステップ15において、そのデータ「0」をインデック
スレジスタS■に転送し、続くステップ16において、
ベースポインタBPを1つインクリメントし、ステップ
13に戻って次の入力データDATA1からサーチを再
開する。
Here, at the time of initial setting, the locations other than location number 41 on the 0th page of the management table 7 are set to "0".
” is set (first data A does not match),
In step 15, the data "0" is transferred to the index register S■, and in the following step 16,
The base pointer BP is incremented by one, and the process returns to step 13 to restart the search from the next input data DATA1.

上記一連の動作をアドレスDATA毎に説明すると、 アドレスDATAI (1)アドレスDATAIが示すデータAのASCII
コード「41」を大容量メモリ2からペースレジスタB
Xに転送する(ステップ13)。
The above series of operations will be explained for each address DATA as follows: Address DATAI (1) ASCII of data A indicated by address DATAI
Code “41” is transferred from large capacity memory 2 to pace register B.
Transfer to X (step 13).

(2)[BX] + [S I]を求め、アキュームレ
ークAXに転送する(ステップ14)。したがって、イ
ンデックスレジスタSIには、データ「0」がセットさ
れているので、合計が「41」となり、管理テーブル7
の第Oベージのロケーション第41番地に予め書き込ま
れたポインタrl O OJがアキュームレータAXに
転送される(先頭データAが一致)。
(2) Obtain [BX] + [S I] and transfer it to the accumulation rake AX (step 14). Therefore, since data "0" is set in the index register SI, the total is "41" and the management table 7
The pointer rl O OJ written in advance at the 41st location of the Oth page is transferred to the accumulator AX (the leading data A matches).

(3)アキュームレータAXに書き込ま−れたポインタ
rloOJをインデックスレジスタSIに転送する(ス
テップ15)。
(3) Transfer pointer rloOJ written in accumulator AX to index register SI (step 15).

(4)ベースポインタBPを1つインクリメントする(
ステップ16)。
(4) Increment base pointer BP by one (
Step 16).

アドレスDATA2 (1)アドレスDATA2が示すデータBのASCII
コード「42」を大容量メモリ2からペースレジスタB
Xに転送する(ステップ13)。
Address DATA2 (1) ASCII of data B indicated by address DATA2
Code “42” is transferred from large capacity memory 2 to pace register B.
Transfer to X (step 13).

(2)[BX] + [SI]を求め、アキュームレー
タAXに転送する(ステップ14)。したがって、イン
デックスレジスタSIには、データrl 0 0Jがセ
ットされているので、合計が「142」となり、管理テ
ーブル7の第1ページのロケーション第42番地に予め
書き込まれたポインタr2 0 0Jがアキュームレー
タAXに転送される(2番目のデータBが一致)。
(2) Find [BX] + [SI] and transfer it to accumulator AX (step 14). Therefore, since the data rl 0 0J is set in the index register SI, the total becomes "142", and the pointer r2 0 0J written in advance at the 42nd location of the first page of the management table 7 is set to the accumulator AX. (the second data B matches).

(3)アキュームレータAXに書き込まれたポインタr
2 0 0JをインデックスレジスタSlに転送する(
ステップ15)。
(3) Pointer r written to accumulator AX
Transfer 2 0 0J to index register Sl (
Step 15).

(4)ベースポインタBPを1つインクリメントする(
ステップ16)。
(4) Increment base pointer BP by one (
Step 16).

アドレスDATA3 (1)アドレスDATA3が示すデータEのASCII
コード「45」を大容量メモリ2からペースレジスタB
Xに転送する(ステップ13)。
Address DATA3 (1) ASCII of data E indicated by address DATA3
Code “45” is transferred from large capacity memory 2 to pace register B.
Transfer to X (step 13).

(2)[BX] + [S Iコを求め、アキュームレ
ータAXに転送する(ステップ14)。したがって、イ
ンデックスレジスタSIには、データr200Jがセッ
トされているので、合計が「245」となり、管理テー
ブル7の第2ページのロケーション第45番地に予め書
き込まれたポインタrOJがアキュームレータAXに転
送される(3番目のデータが不一致)。
(2) Obtain [BX] + [S I and transfer it to accumulator AX (step 14). Therefore, since the data r200J is set in the index register SI, the total becomes "245", and the pointer rOJ written in advance at the 45th location of the second page of the management table 7 is transferred to the accumulator AX. (The third data is inconsistent).

(3)アキュームレータAXに書き込まれたポインタ「
0」をインデックスレジスタS■に転送する(ステップ
15)。この場合、回線データがデータA,B,Eの順
で入力しているので、サーチ条件に合致しなくなり、し
たがって、ページメモリを第0ページにセットすること
により最初から再びサーチを開始する。
(3) Pointer written to accumulator AX
0'' to index register S■ (step 15). In this case, since the line data is input in the order of data A, B, and E, the search conditions are no longer met, and the search is therefore restarted from the beginning by setting the page memory to the 0th page.

(4)ベースポインタBPを1つインクリメントする(
ステップ16)。
(4) Increment base pointer BP by one (
Step 16).

アドレスDATA4 データAが大容量メモリ2にストアされているので、デ
ータDATAIの場合と同じである(先頭データAが一
致)。
Address DATA4 Since data A is stored in the large capacity memory 2, it is the same as the case of data DATAI (first data A matches).

アドレスDATA5 データBが大容量メモリ2にストアされているので、デ
ータDATA2の場合と同じである(2番目のデータB
が一致)。
Address DATA5 Since data B is stored in large capacity memory 2, it is the same as the case of data DATA2 (the second data B
matches).

アドレスDATA6 (1)アドレスDATA6が示すデータCのASCT■
コード「43」を大容量メモリ2からペースレジスタB
Xに転送する(ステップ13)。
Address DATA6 (1) ASCT of data C indicated by address DATA6
Code “43” is transferred from large capacity memory 2 to pace register B.
Transfer to X (step 13).

(2)[BX] + [S I]を求め、アキュームレ
ータAXに転送する(ステップ14)。したがって、イ
ンデックスレジスタS■には、データr2 0 0Jが
セットされているので、合計が「243」となり、管理
テーブル7の第2ページのロケーション第43番地がア
クセスされるので割り込みが発生し(3番目のデータが
一致)、サーチ条件が成立する。
(2) Obtain [BX] + [S I] and transfer it to accumulator AX (step 14). Therefore, since the data r2 0 0J is set in the index register S■, the total becomes "243", and the 43rd location of the second page of the management table 7 is accessed, so an interrupt occurs (3 th data match), the search condition is satisfied.

したがって、上記実施例によれば、サーチされるデータ
パターンA,Bに対応する管理テーブル7の各ページの
アドレスに、予め次ページのアドレスを指示するポイン
タをストアするとともに、最後のデータパターンCに対
応する管理テーブル7のページのアドレスに割り込みポ
インタINTをストアし、大容量メモリ2にストアされ
たデータを管理テーブル7のアドレスとしてポインタを
読み出し、このポインタにより大容量メモリ2にストア
された3つの連続するデータがパターンASB,Cか否
かを判定するので、データストリングスが増加しても処
理ステップが変わらないので、高速でサーチすることが
できる。
Therefore, according to the above embodiment, a pointer indicating the address of the next page is stored in advance at the address of each page of the management table 7 corresponding to the data patterns A and B to be searched, and a pointer indicating the address of the next page is stored in advance in the address of each page of the management table 7 corresponding to the data patterns A and B to be searched. The interrupt pointer INT is stored at the address of the corresponding page of the management table 7, and the pointer is read out using the data stored in the large capacity memory 2 as the address of the management table 7. Since it is determined whether or not continuous data corresponds to patterns ASB and C, the processing steps do not change even if the number of data strings increases, so a search can be performed at high speed.

尚、上記実施例では、管理テーブル7の1つの番地にポ
インタを書き込んだが、複数の番地に次ページのポイン
タを書き込むことにより複数のデータパターンをサーチ
することができる。
In the above embodiment, a pointer is written at one address in the management table 7, but by writing next page pointers at a plurality of addresses, a plurality of data patterns can be searched.

発明の効果 以上説明したように、本発明は、サーチされるデータに
対応する各ページのアドレスに、予め次ページのアドレ
スを指示するポインタをストアするためのテーブルを設
け、通信回線からメモリに順次ストアされたデータをこ
のテーブルのアドレスとしてポインタを順次読み出し、
このポインタによりメモリにストアされた復数の連続す
るデータが特定のパターンか否かを判定するようにした
ので、ストリングスが多いデータを高速でサーチするこ
とができる。
Effects of the Invention As explained above, the present invention provides a table for storing a pointer indicating the address of the next page in advance at the address of each page corresponding to the data to be searched, and sequentially stores the pointer from the communication line to the memory. Sequentially read the pointer using the stored data as the address of this table,
Since this pointer is used to determine whether or not the continuous data stored in the memory has a specific pattern, data containing many strings can be searched at high speed.

【図面の簡単な説明】 第1図は、本発明に係るデータモニタ装置のー実施例を
示すブロック図、第2図は、第1図の大容量メモリの記
憶内容を示す説明図、第3図は、第1図の管理テーブル
の記憶内容を示す説明図、第4図は、第1図のデータモ
ニタ装置の動作を示すフローチャート、第5図は、従来
のデータモニタ装置の動作を示すフローチャートである
。 1・・・通信回線インタフェース、2・・・大容量メモ
リ、3・・・中央処理装置(CPU)、7・・・管理テ
ーブル、SI・・・インデックスレジスタ、BX・・・
ペースレジスタ、AX・・・アキ二−ムレータ、BP・
・・ベースポインタ。
[BRIEF DESCRIPTION OF THE DRAWINGS] FIG. 1 is a block diagram showing an embodiment of the data monitoring device according to the present invention, FIG. 2 is an explanatory diagram showing the storage contents of the large capacity memory of FIG. 1. FIG. 4 is a flowchart showing the operation of the data monitoring device shown in FIG. 1. FIG. 5 is a flowchart showing the operation of the conventional data monitoring device. It is. 1... Communication line interface, 2... Large capacity memory, 3... Central processing unit (CPU), 7... Management table, SI... Index register, BX...
Pace register, AX...Akinimulator, BP/
...Base pointer.

Claims (2)

【特許請求の範囲】[Claims] (1)通信回線上のデータを順次ストアするためのメモ
リと、 サーチされるデータに応じて各ページのアドレスに、予
め次ページのアドレスを指示するポインタをストアする
ためのテーブルと、 前記メモリにストアされたデータを前記テーブルのアド
レスとして、ポインタを順次読み出す手段と、 前記ポインタにより、前記メモリに順次ストアされた複
数の連続するデータが特定のパターンか否かを判定する
手段とを有するデータモニタ装置。
(1) A memory for sequentially storing data on a communication line; a table for storing a pointer indicating the next page address in advance at the address of each page according to the data to be searched; A data monitor comprising: means for sequentially reading out a pointer using stored data as an address of the table; and means for determining, using the pointer, whether a plurality of consecutive data sequentially stored in the memory corresponds to a specific pattern. Device.
(2)サーチされるデータの最後のパターンに対応する
前記テーブルのページのアドレスに、前記メモリに順次
ストアされた複数のデータが特定のパターンであること
を示すポインタをストアすることを特徴とする請求項(
1)記載のデータモニタ装置。
(2) A pointer indicating that the plurality of data sequentially stored in the memory is a specific pattern is stored at the address of the page of the table corresponding to the last pattern of data to be searched. Claims (
1) The data monitoring device described above.
JP1235031A 1989-09-11 1989-09-11 Data monitoring device Expired - Fee Related JP2563603B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1235031A JP2563603B2 (en) 1989-09-11 1989-09-11 Data monitoring device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1235031A JP2563603B2 (en) 1989-09-11 1989-09-11 Data monitoring device

Publications (2)

Publication Number Publication Date
JPH0397343A true JPH0397343A (en) 1991-04-23
JP2563603B2 JP2563603B2 (en) 1996-12-11

Family

ID=16980060

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1235031A Expired - Fee Related JP2563603B2 (en) 1989-09-11 1989-09-11 Data monitoring device

Country Status (1)

Country Link
JP (1) JP2563603B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008526109A (en) * 2004-12-23 2008-07-17 ソレラ ネットワークス インコーポレイテッド Method and apparatus for network packet capture distributed storage system

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6474628A (en) * 1987-09-16 1989-03-20 Fujitsu Ltd Associative list processing system
JPS6474619A (en) * 1987-09-17 1989-03-20 Japan Broadcasting Corp Method for retrieving plural patterns
JPH01154223A (en) * 1987-12-10 1989-06-16 Fujitsu Ltd Data retrieving system

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6474628A (en) * 1987-09-16 1989-03-20 Fujitsu Ltd Associative list processing system
JPS6474619A (en) * 1987-09-17 1989-03-20 Japan Broadcasting Corp Method for retrieving plural patterns
JPH01154223A (en) * 1987-12-10 1989-06-16 Fujitsu Ltd Data retrieving system

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008526109A (en) * 2004-12-23 2008-07-17 ソレラ ネットワークス インコーポレイテッド Method and apparatus for network packet capture distributed storage system
JP4759574B2 (en) * 2004-12-23 2011-08-31 ソレラ ネットワークス インコーポレイテッド Method and apparatus for network packet capture distributed storage system
JP2011222006A (en) * 2004-12-23 2011-11-04 Solera Networks Inc Method and apparatus for network packet capture distributed storage system

Also Published As

Publication number Publication date
JP2563603B2 (en) 1996-12-11

Similar Documents

Publication Publication Date Title
US5809494A (en) Method for rapidly and efficiently hashing records of large databases
CN104685498B (en) The hardware implementation mode of polymerization/division operation:Hash table method
US6938134B2 (en) System for storing block allocation information on multiple snapshots
US5752038A (en) Method and system for determining an optimal placement order for code portions within a module
US7213025B2 (en) Partitioned database system
JP3416502B2 (en) Array maintenance method
JP2003114816A (en) Data structure storing indexes in computer memory
US6449613B1 (en) Method and data processing system for hashing database record keys in a discontinuous hash table
CN102902763B (en) The method of association, retrieving information process data and process information task and device
CN102591855A (en) Data identification method and data identification system
US5838949A (en) System and method for execution-sequenced processing of electronic design simulation results
CN87103852A (en) Partial write control apparatus
CN100489855C (en) Apparatus and method for journaling database changes using minimized journal entries
CN100465946C (en) Data compiling method
US5519860A (en) Central processor index sort followed by direct record sort and write by an intelligent control unit
JPH0397343A (en) Data monitor equipment
CN113625967A (en) Data storage method, data query method and server
JP4511464B2 (en) Information processing system and information processing method
CN117393046B (en) Space transcriptome sequencing method, system, medium and equipment
JPH0962697A (en) Merchandise code retrieving system
JPH0782451B2 (en) Database management system
JPH0264832A (en) Disk cache memory control device
GB2285525A (en) A tape database control process
CN116880780A (en) Tree data writing method, device, machine-readable medium and memory
JPS61278932A (en) Method of processing data addition

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees