JPH03951B2 - - Google Patents

Info

Publication number
JPH03951B2
JPH03951B2 JP59172857A JP17285784A JPH03951B2 JP H03951 B2 JPH03951 B2 JP H03951B2 JP 59172857 A JP59172857 A JP 59172857A JP 17285784 A JP17285784 A JP 17285784A JP H03951 B2 JPH03951 B2 JP H03951B2
Authority
JP
Japan
Prior art keywords
ghost
transversal filter
signal
circuit
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP59172857A
Other languages
Japanese (ja)
Other versions
JPS6150467A (en
Inventor
Hiroyasu Shinho
Hiroyuki Nagai
Minoru Myata
Takuya Nishide
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP59172857A priority Critical patent/JPS6150467A/en
Publication of JPS6150467A publication Critical patent/JPS6150467A/en
Publication of JPH03951B2 publication Critical patent/JPH03951B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Picture Signal Circuits (AREA)

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、テレビ検波出力を入力としてビデオ
段にてゴースト除去を行なうゴースト除去装置に
関するものである。
DETAILED DESCRIPTION OF THE INVENTION Field of the Invention The present invention relates to a ghost removal device that receives a television detection output as input and performs ghost removal in a video stage.

従来例の構成とその問題点 近年、テレビジヨン放送を受信するにあたり、
ゴーストによる受信障害が多くなりゴーストを除
去する各種の装置が開発されている。その中で
も、トランスバーサルフイルタを用いてビデオ段
にてゴーストを除去する方式が主流になりつつあ
る。
Conventional configuration and its problems In recent years, when receiving television broadcasts,
Reception interference due to ghosts has increased, and various devices have been developed to remove ghosts. Among these, a method that uses a transversal filter to remove ghosts at the video stage is becoming mainstream.

第1図はそのような従来のゴースト除去装置の
一例の構成を示すブロツク図である。図中、1は
加算回路であり、ゴーストを含んだテレビ映像検
波信号Aとトランスバーサルフイルタ2の出力を
トランスバーサルフイルタのクロツク周波数成分
を除去するローパスフイルタ3を通過させた信号
Dとを加算してゴーストを除去するフイルタを構
成している。加算回路1の出力Cはクランプおよ
びA/D変換回路4で接続されている。この出力
Cは、トランスバーサルフイルタ2の入力端子及
び、AGCおよびビデオ切換回路10にも接続さ
れている。
FIG. 1 is a block diagram showing the configuration of an example of such a conventional ghost removal device. In the figure, numeral 1 is an adder circuit that adds the TV video detection signal A containing ghosts and the signal D obtained by passing the output of the transversal filter 2 through the low-pass filter 3 that removes the clock frequency component of the transversal filter. This constitutes a filter that removes ghosts. The output C of the adder circuit 1 is connected through a clamp and A/D conversion circuit 4. This output C is also connected to the input terminal of the transversal filter 2 and the AGC and video switching circuit 10.

映像検波信号Aは同期分離およびタイミングパ
ルス発生回路9及びAGCおよびビデオ切換回路
10へ接続されている。同期分離およびタイミン
グパルス発生回路9はゴースト除去装置の動作に
必要な入力映像信号Aに同期したパルスを発生す
る。
The video detection signal A is connected to a synchronization separation and timing pulse generation circuit 9 and an AGC and video switching circuit 10. The synchronization separation and timing pulse generation circuit 9 generates pulses synchronized with the input video signal A necessary for the operation of the ghost removal device.

マイクロコンピユータ5、プログラムROM
7、RAM6、DMA(Direct Memory access)
コントローラ8はデータバスラインlとアドレス
バスラインmとによつて接続され、ゴーストを除
去する為にトランスバーサルフイルタのタツプ加
重係数を適応等化によつて制御する制御部を構成
している。ゴースト情報を得る為にクランプA/
D変換回路4にもバスラインl,mが接続されて
いる。トランスバーサルフイルタ2とマイクロコ
ンピユータ5はデータバスラインlとアドレスバ
スラインmとによつて接続され、タツプ加重係数
の制御がマイクロコンピユータ5によつて行なわ
れる。トランスバーサルフイルタ2はタツプ加重
係数メモリを段数だけ有しており、メモリーの値
によつて各タツプの加重量が変る。同期分離およ
びタイミングパルス回路9の出力nはクロツクパ
ルスであり、3scsc:クロマ周波数)の周波数
を持つ。クロツクパルスnはDMAコントローラ
回路8のアドレスカウンタのクロツク及びトラン
スバーサルフイルタ2のクロツク及びクランプ
A/D変換回路4のサンプリングクロツクとして
供給されている。
Microcomputer 5, program ROM
7. RAM6, DMA (Direct Memory access)
The controller 8 is connected by a data bus line 1 and an address bus line m, and constitutes a control section that controls the tap weighting coefficient of the transversal filter by adaptive equalization in order to remove ghosts. Clamp A/ to get ghost information
Bus lines l and m are also connected to the D conversion circuit 4. Transversal filter 2 and microcomputer 5 are connected by data bus line l and address bus line m, and tap weighting coefficients are controlled by microcomputer 5. The transversal filter 2 has tap weighting coefficient memories corresponding to the number of stages, and the amount of weighting of each tap changes depending on the value in the memory. The output n of the synchronous separation and timing pulse circuit 9 is a clock pulse having a frequency of 3 sc ( sc : chroma frequency). The clock pulse n is supplied as the address counter clock of the DMA controller circuit 8, the transversal filter 2 clock, and the sampling clock of the clamp A/D conversion circuit 4.

同期分離およびタイミングパルス回路9の出力
Oは垂直同期信号の立下り(前縁部)を示す信号
であり、DMAコントローラ回路8とマイクロコ
ンピユータ5に接続されている。同期分離および
タイミングパルス回路9の出力Pはゴースト除去
装置に電源が供給された時にパワーオンクリアを
示す信号と受信チヤンネルが切換られた事を示す
信号の論理和をとつた信号であり、マイクロコン
ピユータ5に接続されている。
The output O of the synchronization separation and timing pulse circuit 9 is a signal indicating the falling edge (leading edge) of the vertical synchronization signal, and is connected to the DMA controller circuit 8 and the microcomputer 5. The output P of the synchronization separation and timing pulse circuit 9 is a signal obtained by calculating the logical sum of a signal indicating power-on clear when power is supplied to the ghost removal device and a signal indicating that the reception channel has been switched, and is a signal obtained by calculating the logical sum of a signal indicating power-on clear when power is supplied to the ghost removal device and a signal indicating that the receiving channel has been switched. 5.

以上の様に構成された従来のゴースト除去装置
について、以下、その動作を説明する。ゴースト
除去装置に電源が供給された時、あるいは受信チ
ヤンネルが切換られた事をマイクロコンピユータ
5は信号Pによつて検知し、トランスバーサルフ
イルタのタツプ重み係数をクリアし、Dのトラン
スバーサルフイルタ信号出力は零となる。同期分
離およびタイミングパルス回路9の出力Oは、テ
レビ映像検波信号Aより同期分離された作られ
た、垂直同期の前縁を含んで垂直同期信号の位置
を示すパルスであり、マイクロコンピユータをホ
ールド状態にする。この期間、DMAコントロー
ラ8によつて、クランプA/D変換回路4のデジ
タル出力はRAM6へ書込まれる。RAM6へ
DMAされた信号は垂直同期信号の立下り部を基
準としてゴーストの位置および大きさがマイクロ
コンピユータ5によつて演算される。
The operation of the conventional ghost removal device configured as described above will be described below. The microcomputer 5 detects by the signal P that power is supplied to the ghost removal device or that the reception channel is switched, clears the tap weighting coefficient of the transversal filter, and outputs the transversal filter signal of D. becomes zero. The output O of the synchronization separation and timing pulse circuit 9 is a pulse that is generated by synchronization separation from the TV video detection signal A and indicates the position of the vertical synchronization signal, including the leading edge of the vertical synchronization, and puts the microcomputer in a hold state. Make it. During this period, the digital output of the clamp A/D conversion circuit 4 is written into the RAM 6 by the DMA controller 8. To RAM6
The microcomputer 5 calculates the position and size of a ghost on the DMA signal using the falling edge of the vertical synchronization signal as a reference.

この様にして演算されたゴースト情報に基づい
てマイクロコンピユータ5はゼロフオーシング法
あるいは相関法によつてトランスバーサルフイル
タ2のタツプ利得修正演算を行ない、垂直同期信
号の立下り以後が平坦になるよう制御される。ト
ランスバーサルフイルタ2はタツプ段数分のタツ
プ加重係数メモリーを有しており、各タツプ加重
係数メモリーの出力はタツプ段数分のA/D変換
器によつてデジタル値よりアナログ値に変換さ
れ、各タツプの加減算制御がなされる。
Based on the ghost information calculated in this way, the microcomputer 5 performs a tap gain correction calculation of the transversal filter 2 by the zero-following method or the correlation method, so that the vertical synchronization signal after the fall becomes flat. controlled. The transversal filter 2 has tap weighting coefficient memories corresponding to the number of tap stages, and the output of each tap weighting coefficient memory is converted from a digital value to an analog value by an A/D converter corresponding to the number of tap stages. Addition and subtraction control is performed.

この様なゴースト除去装置にあつては、トラン
スバーサルフイルタ2内のタツプ加重係数メモリ
ーのビツト数と各タツプ加重係数の最大値によつ
て最大出力と最小分解能が制限されてしまう。従
つて、一定のビツト数の場合、大きなゴーストを
除去しようとすれば、小さなゴーストの時に除去
後の残留ゴーストが大きくなり、小さなゴースト
の時に残留ゴーストが充分に小さくなる分解能に
しようとすれば、大きなゴーストを除去できない
という欠点があつた。
In such a ghost removal device, the maximum output and minimum resolution are limited by the number of bits in the tap weighting coefficient memory in the transversal filter 2 and the maximum value of each tap weighting coefficient. Therefore, for a fixed number of bits, if you try to remove a large ghost, the residual ghost after removal will be large for a small ghost, and if you try to make the resolution such that the residual ghost is sufficiently small for a small ghost, The drawback was that large ghosts could not be removed.

発明の目的 本発明は、上記従来の問題点を解消するもの
で、定まつたビツト数のタツプ加重係数メモリー
を有するトランスバーサルフイルタを使用して、
強いゴーストの存在する地域においても、また弱
いゴーストのみ存在する地域においても最大限の
ゴースト除去性能を発揮するゴースト除去装置を
提供しようとするものである。
OBJECT OF THE INVENTION The present invention solves the above-mentioned conventional problems by using a transversal filter having a tap weighting coefficient memory of a fixed number of bits.
It is an object of the present invention to provide a ghost removal device that exhibits maximum ghost removal performance both in areas where strong ghosts exist and in areas where only weak ghosts exist.

発明の構成 本発明によるゴースト除去装置は、タツプ加重
係数メモリーを有し、タツプ加重係数メモリーを
デジタル−アナログ変換してトランスバーサルフ
イルタのタツプ加重制御を行なうゴースト除去フ
イルタを構成し、トランスバーサルフイルタの出
力に可変利得制御増幅器を接続し、その利得制御
をゴーストの強さに応じて制御するようになし、
定まつたビツト数のタツプ係数メモリーであつて
も残留ゴーストをより少なくすることができるよ
うにしたものである。
Composition of the Invention The ghost removal device according to the present invention comprises a ghost removal filter that has a tap weighting coefficient memory and performs tap weighting control of a transversal filter by converting the tap weighting coefficient memory from digital to analog. A variable gain control amplifier is connected to the output, and its gain is controlled according to the strength of the ghost.
Even if the tap coefficient memory has a fixed number of bits, residual ghosts can be further reduced.

実施例の説明 以下、本発明の一実施例について図面を参照し
ながら説明する。
DESCRIPTION OF EMBODIMENTS An embodiment of the present invention will be described below with reference to the drawings.

第2図は本発明の一実施例におけるゴースト除
去装置のブロツク図を示すものである。図におい
て、各ブロツク1〜10、信号線l〜p、信号A
〜Dは第1図の従来例と同一である。
FIG. 2 shows a block diagram of a ghost removal device according to an embodiment of the present invention. In the figure, each block 1 to 10, signal lines l to p, signal A
-D are the same as the conventional example shown in FIG.

ローパスフイルタ3の出力を入力とする可変利
得増幅回路11が接続され、その出力が加算回路
1の一入力となつている。可変利得増幅回路11
はデータバスラインl、アドレスバスラインmと
によつてマイクロコンピユータ5と接続されてい
る。
A variable gain amplifier circuit 11 that receives the output of the low-pass filter 3 as an input is connected, and its output serves as one input of the adder circuit 1 . Variable gain amplifier circuit 11
is connected to the microcomputer 5 by a data bus line l and an address bus line m.

第3図は可変利得増幅回路11の一実施例を詳
細に記したものである。トランジスタ23、トラ
ンジスタ24は差動増幅器を構成している。直流
電源22はトランジスタ23のベースに接続され
バイアス電圧を与えている。トランジスタ24の
ベースにはデジタル−アナログ変換器33で作ら
れる直流電圧が与えられている。トランジスタ2
3,24のエミツタにはそれぞれ抵抗26,27
が接続され、抵抗の各他端はトランジスタ25の
コレクタと接続されている。トランジスタ25の
エミツタは抵抗28を介して接地されている。ト
ランジスタ25のベースにはコンデンサ29を介
してトランスバーサルフイルタ2の出力をローパ
スフイルタ3を通した信号Eが接続されている。
トランジスタ23のコレクタは電源Fにトランジ
スタ24のコレクタは負荷抵抗30を介して電源
Fに接続されている。トランジスタ24のコレク
タは、エミツタフオロワーを構成するトランジス
タ31のベースに接続されている。トランジスタ
31のコレクタは電源に、エミツタは抵抗32を
介して、接地されている。トランジスタ31の出
力は反転アンプ35を通つて加算回路の一入力へ
信号Fとして接続されている。デジタル−アナロ
グ変換器33には、データバスラインlとアドレ
スバスラインmをアドレスデコーダ回路34でア
ドレスデコードした信号CEが接続されている。
FIG. 3 shows an embodiment of the variable gain amplifier circuit 11 in detail. Transistor 23 and transistor 24 constitute a differential amplifier. A DC power supply 22 is connected to the base of a transistor 23 and provides a bias voltage. A DC voltage generated by a digital-to-analog converter 33 is applied to the base of the transistor 24 . transistor 2
Resistors 26 and 27 are connected to emitters 3 and 24, respectively.
are connected, and each other end of the resistor is connected to the collector of the transistor 25. The emitter of transistor 25 is grounded via resistor 28. A signal E obtained by passing the output of the transversal filter 2 through a low-pass filter 3 is connected to the base of the transistor 25 via a capacitor 29.
The collector of the transistor 23 is connected to the power source F, and the collector of the transistor 24 is connected to the power source F via a load resistor 30. The collector of the transistor 24 is connected to the base of a transistor 31 forming an emitter follower. The collector of the transistor 31 is connected to a power supply, and the emitter is connected to ground via a resistor 32. The output of the transistor 31 is connected as a signal F through an inverting amplifier 35 to one input of the adder circuit. A signal CE obtained by address decoding data bus line l and address bus line m by an address decoder circuit 34 is connected to the digital-to-analog converter 33 .

上記構成のゴースト除去装置について、以下、
その動作説明を行なう。
Regarding the ghost removal device with the above configuration, the following is as follows.
The operation will be explained.

受信チヤンネルが変更された時、又はゴースト
除去装置に電源が入力された時に、マイクロコン
ピユータ5によつてトランスバーサルフイルタ2
のタツプ加重係数メモリーが全てクリアされ、信
号出力が零となる。この信号を入力とする可変利
得増幅器11の出力Fも零となる。従つて加算回
路1の出力はゴーストを除去する前のゴーストを
含んだままの信号が出力される。この信号をクラ
ンプ・アナログ−デジタル変換回路4によつて垂
直同期の立下りを含んでデジタル化し、DMAに
よつてRAM6に転送されたデータを基にして隣
接したサンプル点の差分をとる。この差分データ
の大きさによつてマイクロコンピユータ5はトラ
ンスバーサルフイルタの必要最大出力を演算し、
可変利得増幅器の利得を設定する。以後は従来例
と同一のタツプ加重係数の制御演算を行なつてゴ
ーストを除去する。
When the reception channel is changed or when power is input to the ghost removal device, the transversal filter 2 is controlled by the microcomputer 5.
All tap weighting coefficient memories are cleared and the signal output becomes zero. The output F of the variable gain amplifier 11 which receives this signal as input also becomes zero. Therefore, the output of the adder circuit 1 is a signal that still contains the ghost before the ghost is removed. This signal is digitized by the clamp analog-to-digital conversion circuit 4, including the falling edge of vertical synchronization, and the difference between adjacent sample points is calculated based on the data transferred to the RAM 6 by the DMA. Based on the size of this difference data, the microcomputer 5 calculates the required maximum output of the transversal filter,
Set the gain of the variable gain amplifier. Thereafter, ghosts are removed by performing the same control calculations for tap weighting coefficients as in the conventional example.

このように、本装置においては、ゴーストの大
きさによつてトランスバーサルフイルタの最大出
力を設定するので、定まつたビツト数のタツプ加
重係数メモリーを使用しても必要な最大出力で最
大の分解能を得ることができる。
In this way, in this device, the maximum output of the transversal filter is set according to the size of the ghost, so even if a tap weighting coefficient memory with a fixed number of bits is used, the maximum resolution can be achieved with the required maximum output. can be obtained.

発明の効果 以上のように、本発明によれば、定まつたビツ
ト数のタツプ加重係数を有するトランスバーサル
フイルタを用いても、可変利得増幅器の利得をゴ
ーストの強さに応じて設定することによつて、強
いゴーストの存在する地域でも弱いゴーストの地
域でも残留ゴーストを少なくすることができ、除
去性能の良いゴースト除去装置を提供できて有用
なものである。
Effects of the Invention As described above, according to the present invention, even if a transversal filter having a tap weighting coefficient of a fixed number of bits is used, the gain of the variable gain amplifier can be set according to the strength of ghosts. Therefore, it is possible to reduce residual ghosts both in areas where strong ghosts exist and in areas where weak ghosts exist, and it is possible to provide a ghost removal device with good removal performance, which is useful.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は従来例のゴースト除去装置のブロツク
図、第2図は本発明の一実施例のゴースト除去装
置のブロツク図、第3図は同ゴースト除去装置に
おける可変利得制御回路の具体例を示す回路図で
ある。 1……加算回路、2……トランスバーサルフイ
ルタ、3……ローパスフイルタ、4……クラン
プ・A/D変換回路、5……マイクロコンピユー
タ、6……RAM、7……プログラムROM、8
……DMAコントローラ、9……同期分離および
タイミングパルス回路、10……AGCおよびビ
デオ切換回路、11……可変利得増幅器、23,
24,25,31……トランジスタ、26,2
7,28,30,32……抵抗、33……D/A
変換器、34……アドレスデコーダ回路、35…
…反転アンプ。
FIG. 1 is a block diagram of a conventional ghost removal device, FIG. 2 is a block diagram of a ghost removal device according to an embodiment of the present invention, and FIG. 3 is a specific example of a variable gain control circuit in the same ghost removal device. It is a circuit diagram. 1...Addition circuit, 2...Transversal filter, 3...Low pass filter, 4...Clamp/A/D conversion circuit, 5...Microcomputer, 6...RAM, 7...Program ROM, 8
... DMA controller, 9 ... Synchronization separation and timing pulse circuit, 10 ... AGC and video switching circuit, 11 ... Variable gain amplifier, 23,
24, 25, 31...transistor, 26, 2
7, 28, 30, 32...Resistance, 33...D/A
Converter, 34...Address decoder circuit, 35...
...Inverting amplifier.

Claims (1)

【特許請求の範囲】[Claims] 1 タツプ加重係数メモリを備えたトランスバー
サルフイルタと、このトランスバーサルフイルタ
の出力信号を入力とする可変利得増幅器と、この
可変利得増幅器の出力信号とゴースト成分を含む
テレビ映像検波出力信号とを加算しゴースト成分
の除去された映像信号として出力する加算回路
と、この加算回路の出力信号をアナログ−デジタ
ル変換したデジタル信号に基づいて上記可変利得
増幅器の利得を設定する演算制御回路およびトラ
ンスバーサルフイルタのタツプ加重係数制御部と
を備えたゴースト除去装置。
1 A transversal filter equipped with a tap weighting coefficient memory, a variable gain amplifier that receives the output signal of this transversal filter, and an output signal of this variable gain amplifier and a TV video detection output signal containing a ghost component are added together. An adder circuit that outputs a video signal from which ghost components have been removed, an arithmetic control circuit that sets the gain of the variable gain amplifier based on a digital signal obtained by analog-to-digital conversion of the output signal of the adder circuit, and a transversal filter tap. A ghost removal device comprising a weighting coefficient control section.
JP59172857A 1984-08-20 1984-08-20 Ghost eliminating device Granted JPS6150467A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59172857A JPS6150467A (en) 1984-08-20 1984-08-20 Ghost eliminating device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59172857A JPS6150467A (en) 1984-08-20 1984-08-20 Ghost eliminating device

Publications (2)

Publication Number Publication Date
JPS6150467A JPS6150467A (en) 1986-03-12
JPH03951B2 true JPH03951B2 (en) 1991-01-09

Family

ID=15949578

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59172857A Granted JPS6150467A (en) 1984-08-20 1984-08-20 Ghost eliminating device

Country Status (1)

Country Link
JP (1) JPS6150467A (en)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58201476A (en) * 1982-05-20 1983-11-24 Sanyo Electric Co Ltd Ghost eliminating device

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5961671U (en) * 1982-10-18 1984-04-23 三洋電機株式会社 Ghost removal circuit for television receivers

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58201476A (en) * 1982-05-20 1983-11-24 Sanyo Electric Co Ltd Ghost eliminating device

Also Published As

Publication number Publication date
JPS6150467A (en) 1986-03-12

Similar Documents

Publication Publication Date Title
US4517520A (en) Circuit for converting a staircase waveform into a smoothed analog signal
US4303895A (en) Automatic equalizer
JPS5596748A (en) Adaptive signal discrimination unit
EP0331017B1 (en) Picture quality adjusting circuit with fir filter for digital processing
JP3465951B2 (en) Inverting delay circuit
JPH03951B2 (en)
JPH0218789B2 (en)
JPS6346881A (en) Digital outline correcting circuit
JPH0249075B2 (en)
JP2979712B2 (en) Filter device
JP2996086B2 (en) Ghost removal device
JP2635668B2 (en) Digital waveform equalizer
JPH0523543B2 (en)
JPH0294965A (en) Method for correcting outline and digital outline correcting circuit
JP2734196B2 (en) Ghost removal device
JPH0259669B2 (en)
JP2918072B2 (en) Waveform equalizer of MUSE decoder
JPS60160269A (en) Waveform equalizing circuit
JPS62159984A (en) Signal off-set circuit
JP3011422B2 (en) Waveform equalizer and waveform equalization method
JPH0369274A (en) Signal processing circuit
JPH06296251A (en) Noise eliminating circuit
JPH0537818A (en) Dispersal signal eliminating circuit
JPH03289270A (en) Ghost elimination circuit
JPH0161274B2 (en)