JPH039476A - Pull-up element leakage detecting system - Google Patents
Pull-up element leakage detecting systemInfo
- Publication number
- JPH039476A JPH039476A JP1144547A JP14454789A JPH039476A JP H039476 A JPH039476 A JP H039476A JP 1144547 A JP1144547 A JP 1144547A JP 14454789 A JP14454789 A JP 14454789A JP H039476 A JPH039476 A JP H039476A
- Authority
- JP
- Japan
- Prior art keywords
- pull
- leakage
- design rule
- rule information
- net
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000001514 detection method Methods 0.000 claims abstract description 23
- 238000010586 diagram Methods 0.000 description 6
- 238000000034 method Methods 0.000 description 3
- 238000013500 data storage Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
Abstract
Description
【発明の詳細な説明】
技術分野
本発明はプルアップ素子洩れ検出方式に関し、特に設計
ルールを参照しつつ論理回路内のプルアップ素子の洩れ
を検出する方式に関する。TECHNICAL FIELD The present invention relates to a pull-up element leakage detection method, and more particularly to a method for detecting pull-up element leakage in a logic circuit with reference to design rules.
従来技術
論理回路図内においては、各論理ゲートの入出力の関係
によってプルアップ素子(抵抗素子からなる)が必要と
なることがある。このプルアップ素子が設計ルールに従
って正しく設けられているかどうかのチエツクが必要と
なるが、従来において、設計者自身が論理回路図を目視
によりチエツクしつつ予め定められた設計ルールを参照
して、プルアップ素子洩れの検出を行っている。In a prior art logic circuit diagram, a pull-up element (consisting of a resistor element) may be required depending on the input/output relationship of each logic gate. It is necessary to check whether this pull-up element is installed correctly according to the design rules, but conventionally, the designer himself visually checks the logic circuit diagram and refers to predetermined design rules to determine the pull-up element. Up element leakage is detected.
この様な従来の方法では、設計者自身が回路図を目視に
よりチエツクする方式であるので、ミスの発生や工数負
担の増大等を招来するという欠点を有する。In this conventional method, the designer visually checks the circuit diagram himself/herself, which has the disadvantage of causing errors and increasing the number of man-hours.
発明の目的
そこで、本発明はこの様な従来技術の欠点を解決すべく
なされたものであって、その目的とするところは、プル
アップ素子洩れの検出を自動化してミスの発生を防止し
、工数削減を可能としたプルアップ素子洩れ検出方式を
提供することにある。Purpose of the Invention The present invention has been made to solve the drawbacks of the prior art, and its purpose is to automate the detection of pull-up element leakage to prevent mistakes from occurring; An object of the present invention is to provide a pull-up element leakage detection method that enables reduction of man-hours.
発明の構成
本発明によれば、論理回路情報と設計ルール情報とを用
いてプルアップ素子の洩れを検出するプルアップ素子洩
れ検出方式であって、前記論理回路を構成する部品のシ
リーズ種別によって予め定められた設計ルール情報を参
照しつつプルアップ素子の洩れを検出する手段と、前記
部品の部品名によって予め定められた設計ルール情報を
参照しつつプルアップ素子の洩れを検出する手段と、前
記部品のピン属性によって予め定められた設計ルール情
報を参照しつつプルアップ素子の洩れを検出する手段と
を設け、前記論理回路情報の各ネ・ソト毎に前記の各検
出をなすようにしたことを特徴とするプルアップ素子洩
れ検出方式が得られる。Structure of the Invention According to the present invention, there is provided a pull-up element leakage detection method for detecting leakage in a pull-up element using logic circuit information and design rule information. means for detecting leakage from the pull-up element while referring to predetermined design rule information; means for detecting leakage from the pull-up element while referring to design rule information predetermined based on the component name of the component; means for detecting leakage of the pull-up element while referring to design rule information predetermined according to the pin attributes of the component, and each of the above-mentioned detections is performed for each of the logic circuit information. A pull-up element leakage detection method characterized by the following is obtained.
実施例
以下に本発明の実施例を図面を参照しつつ詳細に説明す
る。Embodiments Below, embodiments of the present invention will be described in detail with reference to the drawings.
第1図は本発明の実施例のシステムブロック図である。FIG. 1 is a system block diagram of an embodiment of the present invention.
図において、11は入力装置、12は出力装置、13は
演算処理装置、14はデータ記憶装置、15はプルアッ
プ素子洩れ検出機構である。In the figure, 11 is an input device, 12 is an output device, 13 is an arithmetic processing unit, 14 is a data storage device, and 15 is a pull-up element leak detection mechanism.
このプルアップ素子洩れ検出機構15はハードウェアや
ソフトウェアにより実現されるものであり、その機能と
しては図示の3の部分に分けられる。すなわち、部品の
シリーズ種別によってプルアップ素子の洩れを検出する
部分16と、部品の名前によってプルアップ素子の洩れ
を検出する部分17と、部品のピンの入出力属性によっ
てプルアップ素子の洩れを検出する部分18とからなっ
ている。This pull-up element leak detection mechanism 15 is realized by hardware and software, and its functions are divided into three parts as shown in the figure. That is, there is a part 16 that detects pull-up element leakage based on the series type of the component, a part 17 that detects pull-up element leakage based on the component name, and a part 17 that detects pull-up element leakage based on the input/output attributes of the pin of the component. It consists of a portion 18.
第2図は第1図の実施例におけるプルアップ素子洩れ検
出機構15の動作を示すフローチャートであり、第3図
(A)〜(C)は回路情報の例を示し、第3図(a)〜
(c)は設計ルール情報の例を示している。FIG. 2 is a flowchart showing the operation of the pull-up element leak detection mechanism 15 in the embodiment of FIG. 1, FIGS. 3(A) to 3(C) show examples of circuit information, and FIG. ~
(c) shows an example of design rule information.
尚、第3図(A)及び(a)は検出部16により参照さ
れる部品シリーズ名による回路情報及び設計ルール情報
であり、第3図(B)及び(b)は検出部17により参
照される部品名による回路情報及び設計ルール情報であ
る。また、第3図(C)及び(c)は検出部18により
参照される部品ピン入出力属性による回路情報及び設計
ルール情報である。3(A) and (a) are the circuit information and design rule information by component series name referenced by the detection unit 16, and FIGS. 3(B) and (b) are the circuit information and design rule information referenced by the detection unit 17. This is circuit information and design rule information based on component names. 3C and 3C show circuit information and design rule information based on component pin input/output attributes referenced by the detection unit 18.
これ等回路情報及び設計ルール情報は入力装置11より
入力され、演算処理装置13により処理が施され、その
結果がデータ記憶装置14に格納される。当該格納され
た各情報が第2図の論理回路情報20及び設計ルール情
報21として示されている。These circuit information and design rule information are inputted from the input device 11, processed by the arithmetic processing device 13, and the results are stored in the data storage device 14. The stored information is shown as logic circuit information 20 and design rule information 21 in FIG.
先ず、ステップ22において、論理回路情報20から1
つのネット情報が抽出される。ここでネット情報とは第
3図(A)〜(C)に示す様に回路素子の入出力ピンが
共通に接続されている部分の接続情報であり、第3図に
おいてはnet−A、 B。First, in step 22, logic circuit information 20 to 1
Internet information is extracted. Here, the net information is the connection information of the part where the input/output pins of the circuit elements are commonly connected as shown in Fig. 3 (A) to (C), and in Fig. 3, net-A, net-B .
Cとして夫々示されている。C.
ステップ23においては、抽出されたネットに関し、当
該ネットに接続されている全部品のシリーズ種別(第3
図(A)ではIC,ALS及びLS等)より第3図(a
)の設計ルール情報を元にプルアップの必要の有無がチ
エツクされる。設計ルール情報には、当該ネットnet
−Aにおける部品シリーズ種別に関するプルアップ素子
の要否(要はX印、否はO印にて示す)が予め定められ
ている。よ。In step 23, regarding the extracted net, the series type (third
In Figure (A), IC, ALS, LS, etc.) are compared to Figure 3 (a).
) The necessity of pull-up is checked based on the design rule information. The design rule information includes the net
- Whether or not a pull-up element is necessary for the component series type in A is determined in advance (required is indicated by an X mark, non-required is indicated by an O mark). Yo.
て、このルール情報を参照してプルアップの要否判定が
ステップ24にて行われる。Then, in step 24, it is determined whether pull-up is necessary or not with reference to this rule information.
プルアップが必要てないと判断された場合には、検出部
16から検出部17へ制御が渡され、ステップ25にて
同一ネットに関して部品の名前によるプルアップ素子の
洩れ検出が行われる。この場合、第3図(B)に示す様
に(第3図(B)では、例として他のネットnet−B
について示されている)当該ネットに接続されている全
ての部品P54.LSOO、LSO4,Al3O3等に
関し、当該ネット部分の設計ルール情報に従ってステッ
プ26でチエツクされる。If it is determined that pull-up is not necessary, control is passed from the detection unit 16 to the detection unit 17, and in step 25, leakage detection of pull-up elements is performed for the same net based on the name of the component. In this case, as shown in FIG. 3(B) (in FIG. 3(B), for example, another net net-B
) All components connected to the net P54. LSOO, LSO4, Al3O3, etc. are checked in step 26 according to the design rule information of the net portion.
プルアップが必要でないと判断された場合には、検出部
17から検出部18へ制御が渡され、ステップ27にて
同一ネットに関して部品のピン人出力属性によるプルア
ップ素子洩れ検出が行われる。If it is determined that pull-up is not necessary, control is passed from the detection unit 17 to the detection unit 18, and in step 27, pull-up element leakage detection is performed for the same net based on the pin output attribute of the component.
この場合、第3図(C)に示す様に(第3図(C)では
、例として他のネットnet−Cについて示されている
)当該ネットに接続されている部品のピンの入出力属性
に関し、当該ネット部分の設計ルール情報に従ってステ
ップ28でチエツクされる。In this case, as shown in Figure 3 (C) (Figure 3 (C) is shown for another net net-C as an example), the input/output attributes of the pins of the components connected to the net is checked in step 28 according to the design rule information of the net portion.
各ステップ24.26及び28において、プルアップが
必要であれば、プルアップ素子の有無のチエツクがステ
ップ29にて行われ、その結果無ければプルアップ素子
洩れであるとしてエラーメツセージがステップ30にて
発生され、出力装置12へ表示されることになる。In each step 24, 26 and 28, if a pull-up is required, a check is made in step 29 for the presence of a pull-up element, and if there is no pull-up element, an error message is sent in step 30 indicating that the pull-up element is leaking. will be generated and displayed on the output device 12.
ステップ29において、プルアップ素子が接続されてい
ると判断されれば、再びネット抽出ステップ22へ戻り
、他の未抽出ネットが選択され、以下同様の処理が実行
される。これが全てのネットに関して順次繰返し行われ
、終了することになる。If it is determined in step 29 that the pull-up element is connected, the process returns to net extraction step 22, another unextracted net is selected, and the same process is performed thereafter. This is repeated sequentially for all nets and ends.
各ネットに関し、部品のシリーズ種別、部品名及び人出
力ピン属性の各パラメータによって夫々プルアップ素子
洩れチエツクを行っているのは、これ等各パラメータに
より、プルアップ素子の要否が異なることによる。The reason why the pull-up element leakage check is performed for each net based on the parameters of the component series type, component name, and human output pin attribute is that the necessity of a pull-up element differs depending on each of these parameters.
発明の効果
以上述べた如く、本発明によれば、自動的にプルアップ
素子洩れの検出チエツクを全てのネット情報に関して行
うことができるので、設計者の工数の削減と人為的ミス
の削減とが可能になるという効果がある。Effects of the Invention As described above, according to the present invention, it is possible to automatically check for pull-up element leakage on all network information, thereby reducing designer's man-hours and human errors. This has the effect of making it possible.
第1図は本発明の実施例のシステムブロック図、第2図
は本発明の実施例の動作フロー図、第3図は回路情報と
プルアップ素子に関する設計ルール情報との例を各ネッ
ト情報に関して示す図。
主要部分の符号の説明FIG. 1 is a system block diagram of an embodiment of the present invention, FIG. 2 is an operation flow diagram of an embodiment of the present invention, and FIG. 3 is an example of circuit information and design rule information regarding pull-up elements for each net information. Figure shown. Explanation of symbols of main parts
Claims (1)
ップ素子の洩れを検出するプルアップ素子洩れ検出方式
であって、前記論理回路を構成する部品のシリーズ種別
によって予め定められた設計ルール情報を参照しつつプ
ルアップ素子の洩れを検出する手段と、前記部品の部品
名によって予め定められた設計ルール情報を参照しつつ
プルアップ素子の洩れを検出する手段と、前記部品のピ
ン属性によって予め定められた設計ルール情報を参照し
つつプルアップ素子の洩れを検出する手段とを設け、前
記論理回路情報の各ネット毎に前記の各検出をなすよう
にしたことを特徴とするプルアップ素子洩れ検出方式。(1) A pull-up element leakage detection method that detects leakage of a pull-up element using logic circuit information and design rule information, the design rule information being predetermined according to the series type of the components that constitute the logic circuit. means for detecting leakage in a pull-up element while referring to the component name of the component; means for detecting leakage in the pull-up element while referring to design rule information predetermined by the component name of the component; A means for detecting leakage in a pull-up element while referring to predetermined design rule information, and each of the above-mentioned detections is performed for each net of the logic circuit information. Detection method.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1144547A JPH039476A (en) | 1989-06-07 | 1989-06-07 | Pull-up element leakage detecting system |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1144547A JPH039476A (en) | 1989-06-07 | 1989-06-07 | Pull-up element leakage detecting system |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH039476A true JPH039476A (en) | 1991-01-17 |
Family
ID=15364834
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1144547A Pending JPH039476A (en) | 1989-06-07 | 1989-06-07 | Pull-up element leakage detecting system |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH039476A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2020095607A (en) * | 2018-12-14 | 2020-06-18 | 富士通株式会社 | Pull-up/pull-down resistance verification program, pull-up/pull-down resistance verification method, and information processing apparatus |
-
1989
- 1989-06-07 JP JP1144547A patent/JPH039476A/en active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2020095607A (en) * | 2018-12-14 | 2020-06-18 | 富士通株式会社 | Pull-up/pull-down resistance verification program, pull-up/pull-down resistance verification method, and information processing apparatus |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7206732B2 (en) | C-API instrumentation for HDL models | |
US7752026B2 (en) | Tracking converge results in a batch simulation farm network | |
US7529655B2 (en) | Program product for defining and recording minimum and maximum event counts of a simulation utilizing a high level language | |
US7912694B2 (en) | Print events in the simulation of a digital system | |
US7143019B2 (en) | Maintaining data integrity within a distributed simulation environment | |
US7158924B2 (en) | Dynamic loading of C-API HDL model instrumentation | |
US7085703B2 (en) | Count data access in a distributed simulation environment | |
US6934885B2 (en) | Fail thresholding in a batch simulation farm network | |
US7092868B2 (en) | Annealing harvest event testcase collection within a batch simulation farm | |
US8108199B2 (en) | Phase events in a simulation model of a digital system | |
US5966306A (en) | Method for verifying protocol conformance of an electrical interface | |
US7454325B2 (en) | Method, system and program product for defining and recording threshold-qualified count events of a simulation by testcases | |
US7194400B2 (en) | Method and system for reducing storage and transmission requirements for simulation results | |
US7143018B2 (en) | Non-redundant collection of harvest events within a batch simulation farm network | |
JPH039476A (en) | Pull-up element leakage detecting system | |
US7027971B2 (en) | Centralized disablement of instrumentation events within a batch simulation farm network | |
US6704912B2 (en) | Method and apparatus for characterizing information about design attributes | |
US10635766B2 (en) | Simulation employing level-dependent multitype events | |
JP2000195960A (en) | Device and method for calculating delays in semiconductor integrated circuit and device and method for verifying timing | |
JPH07121576A (en) | Failure simulation device | |
US20060089826A1 (en) | Method, system and program product for defining and recording minimum and maximum count events of a simulation | |
JP3171236B2 (en) | Input terminal competition pattern detection system | |
JPH11175580A (en) | Integrated circuit designing device | |
JPH04256181A (en) | System for checking design rule of functional diagram | |
JP2624135B2 (en) | Timing analysis method |