JPH0393003A - Magnetic disk controller - Google Patents

Magnetic disk controller

Info

Publication number
JPH0393003A
JPH0393003A JP22911989A JP22911989A JPH0393003A JP H0393003 A JPH0393003 A JP H0393003A JP 22911989 A JP22911989 A JP 22911989A JP 22911989 A JP22911989 A JP 22911989A JP H0393003 A JPH0393003 A JP H0393003A
Authority
JP
Japan
Prior art keywords
signal
shift
write
delay
magnetic disk
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP22911989A
Other languages
Japanese (ja)
Inventor
Fumio Kon
昆 文夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP22911989A priority Critical patent/JPH0393003A/en
Publication of JPH0393003A publication Critical patent/JPH0393003A/en
Pending legal-status Critical Current

Links

Landscapes

  • Digital Magnetic Recording (AREA)

Abstract

PURPOSE:To compensate a peak shift most suitably by generating plural write signals, all of which have different peak shift compensation quantities and selecting one of the signals with an advance shift, a delay shift and the number of cylinders. CONSTITUTION:A signal deciding a cylinder number which accesses when a write action is instructed and giving the instruction of the number of the cylinders is outputted to a line 5. Thus, a disk starts a seak action, modulates the write signal into NRZ or MFM, for example, and the signal is outputted to a delay circuit 6. Then the signal of the delay shift 3 or the advance shift 4 is outputted to a selector control circuit 8. Thus, the selector control circuit outputs a selection signal 9 to a selector circuit 10. Then, one of delay signals which the delay circuit 6 selects is selected and is outputted to a write control circuit 12 as a compensated write signal 11.

Description

【発明の詳細な説明】 [産業上の利用分野] 本発明は磁気媒体を磁化することにより記録を行う磁気
ディスクの制御方式に係り、特にピークシフトと呼ばれ
る記録再生時の波形歪を補償する磁気ディスク制御装置
に関するものである。
[Detailed Description of the Invention] [Industrial Application Field] The present invention relates to a control method for a magnetic disk that performs recording by magnetizing a magnetic medium, and particularly relates to a magnetic disk control method that compensates for waveform distortion during recording and reproduction called peak shift. This invention relates to a disk control device.

[従来の技術] 磁気ディスク装置において、その磁気記録面に対する複
数の書込みパルスに対して互いの独立波形が干渉し、読
出し時の波形ではそのピーク位置がずれるという現象が
生じる。これは一般には、ピークシフトと呼ばれ、この
対策として書込み補償と呼ばれる、書込み時に読出し時
のシフト方向と逆方向にずらすことによって、読出し時
のピークシフトを小さくする書込み補償回路が設けられ
ている。
[Prior Art] In a magnetic disk device, a phenomenon occurs in which independent waveforms of a plurality of write pulses to a magnetic recording surface interfere with each other, and the peak position of the read waveform shifts. This is generally called peak shift, and as a countermeasure, a write compensation circuit is provided that reduces the peak shift during read by shifting the write in the opposite direction to the shift direction during read. .

[発明が解決しようとする課題] しかしながら、上記従来例では、ピークシフト量に対応
する歪の補正値である書込み補償量が固定して設定され
ており、しかもその補正方向は、波形歪の“遅れ”及び
゛゜進み゜゛の2段階でしか補正できないという問題が
あった。これにより、ピークシフト量と書込み補正量と
が対等でない場合は逆方向の歪を発生してしまい、ピー
クシフトによる場合と同様に磁気記録における記録エラ
ーの原因となっていた。
[Problems to be Solved by the Invention] However, in the conventional example described above, the write compensation amount, which is the distortion correction value corresponding to the peak shift amount, is fixedly set, and the direction of the correction is determined by the waveform distortion. There was a problem in that correction could only be made in two stages: ``delay'' and ``advance''. As a result, when the peak shift amount and the write correction amount are not equal, distortion occurs in the opposite direction, causing recording errors in magnetic recording as in the case of peak shift.

本発明は上記従来例に鑑みてなされたもので、多段階に
補償された書込み信号を得ることができ、それら書込み
信号のうちより、遅れシフト及び進みシフトさらにはシ
リンダ信号をもとに選択して書込むことができる磁気デ
ィスク制御装置を提供することを目的とする。
The present invention has been made in view of the above-mentioned conventional example, and it is possible to obtain a write signal compensated in multiple stages, and to select one of these write signals based on a delayed shift, an advanced shift, and a cylinder signal. The object of the present invention is to provide a magnetic disk control device that can write data using the following methods.

[課題を解決するための手段] 上記目的を達成するために本発明の磁気ディスク制御装
置は以下の様な構成からなる。即ち、磁気ディスクへの
書込み信号を補償する磁気ディスク制御装置であって、
前記磁気ディスクへの書込み信号をそれぞれ異なる時間
遅延させた複数の遅延信号を発生する遅延信号発生手段
と、進みシフト、遅れシフト及び前記磁気ディスクをア
クセスするシリンダ位置をもとに、前記複数の遅延信号
のいずれかを選択する選択手段と、前記選択手段により
選択された書込み信号をもとに前記磁気ディスクに書込
みを行う書込み手段とを有する。
[Means for Solving the Problems] In order to achieve the above object, a magnetic disk control device of the present invention has the following configuration. That is, a magnetic disk control device that compensates a write signal to a magnetic disk,
delay signal generating means for generating a plurality of delayed signals in which write signals to the magnetic disk are delayed by different times; It has a selection means for selecting one of the signals, and a writing means for writing on the magnetic disk based on the write signal selected by the selection means.

[作用] 以上の構成において、磁気ディスクへの書込み信号をそ
れぞれ異なる時間遅延させた複数の遅延信号を発生し、
進みシフト、遅れシフト及び磁気ディスクをアクセスす
るシリンダ位置をもとに、それら複数の遅延信号のいず
れかを選択する。こうして選択された書込み信号をもと
に、その磁気ディスクに書込みを行うように動作する。
[Operation] In the above configuration, a plurality of delay signals are generated by delaying the write signal to the magnetic disk by different times,
One of the plurality of delay signals is selected based on the advance shift, the delay shift, and the cylinder position at which the magnetic disk is accessed. Based on the write signal selected in this way, it operates to write on the magnetic disk.

[実施例] 以下、添付図面を参照して本発明の好適な実施例を詳細
に説明する。
[Embodiments] Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings.

[6!i気ディスク制御装置の説明 (第l図)]第1
図は実施例の磁気ディスク制御装置の概略構成を示すブ
ロック図である。
[6! Explanation of the i-disk control device (Figure l)] Part 1
The figure is a block diagram showing a schematic configuration of a magnetic disk control device according to an embodiment.

一般に、ピークシフト量は線記録密度に依存することが
知られているが、フロッピィディスクやハードディスク
などでは、そのディスクの最外周のトラックでも、最内
周のトラックでも同じ記録容量で記録されるのが一般的
である。このため、単位長さ当たりの記録度合い(線記
録密度)は、ディスクの最内周トラックで最も高くなり
、そのときのビークシフ1・量も最大となる。この関係
を第6図に示す。よって,本実施例では、このピークシ
フト量を、書込みシリンダ数、遅れシフト及び進みシフ
トによって切換えることにより、最適な書込み補償を行
うことができるようにしたものである。
It is generally known that the amount of peak shift depends on the linear recording density, but with floppy disks and hard disks, the same recording capacity is recorded on both the outermost track and the innermost track of the disk. is common. Therefore, the degree of recording per unit length (linear recording density) is highest at the innermost track of the disk, and the amount of beak shift 1 at that time is also greatest. This relationship is shown in FIG. Therefore, in this embodiment, optimal write compensation can be performed by switching the peak shift amount depending on the number of write cylinders, the delay shift, and the advance shift.

図において、1はディスク制御部で、第7図のフローチ
ャートでしめされたROM102に記憶された制御プロ
グラムに従って各種制御信号を出力して制御を実行する
CPU I O 1、CPUIO1のワークエリアとし
て使用されるRAM103などを有し、磁気ディスクに
書込む書込みデータや、遅れシフト信号や進みシフト信
号さらにはシリンダ信号などを出力している。2は書込
みデ−夕信号線で、ディスクへの書込み信号に基づいて
NRZ%MFMなどに変調された変調データ信号を遅延
回路6に伝送している.3は遅れシフト制御線、4は進
みシフト制御綿である.5はシリンダ線で、アクセスす
る磁気ディスクのシリンダ番号が出力される. 6は遅延回路で、第2図に示すように、7種のそれぞれ
遅延時間が異なる遅延信号を出力している。ここで、中
央の遅延時間nは、遅延が無いとき(ニュートラル)の
信号を示している。8はセレクタ制御回路で、ディスク
制御部lよりの進みシフト4、遅れシフト3及びシリン
ダ線5を入力し、それらの値に従って選択信号9を出力
する。
In the figure, reference numeral 1 denotes a disk control unit, which is used as a work area for CPU IO1 and CPUIO1, which output various control signals and execute control according to the control program stored in the ROM 102 shown in the flowchart of FIG. It has a RAM 103 and the like, and outputs write data to be written on a magnetic disk, a delayed shift signal, an advanced shift signal, and a cylinder signal. A write data signal line 2 transmits a modulated data signal modulated to NRZ%MFM or the like based on a write signal to the disk to the delay circuit 6. 3 is the delay shift control line, and 4 is the advance shift control line. 5 is a cylinder line, which outputs the cylinder number of the magnetic disk to be accessed. 6 is a delay circuit which outputs seven types of delay signals each having a different delay time, as shown in FIG. Here, the central delay time n indicates a signal when there is no delay (neutral). Reference numeral 8 denotes a selector control circuit which inputs the lead shift 4, lag shift 3 and cylinder line 5 from the disk control unit 1, and outputs a selection signal 9 in accordance with these values.

10はセレクタ回路で、セレクタ制御回路8よりの選択
信号9を入力し、゛その値に従って遅延回路6よりの遅
延信号7のいずれかを選択し、補償済み書込み信号1l
として書込み制御回路12に出力する。14は書込み信
号、13は磁気ヘッドである. 第3図はセレクタ制御回路8の概略構成を示すブロック
図で、ここではルックアップテーブル80で構成されて
いる.即ち、遅れシフト信号3、進みシフト信号4及び
シリンダ線5をテーブル80のアドレスとして入力し、
これら信号とほぼ同等のタイミングで、そのテーブル8
0の指示されたアドレスに記憶されているデータを選択
信号9として出力する。なお、このルックアップテーブ
ル80はROM%PAL (プログラム・アレイ・ロジ
ック)あるいはカスタムLSIなどであってもよい。
10 is a selector circuit which inputs the selection signal 9 from the selector control circuit 8, selects one of the delayed signals 7 from the delay circuit 6 according to its value, and outputs the compensated write signal 1l.
It is output to the write control circuit 12 as . 14 is a write signal, and 13 is a magnetic head. FIG. 3 is a block diagram showing a schematic configuration of the selector control circuit 8, which here consists of a lookup table 80. That is, input the delayed shift signal 3, advance shift signal 4, and cylinder line 5 as addresses of the table 80,
At almost the same timing as these signals, the table 8
The data stored at the address specified by 0 is output as the selection signal 9. Note that this lookup table 80 may be a ROM%PAL (program array logic) or a custom LSI.

第4図はこの選択信号9に基づいて、セレクタ回路lO
で選択される遅延信号7どの関係を示す図である。
FIG. 4 shows a selector circuit lO based on this selection signal 9.
FIG. 7 is a diagram showing the relationship between delayed signals 7 and 7 selected in FIG.

また、第5図はセレクタ制御回路8より出力される選択
信号9の有効区間のタイミングを示す図で、遅れシフト
3、進みシフト4が出力される間が選択信号9が有効に
なるタイミングとして示されている。なお、書込み制御
信号は、ディスクへの書込み信号2がエネーブルになる
タイミングを示している 第7図はディスク制御部lにおける書込み動作を示すフ
ローチャートで、この処理を実行する制御プログラムは
ROM102に記憶されている。
Further, FIG. 5 is a diagram showing the timing of the valid period of the selection signal 9 output from the selector control circuit 8, and the timing during which the delay shift 3 and advance shift 4 are output is shown as the timing at which the selection signal 9 becomes valid. has been done. Note that the write control signal indicates the timing at which the write signal 2 to the disk becomes enabled. FIG. 7 is a flowchart showing the write operation in the disk control unit l. ing.

まず、書込み動作が指示されるとステップS1でアクセ
スするシリンダ番号を決定し、シリンダ数を指示する信
号線5に出力する。これにより、ディスクはシーク動作
を開始する。次にステップS2に進み、書込み信号を、
例えばNRZあるいはMFMなどに変調して遅延回路6
に出力するとともに、遅れシフト3あるいは進みシフト
4の信号をセレクタ制御回路8に出力する。
First, when a write operation is instructed, the cylinder number to be accessed is determined in step S1 and outputted to the signal line 5 which indicates the number of cylinders. This causes the disk to start a seek operation. Next, proceed to step S2, and send the write signal to
For example, the delay circuit 6 modulates to NRZ or MFM.
At the same time, a signal for delay shift 3 or advance shift 4 is output to selector control circuit 8.

これにより、セレクタ制御回路は選択信号9をセレクタ
回路10に出力し、遅延回路6により選択された遅延信
号のいずれかが選択され、補償済みの書込み信号11と
して書込み制御回路12に出力される. なお、この実施例では、7段階の遅延信号を出力するよ
うにしたが、本発明はこれに限定されるものでなく、3
段階以上であればいくつでもよい。
As a result, the selector control circuit outputs the selection signal 9 to the selector circuit 10, and one of the delayed signals selected by the delay circuit 6 is selected and output as a compensated write signal 11 to the write control circuit 12. In this embodiment, a delay signal of 7 stages is output, but the present invention is not limited to this, and the delay signal of 7 stages is output.
Any number is fine as long as it is higher than the level.

以上説明したように本実施例によれば、それぞれが異な
るピークシフト補正量を有する複数の書込み信号を作成
し、それら書込み信号のうちの1つを、進みシフト、遅
れシフト及びシリンダ数をもとに選択できるようにする
ことにより、最適にピークシフト補償を行うことができ
る効果がある。
As explained above, according to this embodiment, a plurality of write signals each having a different peak shift correction amount are created, and one of the write signals is set based on the lead shift, the delay shift, and the number of cylinders. By making it possible to select the peak shift compensation, there is an effect that peak shift compensation can be performed optimally.

[発明の効果] 以上説明したように本発明によれば、多段階に補償され
た書込み信号を得ることができ、それら書込み信号のう
ちより、遅れシフト及び進みシフトさらにはシリンダ信
号をもとに選択して書込むことができるため、より信頼
性の高い書込み補償ができる効果がある。
[Effects of the Invention] As explained above, according to the present invention, it is possible to obtain a write signal that is compensated in multiple stages, and from among these write signals, a delay shift, an advance shift, and a cylinder signal can be used. Since it is possible to selectively write, there is an effect that more reliable write compensation can be performed.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は実施例の磁気ディスク制御装置の概略構成を示
すブロック図、 第2図は遅延回路よりの出力信号のタイミングを示す図
、 第3図はセレクタ制御回路の構成を示すプロック図、 第4図は選択信号と、その選択信号により選択される遅
延信号との関係を示す図、 第5図は選択信号の有効区間を説明するための図、 第6図はシリンダ位置とピークシフト量との関係を示す
図、そして 第7図はディスク制御部の動作を示すフローチャートで
ある。 図中、1・・・ディスク制御部、2・・・書込み信号、
3・・・遅れシフト、4・・・進みシフト、5・・・シ
リンダ数、6・・・遅延回路、7・・・遅延信号、8・
・・セレクタ制御回路、9・・・選択信号、10・・・
セレクタ回路、12・・・書込み制御回路、l3・・・
磁気ヘッド、80・・・゜ルックアップテーブルである
。 第2図 8 第3図 第6図 第7EI
FIG. 1 is a block diagram showing the schematic configuration of the magnetic disk control device of the embodiment; FIG. 2 is a diagram showing the timing of output signals from the delay circuit; FIG. 3 is a block diagram showing the configuration of the selector control circuit; Figure 4 is a diagram showing the relationship between the selection signal and the delayed signal selected by the selection signal, Figure 5 is a diagram to explain the effective period of the selection signal, and Figure 6 is a diagram showing the relationship between the cylinder position and the peak shift amount. FIG. 7 is a flowchart showing the operation of the disk control section. In the figure, 1... disk control unit, 2... write signal,
3...Late shift, 4...Advance shift, 5...Number of cylinders, 6...Delay circuit, 7...Delay signal, 8...
...Selector control circuit, 9...Selection signal, 10...
Selector circuit, 12...Write control circuit, l3...
A magnetic head and an 80° look-up table. Figure 2 8 Figure 3 Figure 6 Figure 7EI

Claims (1)

【特許請求の範囲】  磁気デイスクへの書込み信号を補償する磁気ディスク
制御装置であつて、 前記磁気デイスクへの書込み信号をそれぞれ異なる時間
遅延させた複数の遅延信号を発生する遅延信号発生手段
と、 進みシフト、遅れシフト及び前記磁気ディスクをアクセ
スするシリンダ位置をもとに、前記複数の遅延信号のい
ずれかを選択する選択手段と、前記選択手段により選択
された書込み信号をもとに前記磁気ディスクに書込みを
行う書込み手段とを有することを特徴とする磁気ディス
ク制御装置。
[Scope of Claims] A magnetic disk control device for compensating a write signal to a magnetic disk, comprising: a delay signal generating means for generating a plurality of delay signals in which the write signal to the magnetic disk is delayed by a different time; a selection means for selecting one of the plurality of delay signals based on an advance shift, a delay shift, and a cylinder position for accessing the magnetic disk; 1. A magnetic disk control device comprising: writing means for writing to a magnetic disk.
JP22911989A 1989-09-06 1989-09-06 Magnetic disk controller Pending JPH0393003A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP22911989A JPH0393003A (en) 1989-09-06 1989-09-06 Magnetic disk controller

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP22911989A JPH0393003A (en) 1989-09-06 1989-09-06 Magnetic disk controller

Publications (1)

Publication Number Publication Date
JPH0393003A true JPH0393003A (en) 1991-04-18

Family

ID=16887047

Family Applications (1)

Application Number Title Priority Date Filing Date
JP22911989A Pending JPH0393003A (en) 1989-09-06 1989-09-06 Magnetic disk controller

Country Status (1)

Country Link
JP (1) JPH0393003A (en)

Similar Documents

Publication Publication Date Title
US4508001A (en) Electronic musical instrument using large-capacity recording medium
US4633336A (en) Magnetic recording apparatus
JPS6173280A (en) Reproducing device for digital sound signal
JPH0432442B2 (en)
JPH0393003A (en) Magnetic disk controller
US6219722B1 (en) Head IC and recording apparatus
JPH0573803A (en) Magnetic disk device
EP0541580B1 (en) Precompensation and read equalization
US5189657A (en) Circuit for writing and reproducing a modulation signal onto writable optical disk
JPH0283815A (en) Servo signal writing system
JPH067402B2 (en) Signal reproducing method and waveform equalizing circuit used therefor
US5032934A (en) Magnetic disc apparatus with a cosine equalizer and specific gap length head
JPH03203005A (en) System and device for correcting write-in of write data in floppy disk driving device
JPH10512706A (en) Method and apparatus for recording a binary signal on a record carrier
JPS6295707A (en) Write circuit
JPS63313302A (en) Write compensation circuit
JP3247780B2 (en) Multi-beam recording / reproducing device
JPH05282612A (en) Magnetic disk device
JPH01159868A (en) Recording timing compensating circuit
JPH01169735A (en) Optical memory write circuit
JPH04355204A (en) Writing compensation circuit
JPH02141903A (en) Data recording controller for floppy disk device
JPS63136304A (en) Write compensation system
JPH0212605A (en) Magnetic memory
JPH05303706A (en) Device for correcting peak shift