JPH039044U - - Google Patents
Info
- Publication number
- JPH039044U JPH039044U JP6890689U JP6890689U JPH039044U JP H039044 U JPH039044 U JP H039044U JP 6890689 U JP6890689 U JP 6890689U JP 6890689 U JP6890689 U JP 6890689U JP H039044 U JPH039044 U JP H039044U
- Authority
- JP
- Japan
- Prior art keywords
- ram
- rom
- circuit
- program
- electronic circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000010586 diagram Methods 0.000 description 2
Description
第１図は本考案の一実施例のブロツク図、第２
図および第３図は従来例のブロツク図である。 １……ＭＰＵ（マイクロプロセツサユニツト）
、２……ＲＡＭ（ランダムアクセスメモリ）、３
……スイツチ、４……プルアツプ抵抗。
図および第３図は従来例のブロツク図である。 １……ＭＰＵ（マイクロプロセツサユニツト）
、２……ＲＡＭ（ランダムアクセスメモリ）、３
……スイツチ、４……プルアツプ抵抗。
Claims (1)
- マイクロコンピユータ制御による装置を開発す
る際、そのプログラム開発に当り、電子回路をＲ
ＡＭ，ＲＯＭ共通に使える回路にしておくことに
よりＲＡＭを実装した状態で、プログラム開発を
行ないプログラムが完成したところで、電子回路
を変更することなく、ＲＡＭからＲＯＭに変換す
るのみで製品ができるという特徴を有するＲＡＭ
−ＲＯＭ共用回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6890689U JPH039044U (ja) | 1989-06-12 | 1989-06-12 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6890689U JPH039044U (ja) | 1989-06-12 | 1989-06-12 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH039044U true JPH039044U (ja) | 1991-01-29 |
Family
ID=31603753
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6890689U Pending JPH039044U (ja) | 1989-06-12 | 1989-06-12 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH039044U (ja) |
-
1989
- 1989-06-12 JP JP6890689U patent/JPH039044U/ja active Pending