JPH038025B2 - - Google Patents
Info
- Publication number
- JPH038025B2 JPH038025B2 JP59092350A JP9235084A JPH038025B2 JP H038025 B2 JPH038025 B2 JP H038025B2 JP 59092350 A JP59092350 A JP 59092350A JP 9235084 A JP9235084 A JP 9235084A JP H038025 B2 JPH038025 B2 JP H038025B2
- Authority
- JP
- Japan
- Prior art keywords
- recording
- resistor
- transistor
- circuit
- mute
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000010586 diagram Methods 0.000 description 3
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B15/00—Driving, starting or stopping record carriers of filamentary or web form; Driving both such record carriers and heads; Guiding such record carriers or containers therefor; Control thereof; Control of operating function
- G11B15/02—Control of operating function, e.g. switching from recording to reproducing
- G11B15/10—Manually-operated control; Solenoid-operated control
- G11B15/103—Manually-operated control; Solenoid-operated control electrically operated
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B33/00—Constructional parts, details or accessories not provided for in the other groups of this subclass
- G11B33/10—Indicating arrangements; Warning arrangements
Landscapes
- Signal Processing Not Specific To The Method Of Recording And Reproducing (AREA)
- Amplifiers (AREA)
Description
【発明の詳細な説明】
本発明は録音時に不要な情報が録音されないよ
うに録音信号を遮断するための録音ミユート回路
および録音ミユート状態であることを表示する表
示手段を備える磁気記録再生装置に関し、簡単な
回路構成により確実な動作が行なわれるようにし
たものである。DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a magnetic recording/reproducing device equipped with a recording mute circuit for cutting off a recording signal to prevent unnecessary information from being recorded during recording, and a display means for displaying a recording mute state. Reliable operation is achieved with a simple circuit configuration.
以下本発明の一実施例について第１図を用いて
説明する。 An embodiment of the present invention will be described below with reference to FIG.
E1，E2はそれぞれ電圧値の異なる直流電源、
Ｓは録音ミユートスイツチ、１は録音再生切換回
路、２は録音アンプ、３は録音ミユート動作表示
回路である。 E 1 and E 2 are DC power supplies with different voltage values,
S is a recording mute switch, 1 is a recording/playback switching circuit, 2 is a recording amplifier, and 3 is a recording/muting operation display circuit.
直流電源E1間には抵抗R1，抵抗R2、録音ミユ
ートスイツチＳの直列回路が接続されており、ま
たその抵抗R1と並列にPNPトランジスタQ1のエ
ミツタ、ベースが接続されている。 A series circuit of a resistor R 1 , a resistor R 2 , and a recording mute switch S is connected between the DC power source E 1 , and the emitter and base of a PNP transistor Q 1 are connected in parallel with the resistor R 1 .
直流電源E2は録音再生切換回路１に供給され、
録音再生切換回路１の出力ａからは録音時にはロ
ーレベルの出力が発生し、再生時にはハイレベル
の出力が発生するようになつており、その出力ａ
はダイオードD1、抵抗R3を介して前記抵抗R1と
R2およびトランジスタQ1のベースの接続部に接
続されている。 The DC power supply E2 is supplied to the recording/playback switching circuit 1,
The output a of the recording/playback switching circuit 1 generates a low level output during recording and a high level output during playback.
is connected to the resistor R1 through the diode D1 and resistor R3 .
Connected to the connection of R 2 and the base of transistor Q 1 .
トランジスタQ1のコレクタは抵抗R5を介して
NPNトランジスタQ2のベースに接続されている
とともに抵抗R6を介してNPNトランジスタQ3の
ベースに接続されている。またそのトランジスタ
Q1のコレクタと接地間に抵抗R4が接続されてい
る。前記トランジスタQ2のコレクタは録音アン
プ２の録音信号系路に接続され、エミツタは接地
され、該トランジスタQ2がONすると録音信号は
ミユーテイングされるように構成されており、ま
たトランジスタQ3のコレクタは録音ミユート動
作表示回路３に接続され、エミツタは接地されて
おり、該トランジスタQ3がONすることにより前
記表示回路３の表示手段３ａが動作して例えば点
灯または点滅あるいは録音レベル表示器に表示さ
れる信号レベルを−∞にする。 The collector of transistor Q 1 is connected through resistor R 5
It is connected to the base of NPN transistor Q 2 and also connected to the base of NPN transistor Q 3 via resistor R 6 . Also that transistor
A resistor R 4 is connected between the collector of Q 1 and ground. The collector of the transistor Q 2 is connected to the recording signal path of the recording amplifier 2, the emitter is grounded, and the recording signal is muted when the transistor Q 2 is turned on . is connected to the recording mute operation display circuit 3, and its emitter is grounded, and when the transistor Q3 is turned on, the display means 3a of the display circuit 3 is operated, and for example, it lights up or blinks or is displayed on the recording level display. Set the signal level to −∞.
以上のような構成において、いま録音時におい
て録音ミユートスイツチＳを操作した時の直流電
圧E1、抵抗R1，R2とトランジスタQ1のVBEとの
関係を次式のように設定する。 In the above configuration, the relationship between the DC voltage E 1 , the resistors R 1 and R 2 and the V BE of the transistor Q 1 when the recording mute switch S is operated during recording is set as shown in the following equation.
E1・R2／R1＋R2＜E1−VBE ……(1)
また、再生時に録音再生切換回路１の出力ａに
現われる電圧をE0とした時の関係を次式のよう
に設定する。なおVFはダイオードD1の電圧降下
分とする。 E 1・R 2 /R 1 +R 2 <E 1 −V BE ...(1) Also, when the voltage appearing at the output a of the recording/playback switching circuit 1 during playback is set to E 0 , the relationship is expressed as follows: Set. Note that V F is the voltage drop across diode D1 .
（E0−VF）R2／R2＋R3＞E1−VBE ……(2)
さらに、再生時に録音ミユートスイツチＳが操
作されていない時の関係を次式のように設定す
る。 (E 0 −V F )R 2 /R 2 +R 3 >E 1 −V BE (2) Furthermore, the relationship when the recording mute switch S is not operated during playback is set as shown in the following equation.
（E0−VF−E1）R1／R1＋R3＜VEBO ……(3)
なお、上記各式のVBE及びVEBOの値は正の値で
例えば0.6V、5Vとする。 (E 0 −V F −E 1 )R 1 /R 1 +R 3 <V EBO ...(3) Note that the values of V BE and V EBO in each of the above equations are positive values, such as 0.6V and 5V. .
(1)式は録音ミユートスイツチＳを操作した時に
トランジスタQ1が完全に導通状態になるための
条件、(2)式は再生時にトランジスタQ1が導通状
態にならないための条件、そして(3)式は再生時に
録音ミユートスイツチＳが操作されていない時に
トランジスタQ1のベース、エミツタ間電圧VEBO
（通常5V程度）を越えない条件を示している。 Equation (1) is the condition for transistor Q 1 to become completely conductive when the recording mute switch S is operated, equation (2) is the condition for transistor Q 1 not to become conductive during playback, and equation (3) is is the voltage between the base and emitter of transistor Q1 V EBO when the recording mute switch S is not operated during playback.
(usually around 5V).
このように各定数を設定することにより、いま
録音時において録音ミユートスイツチＳを操作す
ると、トランジスタQ1がONし、これによりトラ
ンジスタQ2，Q3もONするため、録音アンプ２の
録音信号がミユーテイングされ、同時に録音ミユ
ート動作表示回路３も動作して録音ミユート状態
であることを表示する。 By setting each constant in this way, when the recording mute switch S is operated during recording, transistor Q 1 is turned on, which also turns on transistors Q 2 and Q 3 , so that the recording signal of recording amplifier 2 is muted. At the same time, the recording mute operation display circuit 3 also operates to display the recording mute state.
一方、再生時に録音ミユートスイツチＳを操作
してもトランジスタQ1はOFF状態にあり、この
ためトランジスタQ2，Q3もOFF状態にある。な
お、ダイオードD1は録音再生切換回路１の出力
ａの信号が他の回路にも供給される場合、録音ミ
ユートのための回路の影響が他に及ばないように
するためのものである。 On the other hand, even if the recording mute switch S is operated during playback, the transistor Q1 is in the OFF state, and therefore the transistors Q2 and Q3 are also in the OFF state. Note that the diode D1 is provided to prevent the influence of the circuit for recording and muting from reaching other circuits when the signal of the output a of the recording/playback switching circuit 1 is also supplied to other circuits.
第２図は他の実施例を示し、第１図のものと異
なるところは、トランジスタQ1のコレクタと抵
抗R5間にダイオードD2を挿入し、また録音再生
切換回路１の出力ａと上記ダイオードD2と抵抗
R5の接続部間にダイオードD3と抵抗R7の直列回
路を接続したものである。 FIG. 2 shows another embodiment, which differs from the one in FIG . Diode D 2 and resistor
A series circuit of a diode D 3 and a resistor R 7 is connected between the connection part of R 5 .
このように構成すると、録音時のミユーテイン
グ動作とその表示動作については上記の実施例の
ものと同様であるが、再生時に録音再生切換回路
１の出力ａに現われるハイレベルの信号がトラン
ジスタQ2のベースに供給され、該トランジスタ
Q2がON状態となるため、この再生時に録音アン
プ２に洩れて入つた再生信号等がミユーテイング
されるもので、品質の高い装置が得られるもので
ある。なお、録音再生切換回路１は電子回路式の
ものに限らず、メカニカル式のスイツチであつて
も同様である。 With this configuration, the muting operation and display operation during recording are similar to those of the above embodiment, but during playback, the high level signal appearing at the output a of the recording/playback switching circuit 1 is transferred to the transistor Q2 . the transistor
Since Q 2 is in the ON state, the playback signal etc. that leaked into the recording amplifier 2 during this playback is muted, resulting in a high quality device. Note that the recording/reproduction switching circuit 1 is not limited to an electronic circuit type, and may be a mechanical type switch.
以上のように本発明によれば録音ミユートスイ
ツチの操作により録音時には確実に録音信号のミ
ユーテイングが行なわれるとともにそのミユーテ
イング状態であることの表示が行なわれ、再生時
に誤つて録音ミユートスイツチを操作しても録音
ミユート動作表示回路が動作することなく、しか
も回路構成が簡単であるため、安価にして実施す
ることができるもので、その実用性は大なるもの
である。 As described above, according to the present invention, the recording signal is reliably muted during recording by operating the recording mute switch, and the muting state is displayed, so that even if the recording mute switch is operated by mistake during playback, the recording signal will not be recorded. Since the mute operation display circuit does not operate and has a simple circuit configuration, it can be implemented at low cost and has great practicality.
第１図は本発明の一実施例を示す回路図、第２
図は他の実施例の回路図である。
E1，E2……直流電源、Ｓ……録音ミユートス
イツチ、R1，R2，R3……抵抗、Q1，Q2，Q3……
トランジスタ、１……録音再生切換回路、２……
録音アンプ、３……録音ミユート動作表示回路。
Figure 1 is a circuit diagram showing one embodiment of the present invention, Figure 2 is a circuit diagram showing an embodiment of the present invention.
The figure is a circuit diagram of another embodiment. E 1 , E 2 ... DC power supply, S ... Recording mute switch, R 1 , R 2 , R 3 ... Resistance, Q 1 , Q 2 , Q 3 ...
Transistor, 1... Recording/playback switching circuit, 2...
Recording amplifier, 3... Recording mute operation display circuit.
Claims (1)
第１の電源に第１の抵抗、第２の抵抗および録音
ミユートスイツチの直列回路を接続し、第２の電
源に基づき第３の抵抗を介して前記第１の抵抗と
第２の抵抗の接続部に録音時にはローレベル電圧
を、再生時にはハイレベル電圧を供給する録音再
生切換回路を設け、一方第１の電源の正側にエミ
ツタが接続され、第１、第２、第３の各抵抗の接
続部がベースに接続されたPNPトランジスタを
設けるとともにそのトランジスタのコレクタによ
り録音アンプの録音信号をミユーテイングするト
ランジスタと録音ミユート動作表示回路を動作さ
せるトランジスタをそれぞれ制御するようにし、
録音再生切換回路の出力がローレベル電圧にある
時のみ録音ミユートスイツチの操作で前記PNP
トランジスタがONして録音信号をミユーテイン
グさせるとともに録音ミユート動作表示回路を動
作させるように構成してなる磁気記録再生装置。1. Has two DC power supplies with different voltage values, connects a series circuit of a first resistor, a second resistor, and a recording mute switch to the first power supply, and connects a series circuit of a first resistor, a second resistor, and a recording mute switch to the first power supply, and connects a series circuit of a third resistor based on the second power supply. A recording/playback switching circuit is provided at the connection between the first resistor and the second resistor to supply a low level voltage during recording and a high level voltage during playback, while an emitter is connected to the positive side of the first power supply. , a PNP transistor whose base is connected to the connecting portions of the first, second, and third resistors, a transistor for muting the recording signal of the recording amplifier by the collector of the transistor, and a transistor for operating the recording mute operation display circuit. to control each of the
Only when the output of the recording/playback switching circuit is at a low level voltage, the PNP can be set by operating the recording mute switch.
A magnetic recording/reproducing device configured such that a transistor is turned on to mute a recording signal and operate a recording/muting operation display circuit.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59092350A JPS59218650A (en) | 1984-05-09 | 1984-05-09 | Magnetic recording and reproducing device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59092350A JPS59218650A (en) | 1984-05-09 | 1984-05-09 | Magnetic recording and reproducing device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59218650A JPS59218650A (en) | 1984-12-08 |
| JPH038025B2 true JPH038025B2 (en) | 1991-02-05 |
Family
ID=14051953
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59092350A Granted JPS59218650A (en) | 1984-05-09 | 1984-05-09 | Magnetic recording and reproducing device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59218650A (en) |
-
1984
- 1984-05-09 JP JP59092350A patent/JPS59218650A/en active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS59218650A (en) | 1984-12-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4631419A (en) | Transistor switch and driver circuit | |
| JPH038025B2 (en) | ||
| JPH0319048Y2 (en) | ||
| JPS5810186Y2 (en) | Recording/playback switching circuit for magnetic recording/playback device | |
| JPH0319049Y2 (en) | ||
| JPS6112614Y2 (en) | ||
| JPS6141195Y2 (en) | ||
| JPS6312416Y2 (en) | ||
| JPH0135532B2 (en) | ||
| JPS599446Y2 (en) | Muting control signal generation circuit | |
| JPS6317111Y2 (en) | ||
| JPS5914900Y2 (en) | magnetic recording and playback device | |
| JPH0548293Y2 (en) | ||
| US6185060B1 (en) | Changeover circuit in tape recorder | |
| JPH0810975Y2 (en) | Low frequency amplifier | |
| JPH024504Y2 (en) | ||
| JP2900401B2 (en) | Tape recorder with timer | |
| KR880002807Y1 (en) | Power automatic breaking circuit of video tape recorder | |
| JPS629527Y2 (en) | ||
| JPH0122366Y2 (en) | ||
| JPS634291Y2 (en) | ||
| JPH0115217Y2 (en) | ||
| JPS5939296Y2 (en) | tape recorder | |
| KR860000364Y1 (en) | Switching circuit for automatic music selecting and editing | |
| JP2940709B2 (en) | Control signal writing circuit for tape recorder |