JPH0378791A - Graphic display system - Google Patents
Graphic display systemInfo
- Publication number
- JPH0378791A JPH0378791A JP1216255A JP21625589A JPH0378791A JP H0378791 A JPH0378791 A JP H0378791A JP 1216255 A JP1216255 A JP 1216255A JP 21625589 A JP21625589 A JP 21625589A JP H0378791 A JPH0378791 A JP H0378791A
- Authority
- JP
- Japan
- Prior art keywords
- graphic display
- display controller
- control cpu
- control
- link
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000010586 diagram Methods 0.000 description 3
- 238000012544 monitoring process Methods 0.000 description 2
- 206010033799 Paralysis Diseases 0.000 description 1
- 239000013256 coordination polymer Substances 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
Landscapes
- Controls And Circuits For Display Device (AREA)
- Processing Or Creating Images (AREA)
Abstract
Description
【発明の詳細な説明】
Ａ、産業上の利用分野
本発明は、二重系の図形表示システムに関し、特に、制
御プロセッサと図形表示コントローラが分割されている
図形表示システムに関する。DETAILED DESCRIPTION OF THE INVENTION A. Field of Industrial Application The present invention relates to a dual-system graphic display system, and more particularly to a graphic display system in which a control processor and a graphic display controller are separated.
Ｂ 発明の概要
本発明は、制御プロセッサと図形表示コントローラが分
割されている二重系の図形表示システムにおいて、
一方の系統の制御プロセッサが他の系統の図形表示コン
トローラを継ぐリンク手段を設けることにより、
少なくとも１個ずつの制御ＣＰＵ及び図形表示コントロ
ーラが正常であれば、いずれかＩ系統の制御を確保でき
る技術を提供するものである。B. Summary of the Invention The present invention provides a dual-system graphic display system in which a control processor and a graphic display controller are separated, by providing link means for one system's control processor to connect the other system's graphic display controller. , provides a technology that can ensure control of any I system if at least one control CPU and graphic display controller are normal.
Ｃ従来の技術
現在、制御システムではフェールセーフ思想に基づき二
重系を採用することが多い。その場合、監視ステーショ
ン等では、２系統を１つのＣＲＴに表示して監視・操作
を行うことになる。ところて、最近それらの表示システ
ムは図形表示を使用する場合が殆どで、しかも、図形表
示システムはマルチウィンドウを初め複雑化と精細化の
一途を辿っていて、制御システム自体のプロセッサ（以
下、制御ＣＰＵと略称する）だけでこれを扱うのは余り
に厄介で、専用の図形表示コントローラを備えなければ
ならなくなっている。C. Prior Art Currently, control systems often employ dual systems based on the fail-safe concept. In that case, at a monitoring station or the like, the two systems will be displayed on one CRT for monitoring and operation. Nowadays, most of these display systems use graphic displays, and graphic display systems are becoming more complex and sophisticated, including multi-window systems, and the control system's own processor (hereinafter referred to as control It is too troublesome for the CPU (abbreviated as "CPU") alone to handle this, and a dedicated graphic display controller must be provided.
従って、二重系の図形表示システムは第２図に示すよう
に構成されるのが普通で、ｌ系及び２系それぞれに制御
ＣＰＵ２１，２２と図形表示コントローラ２３．２４と
を備え、双方の図形表示コントローラ２３及び２４から
グラフィックＣＲＴ２５に図形データを入力できるよう
にしている。Therefore, a dual-system graphic display system is normally configured as shown in FIG. Graphic data can be input to the graphic CRT 25 from the display controllers 23 and 24.
Ｄ１発明が解決しようとする課題
しかしながら、上記従来の構成は、制御ＣＰＵと図形表
示コントローラを継ぐリンク手段としては、１系の制御
ＣＰＵ２１と１系の図形表示コントローラ２３とを継ぐ
リンク２６と、２系の制御ＣＰＵ２２と２系の図形表示
コントローラ２４とを継ぐリンク２７との２本しかなく
、各図形表示コントローラ２３及び２４は当該系の制御
ＣＰＵ２１又は２２によってしか使用できない。従って
制御ＣＰＵ２１及び図形表示コントローラ２４の同時故
障が発生したとき又は制御ＣＰＵ２２及び図形表示コン
トローラ２３の同時故障が発生したとき、システム全体
としては正常は制御ＣＰＵと正常な図形表示コントロー
ラとが１個ずつ健在であるにも拘わらずシステムの機能
が麻痺してしまうという矛盾がある。D1 Problems to be Solved by the Invention However, in the above conventional configuration, the link means connecting the control CPU and the graphic display controller includes a link 26 connecting the control CPU 21 of the first system and the graphic display controller 23 of the first system, and a link 26 connecting the control CPU 21 of the first system and the graphic display controller 23 of the first system. There are only two links 27 connecting the control CPU 22 of the system and the graphic display controller 24 of the second system, and each graphic display controller 23 and 24 can only be used by the control CPU 21 or 22 of the system. Therefore, when simultaneous failures occur in the control CPU 21 and the graphic display controller 24, or when simultaneous failures occur in the control CPU 22 and the graphic display controller 23, the system as a whole is normal, with one control CPU and one normal graphic display controller. There is a paradox in that the system's functions are paralyzed even though it is still in good condition.
本発明は、このような課題に鑑みて創案されたもので、
少なくとも１個ずつの制御ＣＰＵと図形表示コントロー
ラが正常であればいずれかｌ系統の制御を確保できる図
形表示システムを提供することを目的としている。The present invention was created in view of these problems, and
It is an object of the present invention to provide a graphic display system that can secure control of any one system if at least one control CPU and graphic display controller are normal.
Ｅ１課題を解決するための手段
本発明における上記課題を解決するだめの手段は、制御
ＣＰＵと図形表示コントローラが分割されている二重系
の図形表示システムにおいて、方の系統の制御ＣＰＵが
他の系統の図形表示コントローラを継ぐリンク手段を設
けた図形表示システムとするものである。E1 Means for Solving the Problem A means for solving the above problems in the present invention is that in a dual-system graphic display system in which the control CPU and the graphic display controller are divided, the control CPU of one system is connected to the other system. The graphic display system is provided with a link means for connecting the graphic display controller of the system.
Ｆ１作用
本発明は、系統が異なる制御ＣＰＵと図形表示コントロ
ーラとの間にもそれらを継ぐリンク手段を設け、制御Ｃ
ＰＵ及び図形表示コントローラの同時故障が発生したと
き、少なくとも１個ずつの制御ＣＰＵと図形表示コント
ローラが正常であれば、それらをリンク手段により連結
し、いずれか１系統の制御を確保しようとするものであ
る。F1 action The present invention provides a link means for connecting a control CPU and a graphic display controller that are in different systems, and controls the control CPU.
When a simultaneous failure of the PU and graphic display controller occurs, if at least one control CPU and graphic display controller are normal, they are connected by a link means to ensure control of any one system. It is.
Ｇ、実施例
以下、図面を参照して、本発明の実施例を詳細に説明す
る。G. Embodiments Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings.
第１図は、本発明の一実施例の構成図である。FIG. 1 is a block diagram of an embodiment of the present invention.
図において、１．２は１系と２系の制御ＣＰＵ。In the figure, 1.2 is the control CPU for the 1st and 2nd systems.
３．４はｌ系と２系の図形表示コントローラ、５はグラ
フィックＣＲＴ、６，７，８．９はリンクである。3.4 is a graphic display controller for the I series and 2 series, 5 is a graphic CRT, and 6, 7, and 8.9 are links.
リンク６はｌ系の制御ＣＰＵＩと１系の図形表示コント
ローラ３とを連結し、リンク７は２系の制御ＣＰＵ２と
２系の図形表示コントローラ４とを連結する。この構成
は第２図に示した従来例と同一であるが、本実施例では
、その他にリンク８及び９が追加されていて、リンク８
は１系の制御ＣＰＵＩと２系の図形表示コントローラ４
を連結し、リンク９は２系の制御ＣＰＵ２と１系の図形
表示コントローラ３を連結している。The link 6 connects the 1-system control CPUI and the 1-system graphic display controller 3, and the link 7 connects the 2-system control CPU 2 and the 2-system graphic display controller 4. This configuration is the same as the conventional example shown in FIG. 2, but in this embodiment, links 8 and 9 are added, and link 8
is the control CPUI of the 1st system and the graphic display controller 4 of the 2nd system.
A link 9 connects the control CPU 2 of the second system and the graphic display controller 3 of the first system.
ここで１系制御ＣＰＵＩの故障と２系図形表示コントロ
ーラ４の故障が同時発生した場合、従来はシステム全体
の機能が低下していたが、本実施例では、リンク９で２
系の制御ＣＰＵ２と１系の図形表示コントローラ３を継
ぐことにより２系の制御を図形表示することができる。Here, if a failure of the 1-system control CPUI and a failure of the 2-system graphic display controller 4 occurred simultaneously, the functionality of the entire system would deteriorate in the past, but in this embodiment, the
By connecting the control CPU 2 of the system to the graphic display controller 3 of the first system, the control of the second system can be graphically displayed.
即ち、２系の制御ＣＰＵ２は、自己の指令に対する応答
の確認により２系図形表示コントローラ４の故障発生を
検出すると、リンク７の接続をリンク９の接続に切り替
えて、図形表示コントローラ４の使用を図形表示コント
ローラ３の使用に切り替える。反対に、１系の制御ＣＰ
ＵＩが１系図形表示コントローラ３の故障発生を検出し
た場合も同様である。That is, when the second-system control CPU 2 detects the occurrence of a failure in the second-system graphic display controller 4 by checking the response to its own command, it switches the connection of the link 7 to the connection of the link 9 and stops using the graphic display controller 4. Switch to use of the graphic display controller 3. On the contrary, the control CP of system 1
The same applies when the UI detects the occurrence of a failure in the 1-system graphic display controller 3.
このように本実施例では、一方の制御ＣＰＵと他方の図
形表示コントローラとの同時故障が発生しても、いずれ
か１系統の制御を確保できる。In this manner, in this embodiment, even if simultaneous failures occur in one control CPU and the other graphic display controller, control of any one system can be ensured.
Ｈ３発明の効果
以上述べたとおり、本発明によれば、少なくとも１個ず
つの制御ＣＰＵと図形表示コントローラが正常であれば
いずれか１系統の制御を確保する図形表示システムを提
供することができる。H3 Effects of the Invention As described above, according to the present invention, it is possible to provide a graphic display system that ensures control of any one system if at least one control CPU and one graphic display controller are normal.
第１図は本発明の一実施例の構成図、第２図は従来例の
構成図である。
１．２Ｉ・・・ｌ系の制御ＣＰＵ、２．２２・・・２系
の制御ＣＰＵ、３．２３・・・１系の図形表示コントロ
ーラ、４．２４・・２系の図形表示コントローラ、５．
２５・・・グラフィックＣｒ（Ｔ、６，７，８，９゜２
６．２７・・・リンク。FIG. 1 is a block diagram of an embodiment of the present invention, and FIG. 2 is a block diagram of a conventional example. 1.2I...l system control CPU, 2.22...2 system control CPU, 3.23...1 system graphic display controller, 4.24...2 system graphic display controller, 5 ．．
25...Graphic Cr (T, 6, 7, 8, 9°2
6.27...Link.
Claims (1)
れている二重系の図形表示システムにおいて、 一方の系統の制御プロセッサが他の系統の図形表示コン
トローラを継ぐリンク手段を設けることを特徴とする図
形表示システム。(1) In a dual-system graphic display system in which a control processor and a graphic display controller are separated, a graphic display characterized in that the control processor of one system is provided with a link means to connect the graphic display controller of the other system. system.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1216255A JPH0378791A (en) | 1989-08-23 | 1989-08-23 | Graphic display system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1216255A JPH0378791A (en) | 1989-08-23 | 1989-08-23 | Graphic display system |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0378791A true JPH0378791A (en) | 1991-04-03 |
Family
ID=16685698
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1216255A Pending JPH0378791A (en) | 1989-08-23 | 1989-08-23 | Graphic display system |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0378791A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007108166A (en) * | 2005-09-08 | 2007-04-26 | Innovative Solutions & Support Inc | Airplane flat panel display system improved in informational availability |
-
1989
- 1989-08-23 JP JP1216255A patent/JPH0378791A/en active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007108166A (en) * | 2005-09-08 | 2007-04-26 | Innovative Solutions & Support Inc | Airplane flat panel display system improved in informational availability |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7120820B2 (en) | Redundant control system and control computer and peripheral unit for a control system of this type | |
| JPH0378791A (en) | Graphic display system | |
| JP2504836B2 (en) | Information processing system | |
| JPH08106400A (en) | Duplex controller with duplexed process input/output device | |
| JP2564397B2 (en) | Redundant system data output device | |
| JPH06175868A (en) | Duplex computer fault monitoring method | |
| JPS63186351A (en) | Control system for peripheral device | |
| JPH10289121A (en) | Dual computer system | |
| JPS6113627B2 (en) | ||
| JPH0588926A (en) | Automatic switching circuit for monitor and control system | |
| JPS63269234A (en) | System switching device | |
| JPS592944B2 (en) | Dual system automatic switching method of hirer-ki duplex system | |
| JPH04137144A (en) | Data processor | |
| JPH11219207A (en) | Multi-controller system | |
| JPH07288533A (en) | Lan changeover system and power system supervisory and controlling system | |
| JPH02118846A (en) | Cpu board circuit for fault tolerant system | |
| JPH10105227A (en) | State displaying method of controller | |
| JPS61228535A (en) | Supervisory unit for settlement of main system of double computer system | |
| JPH04105151A (en) | Input/output controller | |
| JPS5952335A (en) | Controller of auxiliary storage device | |
| JPH0217545A (en) | Information processing system | |
| JPH07141267A (en) | Scsi bus controller | |
| JPS61224757A (en) | Switching control system for communication controller | |
| JPH0195349A (en) | Input and output device | |
| JPS61239334A (en) | Information processor |