JPH0377457A - Demodulator - Google Patents
DemodulatorInfo
- Publication number
- JPH0377457A JPH0377457A JP21384289A JP21384289A JPH0377457A JP H0377457 A JPH0377457 A JP H0377457A JP 21384289 A JP21384289 A JP 21384289A JP 21384289 A JP21384289 A JP 21384289A JP H0377457 A JPH0377457 A JP H0377457A
- Authority
- JP
- Japan
- Prior art keywords
- noise
- amplifier
- converter
- signal
- gain
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004364 calculation method Methods 0.000 claims description 13
- 238000011084 recovery Methods 0.000 claims description 4
- 230000010355 oscillation Effects 0.000 claims description 2
- 238000006243 chemical reaction Methods 0.000 claims 1
- 238000013139 quantization Methods 0.000 abstract description 8
- 239000000969 carrier Substances 0.000 abstract description 5
- 230000007423 decrease Effects 0.000 abstract description 3
- 238000001514 detection method Methods 0.000 abstract 2
- 230000003247 decreasing effect Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 4
- 239000013078 crystal Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000008929 regeneration Effects 0.000 description 1
- 238000011069 regeneration method Methods 0.000 description 1
Landscapes
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Abstract
Description
【発明の詳細な説明】
〔産業上の利用分野)
この発明は衛星通信等に用いられる復調装置に関し、特
にその雑音特性を改良した復調装置に関するものである
。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a demodulator used in satellite communications, etc., and particularly to a demodulator with improved noise characteristics.
第3図は従来のQPSK復調装置のブロック構成図であ
り、図において、1は入力QPSK信号を2系統の信号
に分波する分波器、2は分波器lによって分波された信
号を位相検波する位相検波器、3は位相検波器2の出力
信号をそれぞれ平滑化するアナログLPF、4は該アナ
ログLPF3の出力信号を増幅するアンプ、5は該アン
プ4の出力をそれぞれA/D変換するA/Dコンバータ
、6は該A/Dコンバータ5の出力データをそれぞれフ
ィルタリングするディジタルフィルタ、7は該ディジタ
ルフィルタ6の出力データによりキャリア再生、クロ・
ンク再生等を行う復調演算部、8は該復調演算部7の出
力データをビタビ復号するビタビ復号器、9は上記復調
演算部7より出力されるvcxoimt圧によりその発
振周波数を制御される電圧制御発振器(Voltage
Controlled Crystal 0scil
lator 、以下vcxoと称す)10は39 V
CX O9の出力である再生キャリアを90′の位相差
を持つ2波の信号に分波する90°分波器である。Fig. 3 is a block diagram of a conventional QPSK demodulator. 3 is an analog LPF that smoothes the output signal of the phase detector 2, 4 is an amplifier that amplifies the output signal of the analog LPF 3, and 5 is an A/D converter for the output of the amplifier 4. 6 is a digital filter that filters the output data of the A/D converter 5, and 7 is an A/D converter that performs carrier regeneration and chroma signal processing using the output data of the digital filter 6.
8 is a Viterbi decoder that Viterbi decodes the output data of the demodulation calculation unit 7; 9 is a voltage control whose oscillation frequency is controlled by the vcxoimt pressure output from the demodulation calculation unit 7; Oscillator (Voltage
Controlled Crystal 0scil
lator (hereinafter referred to as VCXO) 10 is 39 V
This is a 90° demultiplexer that demultiplexes the reproduced carrier output from the CX O9 into two signals having a phase difference of 90'.
次に動作について説明する。Next, the operation will be explained.
入力されたQPSK信号は分波器1によってPch、Q
chと呼ばれる2系統の信号に分波され、位相検波器2
によってそれぞれ90°の位相差を持った再生キャリア
で同期検波される。この同期検波された信号は、それぞ
れアナログLPF3によりフィルタリングされ、アンプ
4で増幅された後、A/Dコンバータ5で、それぞれA
/D変換される。次いでA/D変換された信号はディジ
タルフィルタ6でフィルタリングされた後、復調演算部
7を通ってビタビ復号器8に入力され、ここでビタビ復
号されてデータが再生される。The input QPSK signal is divided into Pch and Q by the splitter 1.
The signal is split into two systems called channels, and the phase detector 2
The signals are synchronously detected using reproduced carriers with a phase difference of 90°. These synchronously detected signals are each filtered by an analog LPF 3, amplified by an amplifier 4, and then each A/D converter 5 receives an analog signal.
/D converted. Next, the A/D converted signal is filtered by a digital filter 6, and then passed through a demodulation calculation section 7 and inputted to a Viterbi decoder 8, where it is Viterbi decoded and data is reproduced.
一方、上記復調演算部7ではディジタルフィルタ6の出
力データより、キャリア再生、クロック再生等が行われ
ており、該復調演算部7より出力されるvcxo制御電
圧により、■CX09は位相を制御された再生キャリア
を90°分波器10に供給している。該90°分波器1
0は、上記再生キャリアを90°の位相差を有する2つ
の再生キャリアとし、上記位相検波器2にそれぞれ供給
している。On the other hand, the demodulation calculation unit 7 performs carrier recovery, clock recovery, etc. based on the output data of the digital filter 6, and the phase of CX09 is controlled by the vcxo control voltage output from the demodulation calculation unit 7. The reproduced carrier is supplied to a 90° demultiplexer 10. The 90° demultiplexer 1
0, the reproduced carriers are two reproduced carriers having a phase difference of 90°, and are supplied to the phase detector 2, respectively.
ところで上記アンプ4のゲインは、A/Dコンバータ5
のダイナミックレンジと人力雑音の量とを考慮して決定
される。即ち、A/Dコンバータ5の量子化雑音をでき
るだけ小さくしようとするならば、A/Dコンバータ5
の入力信号レベルがそのダイナミックレンジと同じにな
るようにアンプ4のゲインを決定すればよい。しかし入
力信号に雑音が加わっている場合、その雑音成分により
A/Dコンバータ5の入力信号レベルがそのダイナミッ
クレンジをこえてしまう、そこで、上記アンプ4のゲイ
ンを小さくして入力信号電圧がA/Dコンバータ5のダ
イナミックレンジをこえないようにする必要がある。By the way, the gain of the amplifier 4 is the same as that of the A/D converter 5.
It is determined by taking into consideration the dynamic range of and the amount of human noise. That is, if the quantization noise of the A/D converter 5 is to be made as small as possible, the A/D converter 5
The gain of the amplifier 4 may be determined so that the input signal level of the amplifier 4 is the same as its dynamic range. However, if noise is added to the input signal, the input signal level of the A/D converter 5 will exceed its dynamic range due to the noise component. It is necessary to avoid exceeding the dynamic range of the D converter 5.
従来の復調装置は以上のように構成されているので、雑
音が小さい場合でもA/Dコンバータの入力信号レベル
を小さくしておく必要があり、このため量子化雑音が大
きくなるという問題点があった。Since the conventional demodulator is configured as described above, it is necessary to keep the input signal level of the A/D converter low even when the noise is small, which causes the problem of increased quantization noise. Ta.
この発明は上記のような問題点を解消するためになされ
たもので、雑音の少ない場合には量子化雑音ができるだ
け小さくなるようにし、逆に雑音が多い場合には入力信
号電圧がA/Dコンバータのダイナミックレンジをこえ
ないようにすることができる復調装置を得ることを目的
とする。This invention was made to solve the above-mentioned problems.When there is little noise, the quantization noise is made as small as possible, and when there is a lot of noise, the input signal voltage is It is an object of the present invention to obtain a demodulator that can prevent the dynamic range of a converter from being exceeded.
この発明に係る復調装置は、該装置に用いられるアンプ
として、そのゲインを変化させることができる可変アン
プを用いるようにしたものである。A demodulation device according to the present invention uses a variable amplifier whose gain can be changed as an amplifier used in the device.
この発明においては、従来の固定アンプに代えて、可変
アンプを用いたから、雑音の量に応じてそのゲインが最
適となるように制御することができ、この結果、雑音が
小さい場合は量子化雑音が小さくなり、また雑音が大き
い場合には入力信号電圧がA/Dコンバータのダイナミ
ックレンジを超えないようすることができる。In this invention, since a variable amplifier is used instead of a conventional fixed amplifier, its gain can be controlled to be optimal according to the amount of noise.As a result, when the noise is small, quantization noise becomes small, and when the noise is large, it is possible to prevent the input signal voltage from exceeding the dynamic range of the A/D converter.
以下、この発明の一実施例を図について説明する。 An embodiment of the present invention will be described below with reference to the drawings.
第1図は本発明の一実施例による復調装置のブロック構
成図であり、図において第3図と同一符号は同一部分を
示し、11は復調演算部7が雑音の量に応じて出力する
アンプ制御信号により、そのゲインが変わる可変アンプ
である。FIG. 1 is a block configuration diagram of a demodulation device according to an embodiment of the present invention. In the figure, the same symbols as in FIG. It is a variable amplifier whose gain changes depending on the control signal.
次に動作について説明する。Next, the operation will be explained.
入力信号であるQPSK信号は分波器1によってPch
、Qchと呼ばれる2系統の信号に分波され、位相検波
器2によってそれぞれ90″の位相差を持った再生キャ
リアで同期検波される。この同期検波された信号はアナ
ログLPF3によりフィルタリングされ、アンプ4で増
幅された後、A/Dコンバータ5でA/D変換される。The QPSK signal, which is the input signal, is converted to Pch by the splitter 1.
, Qch, and are synchronously detected by a phase detector 2 using regenerated carriers with a phase difference of 90''. This synchronously detected signal is filtered by an analog LPF 3, and then sent to an amplifier 4. After being amplified, the signal is A/D converted by an A/D converter 5.
A/D変換された信号はディジタルフィルタ6でフィル
タリングされた後、復調演算部7を通ってビタビ復号器
8に入力され、ビタビ復号されたデータが再生される。After the A/D converted signal is filtered by a digital filter 6, it is inputted to a Viterbi decoder 8 through a demodulation calculation section 7, and the Viterbi decoded data is reproduced.
ここで上記復調演算部7は、ディジタルフィルタ6の出
力データから雑音の大きさを計算し、雑音が大きくなる
と可変アンプ11のゲインが小さくなるようなアンプ制
御信号を出力し、可変アンプ11を制御するとともに、
逆に雑音が小さくなるとゲインが大きくなるように制御
する。Here, the demodulation calculation section 7 calculates the magnitude of noise from the output data of the digital filter 6, outputs an amplifier control signal such that the gain of the variable amplifier 11 decreases as the noise increases, and controls the variable amplifier 11. At the same time,
Conversely, the gain is controlled to increase as the noise decreases.
このように本実施例では、従来の固定アンプに代えて、
そのゲインを変化させることができる可変アンプを用い
たから、雑音の量に応じてそのゲインが最適となるよう
に制御することができ、これにより雑音が小さい場合に
は量子化雑音が小さくなり、また雑音が大きい場合には
入力信号電圧がA/Dコンバータのダイナミックレンジ
を超えないようすることができる。In this way, in this embodiment, instead of the conventional fixed amplifier,
Since we used a variable amplifier that can change the gain, it is possible to control the gain to be optimal depending on the amount of noise, and as a result, when the noise is small, the quantization noise becomes small, and When the noise is large, it is possible to prevent the input signal voltage from exceeding the dynamic range of the A/D converter.
なお、上記実施例では復調演算部7のアンプ制御信号に
より可変アンプ11のゲインを制御したが、可変アンプ
の制御はこれに限るものではなく、ビタビ復号器8より
の制御信号により制御してもよく、この場合、第2図に
示すように、ビタビ復号器8は復号後のデータを再符号
化して復号前のデータと比較することにより、雑音の量
を推定し、これに応じて可変アンプ11のゲインを制御
する。In the above embodiment, the gain of the variable amplifier 11 is controlled by the amplifier control signal from the demodulation calculation unit 7, but the control of the variable amplifier is not limited to this. In this case, as shown in FIG. 2, the Viterbi decoder 8 estimates the amount of noise by re-encoding the decoded data and comparing it with the pre-decoded data, and adjusts the variable amplifier accordingly. 11 gains are controlled.
また、上記実施例ではA/Dコンバータ5の入力信号レ
ベルを調節する手段として可変アンプを用いたが、入力
信号レベルを調節する手段はこれに限るものではなく、
例えば固定のアンプと可変減衰器を用いてもよく、この
場合、可変減衰器の減衰量を制御することにより上記実
施例と同様の効果を奏する。Further, in the above embodiment, a variable amplifier is used as a means for adjusting the input signal level of the A/D converter 5, but the means for adjusting the input signal level is not limited to this.
For example, a fixed amplifier and a variable attenuator may be used, and in this case, the same effects as in the above embodiment can be achieved by controlling the amount of attenuation of the variable attenuator.
以上のようにこの発明に係る復調装置によれば、従来の
固定アンプを可変アンプに置き換え、雑音の量に応じて
ゲインを制御するように構成したので、雑音が大きい場
合には、アンプのゲインを小さくてA/Dコンバータの
入力信号レベルがダイナミックレンジをこえないように
し、また雑音が小さい場合にはアンプのゲインを大きく
してA/Dコンバータの量子化雑音を小さくすることが
できるという効果がある。As described above, according to the demodulator according to the present invention, the conventional fixed amplifier is replaced with a variable amplifier and the gain is controlled according to the amount of noise. The effect is that the input signal level of the A/D converter can be kept from exceeding the dynamic range by making it small, and if the noise is small, the gain of the amplifier can be increased to reduce the quantization noise of the A/D converter. There is.
第1図はこの発明の一実施例による復調装置を示す図、
第2図はこの発明の他の実施例を示す復調装置のブロッ
ク構成図、第3図は従来の復調装置のブロック構成図で
ある。
図において、1は分波器、2は位相検波器、3はアナロ
グLPF、4はアンプ、5はA/Dコンバータ、6はデ
ィジタルフィルタ、7は復調演算部、8はビタビ復号器
、9は電圧制御発生器(■CX0)、10は90@分波
器、11は可変アンプである。
なお図中同一符号は同−又は相当部分を示す。
FNσlOべDFIG. 1 is a diagram showing a demodulator according to an embodiment of the present invention;
FIG. 2 is a block diagram of a demodulator showing another embodiment of the present invention, and FIG. 3 is a block diagram of a conventional demodulator. In the figure, 1 is a branching filter, 2 is a phase detector, 3 is an analog LPF, 4 is an amplifier, 5 is an A/D converter, 6 is a digital filter, 7 is a demodulation calculation section, 8 is a Viterbi decoder, and 9 is a Viterbi decoder. A voltage control generator (■CX0), 10 is a 90@ branching filter, and 11 is a variable amplifier. Note that the same reference numerals in the figures indicate the same or equivalent parts. FNσlObeD
Claims (1)
、 該位相検波器の出力信号をそれぞれ平滑化する2個のア
ナログLPFと、 該アナログLPFの出力信号を増幅する2個のアンプと
、 A/D変換後、フィルタリングされた上記アンプの出力
信号からキャリア再生、クロック再生の演算を行う復調
演算部と、 該復調演算部の出力データをビタビ復号するビタビ復号
器と、 上記復調演算部からの電圧制御発振器制御信号により発
振周波数を制御される電圧制御発振器と、該電圧制御発
振器の出力信号を90゜の位相差を持った2つの信号に
分配し、上記2個の位相検波器に供給する90゜分波器
とから構成される復調装置において、 上記アンプは、そのゲインが、上記復調演算部から出力
されるアンプ制御信号により可変される可変アンプであ
ることを特徴とする復調装置。(1) A duplexer that divides the input signal into two, two phase detectors that synchronously detects the output signal of the duplexer, and two analog LPFs that smooth the output signals of the phase detectors, respectively. and two amplifiers that amplify the output signal of the analog LPF; a demodulation calculation unit that performs carrier recovery and clock recovery calculations from the filtered output signal of the amplifier after A/D conversion; and the demodulation calculation unit. a Viterbi decoder that Viterbi decodes the output data of the voltage-controlled oscillator; a voltage-controlled oscillator whose oscillation frequency is controlled by the voltage-controlled oscillator control signal from the demodulation calculation section; and a 90° splitter that divides the signals into two signals and supplies them to the two phase detectors. A demodulator characterized in that it is a variable amplifier that is variable depending on a signal.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP21384289A JPH0377457A (en) | 1989-08-18 | 1989-08-18 | Demodulator |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP21384289A JPH0377457A (en) | 1989-08-18 | 1989-08-18 | Demodulator |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0377457A true JPH0377457A (en) | 1991-04-03 |
Family
ID=16645926
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP21384289A Pending JPH0377457A (en) | 1989-08-18 | 1989-08-18 | Demodulator |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0377457A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100311383B1 (en) * | 1998-12-19 | 2001-11-15 | 구자홍 | Apparatus for generating gain control signal of multilevel demodulator |
-
1989
- 1989-08-18 JP JP21384289A patent/JPH0377457A/en active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100311383B1 (en) * | 1998-12-19 | 2001-11-15 | 구자홍 | Apparatus for generating gain control signal of multilevel demodulator |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0526573B1 (en) | Clock recovery circuit without jitter peaking | |
JP2004201185A (en) | Audio amplifier | |
US7196588B2 (en) | Auto-gain controlled digital phase-locked loop and method thereof | |
JPH10233628A (en) | Feed-forward amplifier | |
JPH0377457A (en) | Demodulator | |
US4972163A (en) | Regenerating device having a phase-locked loop with loop gain compensation and offset compensation | |
JP3696025B2 (en) | Position control device | |
JPS63232530A (en) | Amplification distortion compensating and controlling system | |
JP3179390B2 (en) | PLL synchronization method at clock system switching | |
JP3074293B2 (en) | Receiving machine | |
JP2894112B2 (en) | Phase synchronous receiving circuit | |
JPH03128551A (en) | Demodulator | |
JPH0359617B2 (en) | ||
JPS62159505A (en) | Fm demodulation circuit | |
JPS60245331A (en) | Clock reproducing system | |
JPH07221552A (en) | Low power stage amplitude modulation transmitter | |
JPH0678234A (en) | Frequency demodulator | |
JPH02260809A (en) | Automatic gain stabilizing circuit | |
JPS59204317A (en) | Audio agc circuit | |
JPS6393286A (en) | Time base corrector | |
JPH02148915A (en) | Phase synchronizing oscillation circuit | |
JPS59143430A (en) | Fm radio receiver | |
JPH03135252A (en) | Synchronous detection circuit | |
JPH02128534A (en) | Pilot signal eliminating circuit | |
JPS5823024B2 (en) | direct phase regenerator |