JPH0374839B2 - - Google Patents
Info
- Publication number
- JPH0374839B2 JPH0374839B2 JP59269013A JP26901384A JPH0374839B2 JP H0374839 B2 JPH0374839 B2 JP H0374839B2 JP 59269013 A JP59269013 A JP 59269013A JP 26901384 A JP26901384 A JP 26901384A JP H0374839 B2 JPH0374839 B2 JP H0374839B2
- Authority
- JP
- Japan
- Prior art keywords
- gate
- signal
- wiring
- thin film
- source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000011159 matrix material Substances 0.000 claims description 18
- 239000010409 thin film Substances 0.000 claims description 16
- 239000000758 substrate Substances 0.000 claims description 6
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 4
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 3
- 239000000470 constituent Substances 0.000 claims 1
- 239000004973 liquid crystal related substance Substances 0.000 description 10
- 238000010586 diagram Methods 0.000 description 4
- 238000000034 method Methods 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- 239000010408 film Substances 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 229910006404 SnO 2 Inorganic materials 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 238000005566 electron beam evaporation Methods 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 238000002834 transmittance Methods 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、透光性基板上に能動素子をマトリク
ス状に形成したアクテイブマトリクス表示装置に
関するものであり、液晶表示装置等に用いられる
ものである。DETAILED DESCRIPTION OF THE INVENTION Field of Industrial Application The present invention relates to an active matrix display device in which active elements are formed in a matrix on a transparent substrate, and is used in liquid crystal display devices and the like.
従来の技術
近年、透光性基板に能動素子を形成したアクテ
イブマトリクス表示装置、例えば液晶表示装置の
開発が活発である。アクテイブマトリクス表示装
置のための能動素子としては、二端子素子である
ダイオード、MIM（金属−絶縁物−金属）ダイオ
ードやバリスタまた三端子素子としての薄膜トラ
ンジスタ（TFT）の開発がさかんである。なか
でも能動素子としてTFTを用いたアクテイブマ
トリクス表示装置は、映像の階調特性が良好であ
ることから精力的に開発が進められている。
TFTを用いたアクテイブマトリクス表示装置を
第２図を用いて説明する。１は多結晶Siあるいは
非晶質Siを用いたTFTであり、２は前記TFTの
ドレインに電気的に接続された透明電極と、カラ
ーフイルターを形成した透光性基板上の透明電極
との間に注入される液晶が形成する容量である。
そして、ゲート配線３にて一つのラインが選択さ
れると、ソース配線４を通して各画素に対応する
TFT1に信号電圧が供給され、TFTのドレイン
と電気的に接続された透明電極が所望の電位とな
り、液晶の光透過率を変化させる。以下同様にゲ
ート配線３を順次選択し、１フイールドの画面を
形成する。BACKGROUND ART In recent years, active matrix display devices in which active elements are formed on a transparent substrate, such as liquid crystal display devices, have been actively developed. As active elements for active matrix display devices, two-terminal elements such as diodes, MIM (metal-insulator-metal) diodes and varistors, and three-terminal elements such as thin film transistors (TFT) are being actively developed. Among these, active matrix display devices using TFTs as active elements are being actively developed because of their good image gradation characteristics.
An active matrix display device using TFT will be explained with reference to FIG. 1 is a TFT using polycrystalline Si or amorphous Si, and 2 is between a transparent electrode electrically connected to the drain of the TFT and a transparent electrode on a transparent substrate on which a color filter is formed. This is the capacitance formed by the liquid crystal injected into the
Then, when one line is selected by the gate wiring 3, it is connected to each pixel through the source wiring 4.
A signal voltage is supplied to TFT 1 , and the transparent electrode electrically connected to the drain of the TFT reaches a desired potential, changing the light transmittance of the liquid crystal. Thereafter, the gate wirings 3 are sequentially selected in the same manner to form one field screen.
発明が解決しようとする問題点
上記の様なアクテイブマトリクス表示装置と外
部駆動回路との接続は、フレキシブルプリント基
板にて各ゲートおよびソース配線と直接接続する
か（例えば特開昭52−116195参照）、または、映
像表示領域外にシフトレジスタを形成し、シフト
レジスタによりゲートもしくはソース配線を選択
することにより、外部回路との接続を少なくする
方法がとられる（例えば特開昭58−219595参照）。Problems to be Solved by the Invention For the connection between the active matrix display device and the external drive circuit as described above, is it possible to directly connect each gate and source wiring using a flexible printed circuit board (see, for example, Japanese Patent Laid-Open No. 116195/1983)? Alternatively, a method is adopted in which a shift register is formed outside the video display area and the gate or source wiring is selected by the shift register to reduce the number of connections with external circuits (for example, see Japanese Patent Laid-Open No. 58-219595).
しかしながら、前者のフレキシブルプリント基
板による全ゲート配線あるいは全ソース配線との
直接接続は液晶表示装置の解像度を向上させるた
め絵素数を増加させた場合、配線間のピツチが小
さくなり実装が非常に困難となる。また、後者の
シフトレジスタを用いる場合、シフトレジスタ形
成のために歩留り低下を引き起こすとともに、特
に水平走査のためには高い易動度を有する半導体
材料を用いる必要があるから、TFTを形成する
材料は制約を受ける。 However, when the number of pixels is increased to improve the resolution of a liquid crystal display device, the direct connection to all gate wiring or all source wiring using a flexible printed circuit board reduces the pitch between wirings, making it extremely difficult to implement. Become. In addition, when using the latter shift register, the yield decreases due to the shift register formation, and it is necessary to use a semiconductor material with high mobility especially for horizontal scanning, so the material for forming the TFT is subject to restrictions.
問題点を解決するための手段
本発明は、上記のような問題点を解決するため
のものであり、映像表示領域と、薄膜トランジス
タと、前記薄膜トランジスタのゲートに電気的に
接続された複数の第１のゲート配線からなるアク
テイブマトリクス表示装置の基本構成において、
映像表示領域は、透光性基板状に形成された複数
の能動素子と、前記能動素子を駆動する複数のソ
ース配線および複数の第２ゲート配線と、前記能
動素子の出力部に電気的に接続された画素電極と
から構成される。Means for Solving the Problems The present invention is intended to solve the above problems, and includes an image display area, a thin film transistor, and a plurality of first transistors electrically connected to the gates of the thin film transistors. In the basic configuration of an active matrix display device consisting of gate wiring,
The video display area is electrically connected to a plurality of active elements formed in the shape of a transparent substrate, a plurality of source wirings and a plurality of second gate wirings that drive the active elements, and an output part of the active element. pixel electrode.
前記複数のソース配線は、１つのソース配線に
他のソース配線が薄膜トランジスタを介して接続
されたソース配線群を複数形成し、第１のゲート
配線の各々はソース配線群毎に、１つの薄膜トラ
ンジスタのゲートに接続される。 The plurality of source wirings form a plurality of source wiring groups in which one source wiring is connected to another source wiring via a thin film transistor, and each of the first gate wirings is connected to one thin film transistor for each source wiring group. connected to the gate.
信号電圧は各ソース配線群毎に前記１つのソー
ス配線に供給され、第１のゲート配線の各々には
順次オン信号が供給され、その後全ての第１ゲー
ト配線にオン信号が供給されない期間を有する。 A signal voltage is supplied to the one source wiring for each source wiring group, an on signal is sequentially supplied to each of the first gate wirings, and then there is a period in which no on signal is supplied to any of the first gate wirings. .
第２のゲート配線の各々には順次オン信号が供
給され、そのオン信号が供給される各期間中に、
前記第１のゲート配線に対する信号供給の１サイ
クルが行なわれる。 An on signal is sequentially supplied to each of the second gate wirings, and during each period in which the on signal is supplied,
One cycle of signal supply to the first gate wiring is performed.
作 用
上記のようにソース配線を数本づつTFTにて
接続し、TFTにより信号を入力すべきソース配
線を選択するようにすると、たとえばフレキシブ
ルプリント基板と接続すべき配線本数は大巾に減
少するとともに、配線間隔が大巾に拡がる。Effect As described above, if several source wirings are connected using TFTs and the source wirings to which signals should be input are selected using TFTs, the number of wirings that must be connected to, for example, a flexible printed circuit board is greatly reduced. At the same time, the spacing between wires is greatly expanded.
実施例
以下図面に従つて本発明の実施例を説明する。
第１図は本発明にかかるアクテイブマトリクス表
示装置の回路図であり、透光性基板例えばコーニ
ング社＃7059あるいは石英上に、ゲート配線１
２、ゲート絶縁膜、半導体薄膜およびソース・ド
レイン配線１３を形成し、薄膜トランジスタ１０
をマトリクス状に形成し、映像表示領域１７とす
る。上記ゲート配線１２あるいはソースドレイン
配線１３には、DCスパツタ法により形成された
金属材料例えばMo，Ｗ，CrあるいはAlなどや金
属硅化物もしくは減圧CVD法により形成された
多結晶Siもしくは、DCあるいはRFスパツタ法に
より形成された透明電極材料例えばSnO2，In2O3
あるいはIn2O3（SnO2）などを用いるとよい。上
記配線材料を多層に積層してもかまわない。Examples Examples of the present invention will be described below with reference to the drawings.
FIG. 1 is a circuit diagram of an active matrix display device according to the present invention.
2. Form a gate insulating film, a semiconductor thin film, and source/drain wiring 13, and form a thin film transistor 10.
are formed in a matrix shape to form a video display area 17. The gate wiring 12 or the source/drain wiring 13 may be made of a metal material such as Mo, W, Cr or Al formed by DC sputtering, a metal silicide, polycrystalline Si formed by low pressure CVD, DC or RF. Transparent electrode materials formed by sputtering method such as SnO 2 , In 2 O 3
Alternatively, In 2 O 3 (SnO 2 ) or the like may be used. The above wiring materials may be laminated in multiple layers.
ゲート絶縁膜には、プラズマCVD法により形
成したSiNxやSiOxあるいはCVD法によるSiO2あ
るいは半導体層の熱酸化膜等を用いるとよいし、
半導体層にはプラズマCVD法により形成した水
素化非晶質Siあるいは減圧CVDもしくは電子ビ
ーム蒸着法にて形成した多結晶Siを用いるとよ
い。上記映像表示領域１７の形成方法は、従来例
とほぼ同じであるが、本発明においては、上記映
像表示領域１７の形成と同時に、映像表示領域外
にソース配線１３を３本一組とするように薄膜ト
ランジスタ（以下TFTと呼ぶ）１４，１５と信
号切り換え用ゲート配線１６を形成する。 For the gate insulating film, it is preferable to use SiN x or SiO x formed by plasma CVD, SiO 2 formed by CVD, or a thermal oxide film of a semiconductor layer.
For the semiconductor layer, it is preferable to use hydrogenated amorphous Si formed by plasma CVD or polycrystalline Si formed by low pressure CVD or electron beam evaporation. The method for forming the video display area 17 is almost the same as in the conventional example, but in the present invention, at the same time as the video display area 17 is formed, a set of three source wires 13 are formed outside the video display area. Then, thin film transistors (hereinafter referred to as TFTs) 14 and 15 and a gate wiring 16 for signal switching are formed.
このようにして形成したアクテイブマトリクス
表示装置の駆動方法を第３図を用いて説明する。
第３図は、各配線に印加する駆動パルスを時間関
係を図示したものである。時間t1において、ゲー
ト配線１２のφG1が選択されると、信号切り換え
用ゲート配線１６のφAが選択される。この時に
ソース信号線１３に印加されている信号電圧VS
は、TFT１５のソースドレインにて互いに接続
された２つのソース配線群に印加されこのソース
配線群とゲート配線１２とで選択される画素群の
TFT１０ａ，１０ｂのドレイン電圧を所望の設
定電位とする。時間t2において信号切り換え用ゲ
ート配線１６のφBが選択されるとTFT１４のソ
ースドレインにて互いに接続された２つのソース
配線群に、ソース信号線１３に印加されている信
号電圧が印加され、この２つのソース配線群とゲ
ート配線１２とで選択される画素群のTFT１０
ｃ，１０ｂのドレイン電圧を所望の設定電位とす
る。時間t3においては、信号切り換え用ゲート配
線はどちらも選択されず、TFT１４，１５とで
接続されたソース配線群は選択されないので、ゲ
ート配線１２と残るソース配線群とで選択される
画素群のTFT１０ｂのドレイン電圧を所望の設
定電位とする。このようにして一水平走査ライン
の表示が終了すると、時間t4において、ゲート配
線１２のφG2が選択され、以下同様に信号表示に
ために各画素が選択される。 A method of driving the active matrix display device formed in this way will be explained with reference to FIG.
FIG. 3 illustrates the time relationship of drive pulses applied to each wiring. At time t1 , when φ G1 of the gate wiring 12 is selected, φ A of the signal switching gate wiring 16 is selected. The signal voltage V S applied to the source signal line 13 at this time
is applied to two source wiring groups connected to each other at the source and drain of the TFT 15, and is applied to the pixel group selected by the source wiring group and the gate wiring 12.
The drain voltages of the TFTs 10a and 10b are set to a desired set potential. When φB of the signal switching gate wiring 16 is selected at time t2 , the signal voltage applied to the source signal line 13 is applied to the two source wiring groups connected to each other at the source and drain of the TFT 14, TFT 10 of the pixel group selected by these two source wiring groups and gate wiring 12
The drain voltage of c and 10b is set to a desired set potential. At time t3 , neither of the gate wirings for signal switching is selected, and the source wiring group connected to the TFTs 14 and 15 is not selected, so that the pixel group selected by the gate wiring 12 and the remaining source wiring group is not selected. The drain voltage of the TFT 10b is set to a desired set potential. When the display of one horizontal scanning line is completed in this way, φ G2 of the gate wiring 12 is selected at time t 4 , and each pixel is similarly selected for signal display.
このようにして形成したアクテイブマトリクス
表示装置は液晶表示装置はもちろんのこととし
て、PLZT光シヤツタやELを用いた表示装置に
も使用することが可能である。また、上記実施例
にて明らかなように、本発明は映像表示領域外の
配線に関するものであるから、映像表示領域に
TFTなどの能動素子を使わずに、ストライプ状
の透明電極を交差させ、この間に液晶を注入する
単純マトリクス型の液晶表示装置にも適用可能で
ある。さらに、上記実施例においては、ソース配
線を３本一組としたが、本発明は、何れも、これ
に限定されるものではなく、より多くのソース配
線を一組とする場合には信号切り換え用ゲート配
線を増やすとよい。 The active matrix display device thus formed can be used not only for liquid crystal display devices but also for display devices using PLZT optical shutters and EL. Furthermore, as is clear from the above embodiments, since the present invention relates to wiring outside the video display area,
It can also be applied to simple matrix-type liquid crystal display devices in which striped transparent electrodes are crossed and liquid crystal is injected between them, without using active elements such as TFTs. Furthermore, in the above embodiment, three source wirings are used as a set, but the present invention is not limited to this, and when more source wirings are used as a set, signal switching is possible. It is a good idea to increase the number of gate wirings.
発明の効果
本発明を用いるなら、アクテイブマトリクス表
示装置を用いた液晶表示装置あるいは他の表示装
置、例えばELやPLZT光シヤツタ等を表示に使
用する表示装置の解像度向上のため画素数を増加
させるとき、複雑なシフトレジスタを形成するこ
となく、フレキシブル配線基板による実装を容易
になる。すなわち、従来の1/3以下の接続本数で
すむとともに、配線ピツチは３倍以上となるから
大巾な歩留りの向上とコストの低減がはかれる。
従つてその産業上の意義は極めて大である。Effects of the Invention The present invention can be used when increasing the number of pixels in order to improve the resolution of a liquid crystal display device using an active matrix display device or other display devices, such as a display device using EL or PLZT optical shutters for display. This facilitates mounting on a flexible wiring board without forming a complicated shift register. In other words, the number of connections is less than one-third that of the conventional method, and the wiring pitch is more than three times as large, resulting in a significant improvement in yield and reduction in cost.
Therefore, its industrial significance is extremely large.
第１図は本発明にかかるアクテイブマトリクス
表示装置の回路図、第２図は従来のアクテイブマ
トリクス基板の回路図、第３図は本発明のアクテ
イブマトリクス表示装置の駆動方法を説明するた
めの図である。
１０ａ〜１０ｃ……薄膜トランジスタ、１１…
…液晶、１２……ゲート配線、１３……ソース配
線、１４，１５……薄膜トランジスタ、１６……
信号切り換え用ゲート配線、１７……映像表示領
域。
FIG. 1 is a circuit diagram of an active matrix display device according to the present invention, FIG. 2 is a circuit diagram of a conventional active matrix substrate, and FIG. 3 is a diagram for explaining a method of driving an active matrix display device of the present invention. be. 10a to 10c...thin film transistors, 11...
...Liquid crystal, 12... Gate wiring, 13... Source wiring, 14, 15... Thin film transistor, 16...
Gate wiring for signal switching, 17...video display area.
Claims (1)
薄膜トランジスタのゲートに電気的に接続された
複数の第１のゲート配線から構成され、前記映像
表示領域は、透光性基板状に形成された複数の能
動素子と、前記能動素子を駆動する複数のソース
配線および複数の第２ゲート配線と、前記能動素
子の出力部に電気的に接続された画素電極とから
なり、 前記複数のソース配線は、１つのソース配線に
他のソース配線が薄膜トランジスタを介して接続
されたソース配線群を複数形成し、 前記第１のゲート配線の各々はソース配線群毎
に、１つの薄膜トランジスタのゲートに接続され
ており、 信号電圧は各ソース配線群毎に前記１つのソー
ス配線に供給され、前記第１のゲート配線の各々
には順次オン信号が供給され、その後全ての第１
ゲート配線にオン信号が供給されない期間を有
し、 前記第２のゲート配線の各々には順次オン信号
が供給され、そのオン信号が供給される各期間中
に、前記第１のゲート配線に対する信号供給の１
サイクルが行なわれることを特徴とするアクテイ
ブマトリクス表示装置。 ２ 能動素子を薄膜トランジスタにて形成し、前
記薄膜トランジスタが多結晶Siあるいは水素化非
晶質Siをその構成の一要素として含むことを特徴
とする特許請求の範囲第１項に記載のアクテイブ
マトリクス表示装置。[Scope of Claims] 1. Consisting of an image display area, a thin film transistor, and a plurality of first gate wirings electrically connected to the gate of the thin film transistor, the image display area is formed in the shape of a transparent substrate. a plurality of active elements, a plurality of source wirings and a plurality of second gate wirings that drive the active elements, and a pixel electrode electrically connected to the output part of the active element, and the plurality of sources The wiring forms a plurality of source wiring groups in which one source wiring is connected to other source wirings via thin film transistors, and each of the first gate wirings is connected to the gate of one thin film transistor for each source wiring group. A signal voltage is supplied to the one source wiring for each source wiring group, an on signal is sequentially supplied to each of the first gate wirings, and then all the first gate wirings are supplied with an on signal.
There is a period in which an on signal is not supplied to the gate wiring, an on signal is sequentially supplied to each of the second gate wirings, and during each period in which the on signal is supplied, a signal to the first gate wiring is Supply 1
An active matrix display device characterized in that a cycle is performed. 2. The active matrix display device according to claim 1, wherein the active element is formed of a thin film transistor, and the thin film transistor includes polycrystalline Si or hydrogenated amorphous Si as one of its constituent elements. .
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26901384A JPS61145597A (en) | 1984-12-19 | 1984-12-19 | Active matrix circuit board |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26901384A JPS61145597A (en) | 1984-12-19 | 1984-12-19 | Active matrix circuit board |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61145597A JPS61145597A (en) | 1986-07-03 |
| JPH0374839B2 true JPH0374839B2 (en) | 1991-11-28 |
Family
ID=17466453
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26901384A Granted JPS61145597A (en) | 1984-12-19 | 1984-12-19 | Active matrix circuit board |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61145597A (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5151689A (en) * | 1988-04-25 | 1992-09-29 | Hitachi, Ltd. | Display device with matrix-arranged pixels having reduced number of vertical signal lines |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5946686A (en) * | 1982-09-09 | 1984-03-16 | セイコーエプソン株式会社 | Liquid crystal display |
-
1984
- 1984-12-19 JP JP26901384A patent/JPS61145597A/en active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5946686A (en) * | 1982-09-09 | 1984-03-16 | セイコーエプソン株式会社 | Liquid crystal display |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61145597A (en) | 1986-07-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4775861A (en) | Driving circuit of a liquid crystal display panel which equivalently reduces picture defects | |
| US4680580A (en) | Active matrix-addressed liquid-crystal display device | |
| JP3069930B2 (en) | Liquid crystal display | |
| JPH1173158A (en) | Display element | |
| US4736137A (en) | Matrix display device | |
| JP3402909B2 (en) | Thin film transistor device and liquid crystal display device | |
| JP2008139882A (en) | Display device and its driving method | |
| JPH0514915B2 (en) | ||
| JPS63229430A (en) | Liquid crystal display | |
| JPS61223791A (en) | Active matrix substrate | |
| JPH0740102B2 (en) | Active matrix liquid crystal display device | |
| KR100655773B1 (en) | Active matrix liquid crystal display devices | |
| US6670936B1 (en) | Liquid crystal display | |
| JPH04318512A (en) | Thin film transistor type liquid crystal display device | |
| EP1570311B1 (en) | Active matrix display devices | |
| JP2001324963A (en) | Display device | |
| JPH0374839B2 (en) | ||
| JP3089675B2 (en) | Thin film field effect transistor driven liquid crystal display element array and driving method | |
| JPH01277217A (en) | Active matrix type liquid crystal display element array | |
| JPS61228491A (en) | Display unit | |
| JP2517842B2 (en) | Display device | |
| JP3297335B2 (en) | Liquid crystal display | |
| JPH07114045A (en) | Liquid crystal display device | |
| JPH05273593A (en) | Liquid crystal display device | |
| JPH0527218A (en) | Liquid crystal display device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |