JPH0374148A - Power source using battery - Google Patents

Power source using battery

Info

Publication number
JPH0374148A
JPH0374148A JP1122573A JP12257389A JPH0374148A JP H0374148 A JPH0374148 A JP H0374148A JP 1122573 A JP1122573 A JP 1122573A JP 12257389 A JP12257389 A JP 12257389A JP H0374148 A JPH0374148 A JP H0374148A
Authority
JP
Japan
Prior art keywords
battery
voltage
output
line
converter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1122573A
Other languages
Japanese (ja)
Inventor
Shigeo Tatsugami
重夫 龍神
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP1122573A priority Critical patent/JPH0374148A/en
Publication of JPH0374148A publication Critical patent/JPH0374148A/en
Pending legal-status Critical Current

Links

Landscapes

  • Power Sources (AREA)
  • Stand-By Power Supply Arrangements (AREA)

Abstract

PURPOSE:To reduce the size of a structure by energizing a load with a second battery when the output voltage of a DC/DC converter to be energized by a first battery becomes less than a predetermined value. CONSTITUTION:When the voltage Vcc of a DC/DC converter 7 reaches 5V and a reset generator 24 outputs a signal of high level to a line 28, a common contact 14 of switching means 9 is conducted to individual contacts 11, and an output VDD is produced at the output of the converter Vcc as it is. Thus, a memory 2 is energized by the output of the converter 7. If the remaining capacity of a battery 4 becomes small, the BD signal of a battery voltage detector 21 becomes a high level. Thus, the means 9 outputs a voltage VLi to be output to a line 19 through a voltage drop circuit 18 from a battery 5 as an output VDD. Thus, the memory 2 is backed up by the battery 5, and continuously energized.

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、複数の電池の出力を切換えて導出して負荷を
電力付勢する電池を用いる電源回路に関する。
DETAILED DESCRIPTION OF THE INVENTION Field of the Invention The present invention relates to a power supply circuit using batteries that switches and derives the outputs of a plurality of batteries to energize a load.

従来の技術 従来から、たとえばワードプロセッサなどのいわゆるバ
ックアップメモリとして、C−MOS (相補形金属酸
化膜半導体)スタティックランダムアクセスメモリ(略
称SRAM)を用いることが、−殻内である。このSR
AMは、消費電流が数μAと小さく、しかもその電力付
勢のための電圧は2■以上あればよい、したがってワー
ドプロセッサなどの処理回路を電力付勢するためのメイ
ン電源として乾電池4本を直列に接続した構成とするこ
とによって、そのメイン電源の電池容量がほとんど残っ
ていなくても、SRAMのバックアップが可能である。
BACKGROUND OF THE INVENTION Traditionally, C-MOS (Complementary Metal Oxide Semiconductor) Static Random Access Memories (abbreviated as SRAMs) have been used as so-called backup memories in, for example, word processors. This SR
AM has a small current consumption of only a few microamperes, and the voltage needed to power it only needs to be 2 or more.Therefore, four dry batteries connected in series are used as the main power source to power processing circuits such as word processors. By using a connected configuration, backup of the SRAM is possible even if there is almost no remaining battery capacity of the main power source.

これに対して、近年、疑似スタティックRAM(略称P
 S RAM )が用いられる傾向がある。このPSR
AMは、比較的大きい電流、たとえば100〜200μ
Aで、電力付勢する必要がある反面、そのビット当たり
のコストが、前記SRAMの約半分と安いという利点が
ある。このPSRAMを電力付勢するための電圧は、4
.5〜5.5V必要であり、SRAMの電力付勢のため
に必要な電圧よりも高いという問題がある。したがって
このようなPSRAMをバックアップするには、メイン
電源であるT4池の電圧を、その電池容量が残り少なく
なっても、PSRAMのバックアップ電圧が得られるよ
うに、比較的高く設定する必要があり、あるいはまた、
このPSRAMをバックアップして電力付勢するための
専用のサブ電源としての電池を準備する必要がある。
In contrast, in recent years, pseudo-static RAM (abbreviated as P
S RAM) tends to be used. This PSR
AM is a relatively large current, e.g. 100-200μ
Although A requires power activation, it has the advantage that the cost per bit is about half that of the SRAM. The voltage for powering this PSRAM is 4
.. The problem is that it requires 5-5.5V, which is higher than the voltage required for powering the SRAM. Therefore, in order to back up such a PSRAM, it is necessary to set the voltage of the T4 battery, which is the main power supply, relatively high so that even if the battery capacity is low, the backup voltage of the PSRAM can be obtained, or Also,
It is necessary to prepare a battery as a dedicated sub power source for backing up and energizing this PSRAM.

発明が解決しようとする課題 このようなPSRAMをバックアップメモリとして用い
る場合、上述のようにメイン電源としての電池の本数を
増加して電圧を高くするように構成すると、ワードプロ
セッサなどのような電子機器の小形化が困難である。ま
たこのときメイン電源だけを設け、サブ電源としての電
池を備えないでおくと、そのメイン電源としての電池を
交換する際に、PSRAMのバックアップが不可能とな
り、そのPSRAMにストアされているデータの保護を
行うことができない。
Problems to be Solved by the Invention When such a PSRAM is used as a backup memory, if the number of batteries used as the main power source is increased and the voltage is increased as described above, it will cause problems in electronic devices such as word processors. Difficult to downsize. Also, if only a main power source is provided and no battery is provided as a sub power source, it will be impossible to back up the PSRAM when replacing the main power source battery, and the data stored in the PSRAM will be lost. cannot be protected.

このPSRAMのバックアップを行うための専用のサブ
電源としての電池を、メイン電源とは別に、設けるよう
に構成した場合には、そのサブ電源の電池は大容量でな
ければならず、さもなければ消費電流が大きいPSRA
Mの長期間に亘るバックアップ電力付勢が不可能である
。したがってメイン電源の電池とは別に、サブ電源とし
て大容量の電池を準備することが、非常に不合理であり
、電子機器の小形化が困難である。
If a battery is provided as a dedicated sub-power supply for backing up the PSRAM, separate from the main power supply, the battery for the sub-power supply must have a large capacity, otherwise it will consume PSRA with large current
Long-term backup power activation of M is not possible. Therefore, it is extremely unreasonable to prepare a large-capacity battery as a sub-power source in addition to a battery as a main power source, and it is difficult to miniaturize electronic devices.

本発明の目的は、複数の電池を用いて、比較的消費電力
の大きいメモリなどの負荷をバックアップして電力付勢
し、しかもその構成を小形化することができるようにし
た電池を用いる電源回路を提供することである。
An object of the present invention is to use a plurality of batteries to back up and energize a load such as a memory that consumes relatively large amount of power, and to miniaturize the configuration of a power supply circuit using batteries. The goal is to provide the following.

課題を解決するための手段 本発明は、第1の電池と、 第1電池の出力によって電力付勢されるDC/DCコン
バータと、 第2の電池と、 DC/DCコンバータの出力電圧が予め定める値以上で
は、そのDC/DCコンバータの出力を導出し、このD
 C/D Cコンバータの出力電圧が前記予め定める値
未満になったとき、第2電池の出力を切換えて導出する
切換え手段とを含むことを特徴とする電池を用いる電源
回路である。
Means for Solving the Problems The present invention comprises a first battery, a DC/DC converter powered by the output of the first battery, a second battery, and an output voltage of the DC/DC converter that is predetermined. above the value, the output of that DC/DC converter is derived and this D
A power supply circuit using a battery, characterized in that it includes a switching means that switches and derives the output of the second battery when the output voltage of the C/DC converter becomes less than the predetermined value.

作  用 本発明に従えば、第1の電池の電力によって、D C/
D Cコンバータを電力付勢し、このDC/DCコンバ
ータの出力によって負荷を電力付勢する。
Effect According to the present invention, the power of the first battery causes DC/
A DC converter is powered, and a load is powered by the output of the DC/DC converter.

このDC/DCコンバータは、第1の電池の出力電圧が
たとえ低下していても、その分、第1電池から大きな電
流を取出して出力電圧が一定となるように負荷を電力付
勢する機能を有する。
This DC/DC converter has the function of extracting a large current from the first battery and energizing the load so that the output voltage remains constant even if the output voltage of the first battery decreases. have

このDC/DCコンバータの出力電圧が、予め定める値
未満に低下すると、DC/DCコンバータの出力によっ
て負荷を電力付勢する代りに、第2の電池の出力を負荷
に供給する。これによってメイン電源として用いること
ができる第1の電池を大容量とし、サブ電源として用い
ることができる第2の電池の容量を小さく選んで、全体
の構成を小形化することができる。
When the output voltage of the DC/DC converter drops below a predetermined value, the output of the second battery is supplied to the load instead of powering the load with the output of the DC/DC converter. This allows the first battery that can be used as a main power source to have a large capacity, and the second battery that can be used as a sub power source to have a small capacity, thereby making it possible to downsize the entire configuration.

また第1の電池を交換する際においても、負荷には第2
の電池の出力が与えられるので、負荷は常時電力付勢さ
れてバックアップされる。
Also, when replacing the first battery, the load
battery output, so the load is constantly energized and backed up.

実施例 第1図は、本発明の一実施例のブロック図である。負荷
1は、たとえばワードプロセッサなどの本体であって、
疑似スタティックランダムアクセスメモリ(略称PSR
AM)などのようなメモリ2と電気的に接続されており
、相互に電気信号の授受を行い、このメモリ2のストア
内容は、ライン3を介する電圧VDDの電力によって常
時電力付勢されてバックアップされる。負荷1およびメ
モリ2を電力付勢するために、メイン電源としての電池
4が設けられる。またメモリ2の電力付勢を行うために
、サブ電源としての電池5が設けられる。このサブ電源
としての電池5は、たとえばリチウム電池を2M直列に
接続した構成を有していてもよい、電池4の出力は、ラ
イン6を介してDC/DCコンバータ7に与えられ、こ
のDC/DCコンバータ7が電力fす勢される。DC/
DCコンバータの出力は、ライン8を介して、負荷lに
与えられて電力付勢が行われるとともに、切換え手段9
の切換えスイッチ10の個別接点11に与えられる。こ
のDC/DCコンバータ7は、電池4の出力電圧vpの
多少の変動に拘わらず、ライン8に出力電圧Vccとし
て正常時に+5■の電圧を安定に出力する。
Embodiment FIG. 1 is a block diagram of an embodiment of the present invention. The load 1 is, for example, the main body of a word processor,
Pseudo static random access memory (abbreviated as PSR)
It is electrically connected to a memory 2 such as AM) and exchanges electrical signals with each other, and the stored contents of this memory 2 are constantly energized and backed up by the power of voltage VDD via line 3. be done. A battery 4 is provided as a main power source to power the load 1 and memory 2 . Further, a battery 5 as a sub power source is provided to power the memory 2. The battery 5 as this sub-power source may have a configuration in which, for example, 2M lithium batteries are connected in series.The output of the battery 4 is given to a DC/DC converter 7 via a line 6, and this DC/DC The DC converter 7 is energized with power f. DC/
The output of the DC converter is applied via line 8 to load l for power energization and switching means 9
is applied to the individual contacts 11 of the changeover switch 10. This DC/DC converter 7 stably outputs a voltage of +5.sup. during normal operation to the line 8 as the output voltage Vcc, regardless of some fluctuations in the output voltage vp of the battery 4.

ライン6の電力はまた、定電圧回路■5に与えられる。The power on line 6 is also applied to constant voltage circuit 5.

この定電圧回路15は、その入出力間にトランジスタな
どのインピーダンス素子が介在され、そのインピーダン
スを変化して、ライン16に導出する電圧VBUを安定
に導出する構成を有し、いわゆるシリーズレギュレート
方式であって、電圧VBUはたとえば+5■の電圧であ
って、その電圧を安定に出力する。
This constant voltage circuit 15 has a configuration in which an impedance element such as a transistor is interposed between its input and output, and the impedance is changed to stably derive the voltage VBU to be outputted to the line 16, using a so-called series regulation method. The voltage VBU is, for example, a voltage of +5 cm, and this voltage is stably output.

もう一つの電池5の出力電圧は、ライン17を介して電
圧降下回路18に与えられる。電池5を、前述のように
2個のリチウム電池を直列に接続して構成した場合、そ
のライン17における電圧は約6Vであって比較的高く
、したがって電圧降下回路18は、ライン1つに上限値
が5.5V未満となる電圧V L iを導出する。切換
え手段9においてライン19は個別接点12に接続され
、ライン16は個別接点13に接続され、共通接点14
はこれらの個別接点11〜13を大略的に切換え、その
共通接点14の出力は、ライン3を介してメモリ2に接
続される。
The output voltage of the other battery 5 is provided to a voltage drop circuit 18 via line 17. When the battery 5 is configured by connecting two lithium batteries in series as described above, the voltage on the line 17 is approximately 6V, which is relatively high, and therefore the voltage drop circuit 18 has an upper limit on one line. A voltage V Li whose value is less than 5.5V is derived. In the switching means 9 the line 19 is connected to the individual contact 12, the line 16 is connected to the individual contact 13 and the common contact 14
roughly switches these individual contacts 11 to 13, and the output of the common contact 14 is connected to the memory 2 via line 3.

電池電圧検出回路21は、電池4の出力電圧VPが予め
定める電圧5■以上では、ライン22に電池4が正常で
あることを表すハイレベルの信号を導出し、この電圧V
Pが5V未満になると、ライン22に電池4の容量が少
なくなったことを表すローレベルの信号を導出する。こ
のライン22の信号は、バッテリダウン(略称BD)信
号と呼ぶことにする。
When the output voltage VP of the battery 4 is equal to or higher than a predetermined voltage 5■, the battery voltage detection circuit 21 derives a high-level signal on the line 22 indicating that the battery 4 is normal, and detects this voltage V.
When P becomes less than 5V, a low level signal is generated on the line 22 indicating that the capacity of the battery 4 has decreased. The signal on line 22 will be referred to as a battery down (abbreviated as BD) signal.

制御回路23は、DC/DCコンバータ7とリセット発
生回路24とを制御するための働きをし、手動操作され
る電源スイツチ25が接続される。
The control circuit 23 functions to control the DC/DC converter 7 and the reset generation circuit 24, and is connected to a manually operated power switch 25.

この電源スイツチ25が操作されると、DC/DCコン
バータ7にライン26を介して起動信号を与えるととも
に、リセット発生回路24にライン27を介してリセッ
ト信号を与える。
When the power switch 25 is operated, a start signal is applied to the DC/DC converter 7 via a line 26, and a reset signal is applied to the reset generation circuit 24 via a line 27.

リセット発生回路24は、ライン8を介するDC/DC
コンバータ7の電圧VCCが与えられるとともに、上述
のように制御回路23からライン27を介する起動信号
が与えられる。このリセット発生回路24は、ライン2
7を介する起動信号に応答し、ライン8の電圧Vccの
監視を行い、その電圧Vccが予め定める電圧5■未満
であるときには、ライン28にローレベルのリセット信
号RESETを導出し、この電圧Vccが5V以上に上
昇してから後に予め定める時間Wl、たとえば100m
5ec経過した時点で、ライン28のリセット信号RE
SETをハイレベルとする。
The reset generation circuit 24 has a DC/DC
The voltage VCC of the converter 7 is applied, and the start signal is applied via the line 27 from the control circuit 23 as described above. This reset generation circuit 24 is connected to the line 2
In response to the activation signal via line 28, the voltage Vcc on line 8 is monitored, and when the voltage Vcc is less than the predetermined voltage 5, a low level reset signal RESET is derived on line 28, and this voltage Vcc is A predetermined time Wl after the voltage rises to 5V or more, for example, 100m.
When 5ec has elapsed, the reset signal RE on line 28 is activated.
Set SET to high level.

切換え手段9は、ライン22からのBD倍信号リセット
信号RESETとの各入力に応答し、スイッチ10のス
イッチング状態を変化して、ラインの電圧VDDを第1
表のように切換えて導出する。
The switching means 9 responds to each input of the BD double signal reset signal RESET from the line 22 and changes the switching state of the switch 10 to change the line voltage VDD to the first level.
Switch and derive as shown in the table.

第  1  表 電池4として、たとえば乾電池を5本直列に接続した構
成とする。
Table 1 The battery 4 has a configuration in which, for example, five dry batteries are connected in series.

第2図は、第1図に示される実施例の動作を説明するた
めの波形図である。第2図(1)は、電源スイツチ25
の操作を示す。時刻tlにおいて、電源スイツチ25を
操作して導通するよりも前では、ライン26.27はロ
ーレベルであって、起動信号が導出されず、したがって
DC/DCコンバータ7は発振を停止しており、そのラ
イン8の電圧Vccは第2図(2)で示されるようにロ
ーレベルのままである。このときライン28のリセット
信号RESETは、第2図(3)で示されるようにロー
レベルである。電池4からライン6に導出される電圧V
pは、第2図(4)に示される。
FIG. 2 is a waveform diagram for explaining the operation of the embodiment shown in FIG. 1. Figure 2 (1) shows the power switch 25.
The operation is shown below. At time tl, before the power switch 25 is turned on by operating the power switch 25, the lines 26 and 27 are at a low level and no start signal is derived, so the DC/DC converter 7 has stopped oscillating. The voltage Vcc on line 8 remains at a low level as shown in FIG. 2(2). At this time, the reset signal RESET on the line 28 is at a low level as shown in FIG. 2(3). Voltage V derived from battery 4 to line 6
p is shown in FIG. 2 (4).

電池4のライン6に導出される電圧VPが5V以上であ
るとき、電池電圧検出回路2■からライン22に導出さ
れるBD倍信号、第2図(5)で示されるようにローレ
ベルのままである。したがって切換え手段9では、前述
の第1表に示されるように、切換えスイッチIOの共通
接点14が個別接点13に接続されてライン3の電圧V
DDは定電圧回路15の出力電圧VBUである。こうし
てメモリ2が常時電力付勢されてバックアップされてい
る。このライン3に導出される電圧VDDの状態は、第
2図(6〉に示される。
When the voltage VP derived to the line 6 of the battery 4 is 5V or more, the BD double signal derived from the battery voltage detection circuit 2 to the line 22 remains at a low level as shown in FIG. 2 (5). It is. Therefore, in the switching means 9, the common contact 14 of the changeover switch IO is connected to the individual contact 13, as shown in Table 1 above, and the voltage V of the line 3 is
DD is the output voltage VBU of the constant voltage circuit 15. In this way, the memory 2 is constantly energized and backed up. The state of the voltage VDD derived from this line 3 is shown in FIG. 2 (6>).

時刻tlにおいて電源スイツチ25を操作して導通する
と、制御回路23はライン26.27にハイレベルの起
動信号を導出する。これによってDC/DCコンバータ
7は、発振動作を開始し、その出力電圧V c cは時
刻t1以降において第2図(2)で示されるように時間
経過に伴って上昇する。リセット発生回路24は、ライ
ン8の電圧Vccを監視し、電圧V c cが5Vに達
した時刻t2から予め定める時間Wlを刻時動作し、そ
の時間W1経過した時刻t3においてライン28をハイ
レベルとする。時刻t1〜t3の期間中、その電池4の
出力電圧vPが常に高く、5V以上であるときには、ラ
イン22のBD倍信号ローレベルのままである。したが
ってこの時刻11〜t3の期間中おいても、切換え手段
9はライン3の電圧VODを、ライン16の電圧VBU
としたままとする。
When the power switch 25 is turned on at time tl, the control circuit 23 outputs a high-level activation signal to the lines 26 and 27. As a result, the DC/DC converter 7 starts an oscillation operation, and its output voltage Vcc increases over time after time t1 as shown in FIG. 2(2). The reset generation circuit 24 monitors the voltage Vcc on the line 8, clocks a predetermined time Wl from time t2 when the voltage Vcc reaches 5V, and sets the line 28 to a high level at time t3 when the time W1 has elapsed. shall be. During the period from time t1 to time t3, when the output voltage vP of the battery 4 is always high and is 5V or more, the BD double signal on the line 22 remains at the low level. Therefore, even during this period from time 11 to t3, the switching means 9 changes the voltage VOD of the line 3 to the voltage VBU of the line 16.
Leave it as .

時刻t3以降において、リセット発生回路24がライン
28にハイレベルの信号を導出すると、ライン22のV
D信号がローレベルであるかまたはハイレベルであるか
に拘わらず、切換え手段9の共通接点14は個別接点1
1に導通され、出力電圧VDDは、DC/DCコンバー
タVccの電圧がそのまま導出される9 このようにして、電池4の容量が比較的大きいときには
、メモリ2はDC/DCコンバータ7の出力によって電
力付勢される。
After time t3, when the reset generation circuit 24 derives a high-level signal on the line 28, the V on the line 22
Regardless of whether the D signal is at a low level or a high level, the common contact 14 of the switching means 9 is connected to the individual contact 1
1, and the output voltage VDD is directly derived from the voltage of the DC/DC converter Vcc.9 In this way, when the capacity of the battery 4 is relatively large, the memory 2 is powered by the output of the DC/DC converter 7. energized.

電池4の残りの容量が少なくなって行き、したがって電
源スイツチ25の時刻tlにおける導通操作も、DC/
DCコンバータ7にライン6を介して流れる電流が増大
し、これによって電池4の内部抵抗に起因して、その電
圧VDが第211(4)の破線で示されように5V未満
に時刻tll〜t12において低下した値を想定する。
The remaining capacity of the battery 4 is decreasing, so the conduction operation of the power switch 25 at time tl is also reduced to DC/
The current flowing through the line 6 to the DC converter 7 increases, and due to the internal resistance of the battery 4, its voltage VD drops below 5V at time tll to t12, as shown by the dashed line in 211(4). Assume a value that has decreased in .

このときには、切換え手段9のスイチッング状態は第2
図(7)で示される状態となる。すなわちこの時刻t1
1〜t12の範囲では、電池電圧検出回路21のライン
22に導出されるBD倍信号、第2図(5)で示される
ようにハイレベルとなる。そのため切換え手段9は第1
表に示されるように、電池5から電圧降下回路18を介
してライン19に導出される電圧VLiを、個別接点1
2から共通接点14を経てライン13の出力電圧VDD
として導出する。この電圧VLiは、電池5が消耗して
いない限り、5■である。こうして電池4の容量が残り
少なくなっても、メモリ2は電池5によってバックアッ
プされ、電力付勢され続ける。そのためメモリ2のスト
ア内容が消去されてしまうことはない。
At this time, the switching state of the switching means 9 is in the second state.
The state shown in Figure (7) is reached. That is, this time t1
In the range from 1 to t12, the BD multiplied signal derived to the line 22 of the battery voltage detection circuit 21 becomes high level as shown in FIG. 2 (5). Therefore, the switching means 9
As shown in the table, the voltage VLi derived from the battery 5 via the voltage drop circuit 18 to the line 19 is connected to the individual contact 1
2 through the common contact 14 to the output voltage VDD on line 13.
Derive it as This voltage VLi is 5■ unless the battery 5 is exhausted. In this way, even when the capacity of the battery 4 is running low, the memory 2 is backed up by the battery 5 and continues to be powered. Therefore, the contents stored in the memory 2 will not be erased.

電源スイツチ25を時刻tlにおいて導通操作するより
も前において、電池4の出力電圧vPが5V未満に低下
すると、電池電圧検出回路21のライン22に導出され
るBD倍信号ハイレベルとなる、このときライン28の
リセット信号RESETはローレベルである。したがっ
て切換え手段9は共通接点14を個別接点12に導通し
て、ライン19の電圧VLiを出力電圧VDDとして導
出する。こうして電池5によってメモリ2がバックアッ
プされる。一般に、DC/DCコンバータ7が休止して
いる時刻tlよりも前では、ライン6に流れる電流は、
たとえばμAオーダであって、非常に小さくて、したが
ってその電池4の消耗がされていないとき、定電圧回路
15からの出力電圧VBUが切換え手段9の出力電圧V
DDとしてメモリ2に与えられ、こうして電池4の電力
によってメモリ2がバックアップされるので、電池5の
消耗することがない、このようにしてメモリ2が前述の
PSRAMなどのように比較的消費電流が大きいメモリ
である場合、大容量の電池4からの電力によって、電源
スイツチ5の導通操作による投入よりも前であっても、
そのメモリ2が電力付勢されるので、電池5を大容量と
する必要がなく、したがって小形化が可能である。また
電池4を新たな電池と交換する際には、もう一つの電池
5によってメモリ2がバックアップされており、そのス
トア内容が保護される。また電池5を交換する際におい
ても、電池4の電力によってメモリ2が上述のように電
力付勢されるので、そのストア内容が保護される。
When the output voltage vP of the battery 4 drops below 5V before the power switch 25 is turned on at time tl, the BD double signal outputted to the line 22 of the battery voltage detection circuit 21 becomes high level. The reset signal RESET on line 28 is at a low level. The switching means 9 therefore conduct the common contact 14 to the individual contacts 12 and derive the voltage VLi on the line 19 as the output voltage VDD. In this way, the memory 2 is backed up by the battery 5. Generally, before time tl when the DC/DC converter 7 is at rest, the current flowing through the line 6 is:
For example, when the voltage VBU from the constant voltage circuit 15 is very small, on the order of μA, and therefore the battery 4 is not consumed, the output voltage VBU from the constant voltage circuit 15 is the output voltage V from the switching means 9.
Since the memory 2 is backed up by the power of the battery 4, the battery 5 does not run out.In this way, the memory 2 has a relatively low current consumption like the PSRAM mentioned above. If the memory is large, the power from the large-capacity battery 4 may cause the power to be turned on even before the power switch 5 is turned on.
Since the memory 2 is energized, there is no need for the battery 5 to have a large capacity, and therefore miniaturization is possible. Furthermore, when replacing the battery 4 with a new battery, the memory 2 is backed up by another battery 5, and its stored contents are protected. Furthermore, even when replacing the battery 5, the memory 2 is energized by the power of the battery 4 as described above, so that its stored contents are protected.

発明の効果 以上のように本発明によれば、たとえばメイン電源とし
て第1の電池を用い、これによって電力f寸勢されるD
 C/D Cコンバータの出力電圧が予め定める値未満
になったとき、サブ電源としての第2の電池を用いて負
荷を電力付勢するようにしたので、第1の電池を大容量
にするだけでなく、第2の電池もまた大容量にする必要
はなく、したがって構成が小形化することが可能である
。また第1の電池または第2の電池のいずれか一方を新
しい電池と交換する際に、負荷を常時電力付勢してバッ
クアップすることができる。
Effects of the Invention As described above, according to the present invention, for example, the first battery is used as the main power source, and thereby the electric power D
When the output voltage of the C/DC converter falls below a predetermined value, the second battery as a sub power source is used to energize the load, so all you have to do is increase the capacity of the first battery. In addition, the second battery also does not need to have a large capacity, and therefore the configuration can be made smaller. Further, when replacing either the first battery or the second battery with a new battery, the load can be constantly energized and backed up.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明の一実施例のブロック図、第2図は第1
図に示される実施例の動作を説明するための波形図であ
る。 1・・・負荷、2・・・メモリ、4,5・・・電池、7
・・・DC/DCコンバータ、9・・・切換え手段、1
5・・・定電圧回路、18・・・電圧降下回路、21・
・・電池電圧検出回路、23・・・制御回路、24・・
・リセット発生回路、25・・・電源スィッチ
FIG. 1 is a block diagram of one embodiment of the present invention, and FIG. 2 is a block diagram of an embodiment of the present invention.
FIG. 3 is a waveform chart for explaining the operation of the embodiment shown in the figure. 1...Load, 2...Memory, 4, 5...Battery, 7
...DC/DC converter, 9... switching means, 1
5... Constant voltage circuit, 18... Voltage drop circuit, 21.
...Battery voltage detection circuit, 23...Control circuit, 24...
・Reset generation circuit, 25...power switch

Claims (1)

【特許請求の範囲】 第1の電池と、 第1電池の出力によって電力付勢されるDC/DCコン
バータと、 第2の電池と、 DC/DCコンバータの出力電圧が予め定める値以上で
は、そのDC/DCコンバータの出力を導出し、このD
C/DCコンバータの出力電圧が前記予め定める値未満
になったとき、第2電池の出力を切換えて導出する切換
え手段とを含むことを特徴とする電池を用いる電源回路
[Claims] A first battery, a DC/DC converter energized by the output of the first battery, a second battery, and a DC/DC converter whose output voltage exceeds a predetermined value. Deriving the output of the DC/DC converter, this D
A power supply circuit using a battery, characterized in that it includes a switching means for switching and deriving the output of the second battery when the output voltage of the C/DC converter becomes less than the predetermined value.
JP1122573A 1989-05-16 1989-05-16 Power source using battery Pending JPH0374148A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1122573A JPH0374148A (en) 1989-05-16 1989-05-16 Power source using battery

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1122573A JPH0374148A (en) 1989-05-16 1989-05-16 Power source using battery

Publications (1)

Publication Number Publication Date
JPH0374148A true JPH0374148A (en) 1991-03-28

Family

ID=14839250

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1122573A Pending JPH0374148A (en) 1989-05-16 1989-05-16 Power source using battery

Country Status (1)

Country Link
JP (1) JPH0374148A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05127786A (en) * 1991-11-07 1993-05-25 Nec Software Kansai Ltd Battery powered computer
JP2006197426A (en) * 2005-01-17 2006-07-27 Sony Corp Solid-state imaging device and semiconductor device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05127786A (en) * 1991-11-07 1993-05-25 Nec Software Kansai Ltd Battery powered computer
JP2006197426A (en) * 2005-01-17 2006-07-27 Sony Corp Solid-state imaging device and semiconductor device

Similar Documents

Publication Publication Date Title
US6990031B2 (en) Semiconductor memory device control method and semiconductor memory device
KR930001651B1 (en) Semiconductor memory having circuit effecting refresh on variable cycle
CN1825732B (en) Power supply switch circuit
US5889723A (en) Standby voltage boosting stage and method for a memory device
JPH0632231B2 (en) Improved low power dual mode CMOS bias voltage generator
JPS61163655A (en) Complementary type semiconductor integrated circuit
JPH0693253B2 (en) Battery circuit for IC memory card
US5734204A (en) Backup apparatus
US6298000B1 (en) Dynamic type semiconductor memory device operable in self refresh operation mode and self refresh method thereof
JPS6128319Y2 (en)
KR100549345B1 (en) High voltage supply circuit and a method of supplying high voltage
KR940004482Y1 (en) Circuit for initially setting up a cell plate voltage
JPH0374148A (en) Power source using battery
JPH0442496A (en) Nonvolatile ram
JP3242132B2 (en) Semiconductor memory and semiconductor memory device
JP3047246B2 (en) DRAM battery backup method
JPH09294332A (en) Low power-consumption mode controller for battery pack
JP2719132B2 (en) Low battery alarm
JPH06327168A (en) Backup apparatus
KR200142920Y1 (en) Memory backup circuit
JPH04236646A (en) Memory backup circuit
TWI260023B (en) Accelerated power-on procedure for low-power RAM
JPS60140413A (en) Memory backup circuit
JPS6216030A (en) Power failure compensation circuit
JPH04289582A (en) Semiconductor storage device