JPH0373073A - Information processor with picture editing function - Google Patents

Information processor with picture editing function

Info

Publication number
JPH0373073A
JPH0373073A JP1219753A JP21975389A JPH0373073A JP H0373073 A JPH0373073 A JP H0373073A JP 1219753 A JP1219753 A JP 1219753A JP 21975389 A JP21975389 A JP 21975389A JP H0373073 A JPH0373073 A JP H0373073A
Authority
JP
Japan
Prior art keywords
magnification
processing
reduction
area
calculation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP1219753A
Other languages
Japanese (ja)
Other versions
JP2855136B2 (en
Inventor
Yutaka Shimizu
豊 清水
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ricoh Co Ltd
Original Assignee
Ricoh Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ricoh Co Ltd filed Critical Ricoh Co Ltd
Publication of JPH0373073A publication Critical patent/JPH0373073A/en
Application granted granted Critical
Publication of JP2855136B2 publication Critical patent/JP2855136B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Image Processing (AREA)

Abstract

PURPOSE:To execute reduction processing with arbitrary magnification even by a general graphics controller with limit in a reduction ratio and an enlargement ratio by executing arithmetic to equally distribute the variable power areas of n/16 magnification and (n+1)/16 magnification. CONSTITUTION:In a CPU (control part) 1, a main control part 11, picture division/magnification calculation part 12 and graphics controller control part 13 are provided. Based on the set reduction ratio, the arithmetic is executed to equally distribute the variable power areas of the n/16 magnification and (n+1)/16 magnification, and by a reduction processing means, reduction processing is executed for each divided area according to the arithmetic result. Thus, by using the general graphics controller with the limit in the reduction and enlargement ratio, without depending on a software, picture edition can be executed with the arbitrary magnification.

Description

【発明の詳細な説明】 産呈上旦且旦光互 この発明は、パーソナルコンピュータやワードプロセッ
サ、その他各種の画像編集機能を備えた情報処理装置の
改良に係り、特に、グラフィック編集時におけるソフト
ウェアの負担を軽減すると共に、低コストのハードウェ
アの使用によって、編集対象の画像の縮小・拡大処理が
任意の変倍率で行えるようにした情報処理装置に関する
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to the improvement of personal computers, word processors, and other information processing devices equipped with various image editing functions, and in particular to improvements in software burdens during graphic editing. The present invention relates to an information processing apparatus that can reduce and enlarge an image to be edited at any magnification ratio by using low-cost hardware.

災来立挟生 従来から、パーソナルコンピュータ等の情報処理装置は
、画像編集機能を備えており、編集対象の画像データの
縮小・拡大処理を行っている。
2. Description of the Related Art Information processing devices such as personal computers have traditionally been equipped with an image editing function, and perform processing to reduce and enlarge image data to be edited.

従来の情報処理装置では、通常、画像編集機能のために
、汎用のグラフィックス・コントローラが多く採用され
ている。
Conventional information processing apparatuses typically employ general-purpose graphics controllers for image editing functions.

このような汎用のグラフィックス・コントローラを使用
すれば、高速かつ低コストのシステムを構築することが
できる。
By using such general-purpose graphics controllers, it is possible to build high-speed, low-cost systems.

第5図は、従来の画像編集機能を備えた情報処理装置に
ついて、その要部構成の一例を示す機能ブロック図であ
る。図面において、1はCPU、2は汎用グラフィック
ス・コントローラ、3は画像メモリ、4は第1のバス、
5は第2のバスを示す。
FIG. 5 is a functional block diagram showing an example of the main part configuration of a conventional information processing apparatus equipped with an image editing function. In the drawing, 1 is a CPU, 2 is a general-purpose graphics controller, 3 is an image memory, 4 is a first bus,
5 indicates the second bus.

この第5図に示すブロック図で、CPUIは。In the block diagram shown in FIG. 5, the CPU is.

システム全体を管理制御する中央演算装置である。This is the central processing unit that manages and controls the entire system.

汎用グラフィックス・コントローラ2は、CPU1から
与えられたコマンドにより、後段の画像メモリ3に対し
て編集を行う機能を有している。
The general-purpose graphics controller 2 has a function of editing the subsequent image memory 3 according to commands given from the CPU 1.

この場合に、その変倍コマンドは、n / 16 。In this case, the scaling command is n/16.

16/n(n=1〜16の整数)という制約がある。There is a restriction of 16/n (n=an integer from 1 to 16).

画像メモリ3は、編集対象の画像データが格納されるビ
デオメモリである。
The image memory 3 is a video memory in which image data to be edited is stored.

また、第1のバス4と、第2のバス5は、システムバス
である。
Further, the first bus 4 and the second bus 5 are system buses.

しかしながら、すでに述べたように、汎用グラフィック
ス・コントローラの場合、その変倍機能に多くの制約が
ある。
However, as mentioned above, general-purpose graphics controllers have many limitations on their scaling capabilities.

その最大の制約は、一般に市販されている汎用コントロ
ーラの変倍機能は、その大半が、n/16.16/n(
nは1〜16の整数)の縮小・拡大処理しか実行できな
い、という点である。
The biggest limitation is that most of the magnification functions of general-purpose controllers on the market are n/16.16/n (
The point is that only reduction/enlargement processing can be performed (n is an integer from 1 to 16).

そのため、この汎用グラフィックス・コントローラを使
用した情報処理システムでは、システム自体が画像編集
機能を有していながら、任意の倍率で変倍処理を行う際
には、ソフトウェアによって処理しなければならない。
Therefore, in an information processing system using this general-purpose graphics controller, although the system itself has an image editing function, when performing scaling processing at an arbitrary scaling factor, processing must be performed by software.

しかも、この任意倍率によるソフトウェアの変倍処理で
は、処理時間が長くなってソフトウェアの負担が著しく
増加する。
Moreover, the software magnification processing using the arbitrary magnification increases the processing time and significantly increases the burden on the software.

このように、ソフトウェアによって任意倍率の縮小・拡
大処理を行う場合には、処理が複雑なために、処理速度
が遅くなり、システムの能率が低下する、という不都合
がある。
In this way, when performing reduction/enlargement processing at an arbitrary magnification using software, there is a disadvantage that the processing speed is slow due to the complexity of the processing, and the efficiency of the system is reduced.

これに対して、ハードウェアによって任意倍率の縮小・
拡大処理をすれば、処理速度は速くなるという利点はあ
るが1反面で、汎用グラフィックス・コントローラの場
合、上述のような縮小・拡大率(n/ 16 、16/
 n)による変倍処理しか行えない。
On the other hand, hardware allows for arbitrary scaling down and
Enlargement processing has the advantage of faster processing speed, but on the other hand, in the case of general-purpose graphics controllers, the above-mentioned reduction/enlargement ratio (n/16, 16/
Only the scaling process according to n) can be performed.

したがって、任意倍率の縮小・拡大処理を行う場合には
、任意の縮小・拡大率に対応する専用のハードウェアを
追加するか、高性能のグラフィックス・コントローラを
使用することが必要であり。
Therefore, when performing reduction/enlargement processing at an arbitrary magnification, it is necessary to add dedicated hardware that supports the arbitrary reduction/enlargement ratio, or to use a high-performance graphics controller.

コストアップは免かれない。Cost increases are inevitable.

このように、ハードウェアによる縮小・拡大処理を採用
すれば、任意の縮小・拡大率での高速処理は可能である
が、コストアップは免かれず、安価なシステムの構築が
困難になる、という難点がある。
In this way, if hardware-based reduction/enlargement processing is adopted, high-speed processing at arbitrary reduction/enlargement ratios is possible, but costs will inevitably increase and it will be difficult to construct an inexpensive system. There are some difficulties.

以上を要約すれば、汎用グラフィックス・コントローラ
による画像編集機能を備えた従来の情報処理装置におい
て、任意の倍率による変倍処理を行うためには、ソフト
ウェアで対応することは可能であるが、処理が複雑にな
るので処理速度が遅くなり、システムの能率が低下する
To summarize the above, in a conventional information processing device equipped with an image editing function using a general-purpose graphics controller, it is possible to perform magnification processing at an arbitrary magnification rate using software, but the processing The complexity of the process slows down the processing speed and reduces the efficiency of the system.

これに対して、ハードウェアによる処理方式を採用すれ
ば、高速処理は可能であるが、縮小・拡大率の制約があ
り、任意の倍率による変倍処理には専用のハードが必要
で、コストアップになる。
On the other hand, if a hardware processing method is adopted, high-speed processing is possible, but there are restrictions on reduction/enlargement ratios, and special hardware is required to perform scaling processing at arbitrary magnification ratios, which increases costs. become.

特に、高性能のグラフィックス・コントローラを使用す
れば、任意の倍率による変倍処理を高速度で実行するこ
とはできるが、大幅なコストアップは免かれない。
In particular, if a high-performance graphics controller is used, it is possible to execute magnification processing at an arbitrary magnification at high speed, but this will inevitably result in a significant increase in cost.

このように、従来の画像編集機能を備えた情報処理装置
は、いずれも一長一短があり、任意の縮小・拡大率によ
る画像編集を、低コストのシステムで、高速度に実行す
ることは、極めて困難である、という不都合があった。
As described above, all conventional information processing devices equipped with image editing functions have their advantages and disadvantages, and it is extremely difficult to edit images at any desired reduction/enlargement ratio at high speed with a low-cost system. This was an inconvenience.

lが解 しようとする この発明では、従来の汎用グラフィックス・コントロー
ラによる画像編集機能を備えた情報処理装置におけるこ
のような不都合、すなわち、画像編集に際して、n /
 l 6 、16 / nの縮小・拡大率による変倍処
理は可能であるが、任意倍率による変倍処理の高速化と
低コスト化とを両立させることができない、という不都
合を解決し、基本的にn/16.16/nの縮小・拡大
率による変倍処理のみが可能であるという大きな制約を
有する汎用グラフィックス・コントローラを用いて、ソ
フトウェアに依存する必要なしに、任意の変倍率による
画像編集を可能にすることによって、処理速度が速く、
かつ低コストの画像編集機能を備えた情報処理装置を提
供することを目的とする。
This invention aims to solve such inconveniences in information processing devices equipped with image editing functions using conventional general-purpose graphics controllers, that is, when editing images, n/
Although it is possible to perform scaling processing using a reduction/enlargement ratio of 16/16/n, it is not possible to achieve both high speed and low cost scaling processing using an arbitrary scaling ratio. Using a general-purpose graphics controller, which has the major limitation of only being able to perform scaling processing at a reduction/enlargement ratio of n/16.16/n, it is possible to create images at any scaling ratio without relying on software. By enabling editing, processing speed is faster and
It is an object of the present invention to provide an information processing device having a low-cost image editing function.

を   るための この発明では、第1に、 入力手段と、表示手段と、メモリ手段と、CPU等の中
央処理装置とを具備し、汎用グラフィックス・コントロ
ーラによって拡大・縮小処理を含む画像編集機能を備え
た情報処理システムにおいて。
The present invention for the purpose of In an information processing system equipped with

n/16(nは1〜↓6の整数)の縮小率の制約に対応
して、元画像領域を16ドツ1−の基準単位に分割する
領域分割手段と、 n/16の倍率と(n+1)/16の倍率による縮小処
理手段と、 前記元画像領域の長さ方向に沿って、前記n/16の倍
率と(n、+1)/16の倍率との変倍領域を均等に分
散させるための演算を行う演算手段、とを備え、 該演算手段によって、設定された縮小率に基き、n/1
6の倍率と(n+1)/16の倍率との変倍領域を均等
に分散させる演算を行い、前記縮小処理手段によって、
演算結果による分割領域毎の縮小処理を行うようにして
いる。
area dividing means that divides the original image area into standard units of 16 dots 1- corresponding to the restriction of the reduction ratio of n/16 (n is an integer from 1 to ↓6); )/16 magnification, and for uniformly distributing magnification areas having the n/16 magnification and (n, +1)/16 magnification along the length direction of the original image area. and a calculation means for calculating n/1 based on the set reduction ratio.
A calculation is performed to evenly distribute the variable magnification area with a magnification of 6 and a magnification of (n+1)/16, and the reduction processing means
Reduction processing is performed for each divided area based on the calculation results.

また、第2に、 入力手段と、表示手段と、メモリ手段と、CPU等の中
央処理装置とを具備し、汎用グラフィックス・コントロ
ーラによって拡大・縮小処理を含む画像編集機能を備え
た情報処理システムにおいて、 16/n(nは1〜16の整数)の拡大率の制約に対応
して1元画像領域をnドツト単位と(n+1)ドツト単
位に分割する領域分割手段と、16/nの倍率と16/
(n+1)の倍率による拡大処理手段と、 前記元画像領域の長さ方向に沿って、前記16/nの倍
率と16/(n+1)の倍率との変倍領域を均等に分散
させるための演算を行う演算手段、とを備え、 該演算手段によって、設定された拡大率に基き、16/
nの倍率と16/(n+1)の倍率との変倍領域を均等
に分散させる演算を行い、その演算結果により前記領域
分割手段によって、元画像領域をnドツト単位と(n+
1)ドツト単位に分割し、nドツト単位に分割された領
域の画像に対して16/nの倍率の拡大処理、(n+1
)ドツト単位に分割された領域の画像に対して16/(
n+1)の倍率の拡大処理を行うようにしている。
Second, an information processing system comprising an input means, a display means, a memory means, and a central processing unit such as a CPU, and has an image editing function including enlargement/reduction processing using a general-purpose graphics controller. , an area dividing means for dividing a one-dimensional image area into n dot units and (n+1) dot units in accordance with the constraint of an enlargement rate of 16/n (n is an integer from 1 to 16), and a magnification rate of 16/n. and 16/
(n+1) magnification processing means; and an operation for uniformly distributing the variable magnification areas of the 16/n magnification and 16/(n+1) along the length direction of the original image area. and calculation means for performing 16/16
A calculation is performed to evenly distribute the variable magnification area between a magnification of n and a magnification of 16/(n+1), and based on the calculation result, the area dividing means divides the original image area into units of n dots and (n+1).
1) Dividing the image into dot units, enlarging the image of the area divided into n dot units at a magnification of 16/n, (n+1
) 16/(
Enlargement processing is performed at a magnification of n+1).

失−盈一透 次に、この発明の画像編集機能を備えた情報処理装置に
ついて、図面を参照しながら、その実施例を詳細に説明
する。
DESCRIPTION OF THE PREFERRED EMBODIMENTS Next, embodiments of an information processing apparatus having an image editing function according to the present invention will be described in detail with reference to the drawings.

第1図は、この発明の画像編集機能を備えた情報処理装
置について、その要部構成の詳細な一実施例を示す機能
ブロック図である。図面において、■は第5図と同様の
CPU (制御部)で、工1はその主制御部、12は画
像分割/倍率算出部、13はグラフィックス・コントロ
ーラ制御部を示し。
FIG. 1 is a functional block diagram showing a detailed embodiment of the main structure of an information processing apparatus having an image editing function according to the present invention. In the drawings, ■ is a CPU (control unit) similar to that in FIG. 5, 1 is its main control unit, 12 is an image division/magnification calculation unit, and 13 is a graphics controller control unit.

その他の符号は第5図と同様であり、また、81〜S4
は出力信号を示す。
Other symbols are the same as in FIG. 5, and 81 to S4
indicates the output signal.

この第1図に示すブロック図で、CPUIは、システム
全体を管理制御する中央演算装置であり、基本的な動作
は、従来例を示した第5図と同様である。
In the block diagram shown in FIG. 1, the CPUI is a central processing unit that manages and controls the entire system, and its basic operation is the same as that in FIG. 5 showing the conventional example.

画像分割/倍率算出部12は、画像を小ブロックに分割
し、小ブロツク毎の縦横倍率を算出して、グラフィック
ス・コンI−ローラ制御部13へ出力する。
The image division/magnification calculation section 12 divides the image into small blocks, calculates the vertical and horizontal magnification of each small block, and outputs the result to the graphics controller I-roller control section 13 .

グラフィックス・コントローラ制御部13は、グラフィ
ックス・コントローラ2に変倍のパラメータを設定する
The graphics controller control unit 13 sets scaling parameters in the graphics controller 2.

主制御部11からの出力信号S1は、「ソース画像のア
ドレスAsを開始点とした領域(X5゜Ys)の画像を
、アドレスAsを開始点とした領域(Xo ? YD 
)に変倍せよ」というような全体の変倍処理の指令で、
−度に渡される。
The output signal S1 from the main control unit 11 is "an image of an area (X5°Ys) with address As of the source image as a starting point, an area (Xo ? YD) with address As as a starting point"
)," the command for the entire scaling process,
- Passed to degrees.

出力信号S2は、画像分割/倍率算出部12で小ブロッ
クに分割した画像に対して、「アドレスAs を開始点
とした小領域(Xs  p Ys ’ )の画像を、ア
ドレスAs′を開始点とした小領域(Xo  yYo’
)に変倍せよ」というような指令である。
The output signal S2 is generated by dividing the image divided into small blocks by the image division/magnification calculation unit 12 into "an image of a small area (Xs p Ys') with address As as the starting point, and an image of small area (Xs p Ys') with address As' as the starting point. small area (Xo yYo'
).'' This is a command like ``Change the magnification to ).''

グラフィックス・コントローラ制御部13は、この画像
分割/倍率算出部12からの信号S2で与えられた指令
に応じて、グラフィックス・コントローラ2に対する出
力信号S3を発生する。
The graphics controller control section 13 generates an output signal S3 to the graphics controller 2 in response to a command given by the signal S2 from the image division/magnification calculation section 12.

これらの出力信号S2、S3は、分割ブロックの数と同
数回だけ繰返えし出力される。
These output signals S2 and S3 are repeatedly output as many times as the number of divided blocks.

このような出力信号S3を受取ったグラフィックス・コ
ントローラ2は5画像データに対して、実際の変倍処理
を実行する。
The graphics controller 2, which has received such an output signal S3, executes actual scaling processing on the five image data.

すなわち、画像メモリ3からソース画像の小ブロックの
データを読出して、16/nまたはn/16の変倍処理
を行い、そのディスティネーション領域に書込む。
That is, data of a small block of the source image is read from the image memory 3, subjected to 16/n or n/16 scaling processing, and written to the destination area.

次に、この発明の情報処理装置による任意倍率の縮小処
理について、具体的に説明する。
Next, reduction processing at an arbitrary magnification by the information processing apparatus of the present invention will be specifically explained.

第2図(1)と(2)は、この発明の画像編集機能を備
えた情報処理装置において、縮小処理時の処理を説明す
る図で、(1)はソース画像の一例、(2)はディステ
ィネーションの一例を示す。図面において、Xsはソー
ス画像の水平方向のドツト、Ysはソース画像の垂直方
向のドツト、XDはディスティネーションの水平方向の
ドツト、YDはディスティネーションの垂直方向のドツ
トを示し、また、Pxは水平方向の縮小率が(n+1)
/16の小ブロツク列、PYは垂直方向の縮小率が(n
+1)/16の小ブロツク列を示す。
FIGS. 2 (1) and (2) are diagrams for explaining the processing during reduction processing in the information processing apparatus equipped with the image editing function of the present invention, in which (1) is an example of a source image, and (2) is an example of a source image. An example of a destination is shown. In the drawing, Xs indicates a horizontal dot in the source image, Ys indicates a vertical dot in the source image, XD indicates a horizontal dot in the destination, YD indicates a vertical dot in the destination, and Px indicates a horizontal dot in the destination. The reduction rate in the direction is (n+1)
/16 small block row, PY has vertical reduction rate (n
+1)/16 small block row is shown.

すでに述べたように、この発明の情報処理装置では、ソ
ース画像の水平方向を16ドツトずつに分割し、nx/
16.(nx+1)/16の縮小画像を組合せることに
よって、指定されたディスティネーションの長さの画像
を形成する。
As already mentioned, the information processing device of the present invention divides the source image into 16 dots in the horizontal direction, and divides the source image into 16 dots each.
16. By combining (nx+1)/16 reduced images, an image of the specified destination length is formed.

この第2図(1)と(2)では、水平方向Xsドツト。In this FIG. 2 (1) and (2), the horizontal direction Xs dot.

垂直方向Y5ドツトの大きさからなるソース画像(元画
像)について、水平方向がXDドツト、垂直方向がYD
ドツトの大きさに縮小する場合を示している。
Regarding the source image (original image) consisting of Y5 dots in the vertical direction, XD dots in the horizontal direction and YD dots in the vertical direction.
This shows the case where the image is reduced to the size of a dot.

この場合には、Xs/16≦XD≦XS+YS/16≦
YD≦Ysである。
In this case, Xs/16≦XD≦XS+YS/16≦
YD≦Ys.

第2図(1)と(2)の場合、小ブロツク列PXは、水
平方向の縮小率が(n+1)/16で、その他の小ブロ
ック(無符号の列)の縮小率は、n/’16である。同
様に、小ブロツク列PYは、垂直方向の縮小率が(n+
1)/16で、その他は、縮小車がn/16である。
In the case of FIG. 2 (1) and (2), the horizontal reduction rate of the small block column PX is (n+1)/16, and the reduction rate of the other small blocks (unsigned columns) is n/' It is 16. Similarly, the small block row PY has a vertical reduction rate of (n+
1)/16, and the other reduced wheels are n/16.

まず、水平方向の縮小前後のドツトの関係から、水平方
向のパラメータnx l AX + BXを算出する。
First, a horizontal parameter nx l AX + BX is calculated from the relationship between dots before and after horizontal reduction.

ここで、n)(は水平方向の縮小回数NXの整数部分、
Axはn x / 16の縮小回数、Bxは(n、x 
+ 1) / 16の縮小回数である。
Here, n)( is the integer part of the horizontal reduction number NX,
Ax is the number of reductions n x / 16, Bx is (n, x
+ 1) / 16 reduction times.

最初に、縮小回数(Nx)を算出する。First, the number of reductions (Nx) is calculated.

この場合には。In this case.

XD/X5=NX/16   −−・−・・(1)が成
立し、これを変換すると、 Nx = 16 X Xo / Xs     ・””
’C2)となる。
XD/X5=NX/16 --・-・(1) is established, and when converted, Nx = 16 X Xo / Xs ・””
'C2).

次に、縮小回数Nxの整数部分をnzとして、第2図(
1)のように、ソース画像の水平方向を16ドツトずつ
に分割する。
Next, let nz be the integer part of the number of reductions Nx, as shown in Figure 2 (
Divide the source image horizontally into 16 dots as shown in 1).

分割後の16ドツトの各長さについて、n x /16
、(nx +1)/16の縮小画像を組合せることによ
って、第2図(2)に示すように、指定されたディステ
ィネーションの長さの画像を形成する。
For each length of 16 dots after division, n x /16
, (nx +1)/16 reduced images to form an image of the specified destination length, as shown in FIG. 2(2).

そのために、nx/16の縮小回数Axと、(nx+1
)/16の縮小回数BXとを求める。
For this purpose, the number of reductions Ax is nx/16, and (nx+1
)/16 and the number of reductions BX is calculated.

この水平方向の縮小処理では、nx/16の縮小回数A
x、および、(nx+1)/16の縮小回数Bxは、そ
れぞれ次の式(3)、 (4)によって決定する。
In this horizontal reduction process, the number of reductions A is nx/16.
x and the number of reductions Bx of (nx+1)/16 are determined by the following equations (3) and (4), respectively.

Xs = 16 Ax + 16 Bx   ・=−(
3)XO=nx−AX + (nx +1)BX・・・
・・・(4) 次に、垂直方向に対して、同様の方法で−YSpyoか
ら、パラメータny 、Ay 、Byを算出する。ここ
で、nyは垂直方向の縮小回数Nyの整数部分、AVは
nv/16の縮小回数、BYは(nv+1)/16の縮
小回数である。
Xs = 16 Ax + 16 Bx ・=-(
3)XO=nx-AX+(nx+1)BX...
(4) Next, in the vertical direction, parameters ny, Ay, By are calculated from -YSpyo in the same manner. Here, ny is the integer part of the number of reductions in the vertical direction Ny, AV is the number of reductions of nv/16, and BY is the number of reductions of (nv+1)/16.

以上のようにして算出された水平方向のパラメータnx
、Aつ、Bx、および垂直方向のパラメータnY v 
AY? BYから、16X16  (ドツト)に分割し
た小ブロックに対して、 水平方向については、 n x / 16をAX回、 (nx+1)/16をBX回。
Horizontal parameter nx calculated as above
, A, Bx, and the vertical parameter nY v
AY? For the small block divided into 16x16 (dots) from BY, in the horizontal direction, do n x / 16 AX times and (nx + 1) / 16 BX times.

垂直方向については、 ny/16をAY回、 (nv+1)/16をBY回。For the vertical direction, AY/16 times, (nv+1)/16 BY times.

の縮小コマンドを、グラフィックス・コントローラ上6
へ繰返えしく小ブロツク数と同じ回数)与えることによ
って、任意倍率の縮小処理が行える。
6 on the graphics controller
By repeating the same number of times as the number of small blocks), reduction processing of an arbitrary magnification can be performed.

このように、この発明の情報処理装置では、縮小時には
、n/16と(n+1)/16の微妙に異なる倍率で、
小さく分割したブロックに対して繰返えし変倍処理を行
うことによって、任意の倍率による縮小処理を実現して
いる。なお、拡大時については後述するが、倍率が16
 / nと16/(n+1)に変化する点を除けば、基
本的に同様である。
In this way, in the information processing apparatus of the present invention, at the time of reduction, the data is processed at slightly different magnifications of n/16 and (n+1)/16.
By repeatedly performing scaling processing on blocks divided into small blocks, reduction processing at an arbitrary scaling factor is realized. The magnification will be explained later, but when the magnification is 16
They are basically the same except that they change to /n and 16/(n+1).

この場合に、n/16(または16 / n )で処理
する小ブロックと、(n+1)/16(または16/(
n+1))で処理する小ブロックとを、できるだけ均等
に振分けることによって、全体としての倍率のバラツキ
を少なくすれば、高品質の変倍処理が可能になる。
In this case, a small block to be processed by n/16 (or 16/n) and a small block to be processed by (n+1)/16 (or 16/(
By distributing the small blocks to be processed in n+1)) as evenly as possible to reduce variations in the overall magnification, high-quality magnification processing becomes possible.

仮りに、ソース画像の左側のブロックを全て倍率n/1
6(または1s/n)で処理し、右側のブロックを全て
倍率(n+1)/16 (または16/(n+1)〕で
処理すると、縮小処理では、画像の左側が右側に比べて
つぶれてしまい、拡大処理では、逆に、左側が右側に比
べて間延びしてしまうことになる。
Suppose that all blocks on the left side of the source image are scaled to n/1.
6 (or 1s/n) and all blocks on the right are processed at a magnification of (n+1)/16 (or 16/(n+1)), the left side of the image will be crushed compared to the right side during the reduction process. In the enlargement process, on the contrary, the left side becomes longer than the right side.

そこで、このような変倍処理の片寄りを避けるために、
例えば水平方向の変倍の場合で、小ブロックの左から右
へ(あるいは右から左へ)順次処理する際に1倍率の分
配状態の一例を述べる。
Therefore, in order to avoid such unbalanced scaling processing,
For example, in the case of scaling in the horizontal direction, an example of a distribution state of 1 magnification when processing small blocks sequentially from left to right (or from right to left) will be described.

先に述べたように、この水平方向の変倍処理では、nx
/16をAX回、(nx+1)/16をBX回、繰返え
す必要がある。
As mentioned earlier, in this horizontal scaling process, nx
It is necessary to repeat /16 AX times and (nx+1)/16 BX times.

まず、最初の小ブロックは、倍率n x / 16また
は(nx+1)/16のいずれかで処理する。
First, the first small block is processed with either a magnification of n x /16 or (nx+1)/16.

もし、倍率n)(/16で処理したとすれば、処理回数
Axから「1」を減算してAx とする。
If processing is performed at a magnification of n)(/16), "1" is subtracted from the processing number Ax to obtain Ax.

また、もし1倍率(nx+1)/16で処理したとすれ
ば、処理回数BXから「1」を減算してBx′とする。
Furthermore, if processing is performed at a magnification of 1 (nx+1)/16, "1" is subtracted from the processing number BX to obtain Bx'.

次の小ブロックについても、同様に、処理した倍率に対
応して、AX’またはBX′から11」を減算する。
Regarding the next small block, 11'' is similarly subtracted from AX' or BX' in accordance with the processed magnification.

この場合に1次の小ブロックの倍率を決定する際、その
都度、 Ax / B xと、Ax’/Bχ’ との差
が小さくなるような倍率を選択する。
In this case, when determining the magnification of the first-order small block, a magnification that reduces the difference between Ax/B x and Ax'/Bχ' is selected each time.

このような方法で、次の小ブロックの倍率を決定して処
理を行い、AX’ =BX ’ =Oとなるまで繰返え
す。
In this manner, the magnification of the next small block is determined and processed, and the process is repeated until AX'=BX'=O.

以上のようにして、各小ブロックの倍率を決定すれば、
変倍処理の片寄りを防止することができる。垂直方向の
変倍についても、全く同様である。
If you determine the magnification of each small block as described above,
It is possible to prevent unbalanced magnification processing. The same holds true for vertical magnification.

次に、この発明の情報処理装置による任意倍率の拡大処
理について説明する。
Next, enlargement processing at an arbitrary magnification by the information processing apparatus of the present invention will be described.

第3図(1)と(2)は、この発明の画像編集機能を備
えた情報処理装置において、拡大処理時の処理を説明す
る図で、(1)はソース画像の一例、(2)はディステ
ィネーションの一例を示す。図面における符号は第2図
と同様であり、また、Qxは水平方向の拡大率が16/
(n+1)の小ブロツク列、QYは垂直方向の拡大率が
16/(n+1)の小ブロツク列を示す。
FIGS. 3(1) and 3(2) are diagrams illustrating processing during enlargement processing in an information processing apparatus equipped with an image editing function of the present invention, in which (1) is an example of a source image, and (2) is an example of a source image. An example of a destination is shown. The symbols in the drawings are the same as in Figure 2, and Qx has a horizontal magnification of 16/
(n+1) small block row, QY indicates a small block row with a vertical enlargement ratio of 16/(n+1).

第3図(1)と(2)の場合、小ブロツク列Qxは、水
平方向の拡大率が16/(n+1)で、その他の小ブロ
ック(無符号の列)の拡大率は、16/nである。同様
に、小ブロツク列Qyは、垂直方向の拡大率が16/(
n+1)で、その他は、拡大率が16/nである。
In the case of FIG. 3 (1) and (2), the horizontal expansion rate of the small block column Qx is 16/(n+1), and the expansion rate of the other small blocks (unsigned columns) is 16/n. It is. Similarly, the small block row Qy has a vertical expansion rate of 16/(
n+1), and the magnification ratio for the others is 16/n.

まず、水平方向の拡大前後のドツトの関係から、水平方
向のパラメータnx、AX HBXを算出する。ここで
、nxは水平方向の拡大回数NXの整数部分、Axは1
6 / n xの拡大回数、Bxは16/(nx+1)
の拡大回数である。
First, horizontal parameters nx and AXHBX are calculated from the relationship between dots before and after horizontal expansion. Here, nx is the integer part of the horizontal expansion number NX, and Ax is 1
6/n The number of expansions of x, Bx is 16/(nx+1)
is the number of expansions.

最初に、拡大回数(Nx )を算出する。First, the number of enlargements (Nx) is calculated.

この場合には、 Xo /Xs =16/Nx    −−(5)が成立
し、これを変換すると、 NX = 16 X Xs / Xo     ・−・
□(6)となる。
In this case, Xo /Xs = 16/Nx --(5) holds true, and converting this, NX = 16 X Xs / Xo ・-・
□(6) becomes.

次に、拡大回数NXの整数部分をnxとして、第3図(
1)に示すように、ソース画像の水平方向をnx  (
ドツト)または(nx+1)(ドツト)の長さに分割す
る。
Next, let nx be the integer part of the number of expansions NX, and then
As shown in 1), the horizontal direction of the source image is nx (
(dots) or (nx+1) (dots) in length.

そして5分割後のnx  (ドツト)または(nx+1
)(ドツト)の各長さについて、16/nx。
Then, after dividing into 5, nx (dot) or (nx+1
) (dot), 16/nx.

16/ (nx +1)の拡大画像を組合せることによ
って、第3図(2)に示すように、指定されたディステ
ィネーションの長さの画像を形成する。
By combining the 16/(nx +1) enlarged images, an image of the specified destination length is formed, as shown in FIG. 3(2).

そのために、↓6 / n Xの拡大回数Axと、16
/ (nx +1)の拡大回数Bxとを求める。
For that purpose, ↓6/nX expansion number Ax and 16
/ (nx +1) expansion number Bx is calculated.

この水平方向の拡大処理では、16 / n xの拡大
回数AX、および、16/ (nx +1.)の拡大回
数BXは、それぞれ次の式(7)、 (8)によって決
定する。
In this horizontal enlargement process, the number of enlargements AX of 16/nx and the number of enlargements BX of 16/(nx +1.) are determined by the following equations (7) and (8), respectively.

X5 :fix @ Ax + (nx +1) BX
・・・・・・(7) XD:16Ax+16B×   ・−−−−−(8)次
に、垂直方向に対して、同様の方法で、YSvYDから
、パラメータn y r A V ! B yを算出す
る。ここで、nyは垂直方向の拡大回数NYの整数部分
、AYは16/nyの拡大回数、BYは16/(nv+
1)の拡大回数である。
X5: fix @Ax + (nx +1) BX
......(7) XD: 16Ax+16Bx ・------(8) Next, in the vertical direction, in the same manner, from YSvYD, the parameter n y r AV ! Calculate B y. Here, ny is the integer part of the vertical enlargement number NY, AY is the enlargement number of 16/ny, and BY is 16/(nv+
1) is the number of times of expansion.

以上のようにして算出された水平方向のパラメータn 
X T A Xg B X 、および垂直方向のパラメ
ータnY + AY v Bvから、拡大率の分母(n
またはれ+1)に対応したドツト数で構成される小ブロ
ックに対して、 水平方向については、 16 / n XをAx回、 16/ (nx +1)をBx回、 垂直方向については。
Horizontal parameter n calculated as above
From X T A Xg B
For a small block composed of the number of dots corresponding to 1), in the horizontal direction, 16/nX is Ax times, 16/(nx +1) is Bx times, and in the vertical direction.

16 / n yをAY回。16 / n y times.

16/(nv +1)をBy回、 の拡大コマンドを、グラフィックス・コントローラ2へ
繰返えしく小ブロツク数と同じ回数)与えることによっ
て、任意倍率の拡大処理が行える。
By repeatedly giving the enlargement command 16/(nv+1) By times to the graphics controller 2 (the same number of times as the number of small blocks), enlargement processing at an arbitrary magnification can be performed.

以上のように、この発明の情報処理装置では。As described above, in the information processing apparatus of the present invention.

拡大時にも、16 / nと16/(n+1)の微妙に
異なる倍率で、小さく分割したブロックに対して繰返え
し変倍処理を行うことによって、任意の倍率による拡大
処理を実現している。
When enlarging, the enlargement process can be performed at any desired magnification by repeatedly performing magnification processing on blocks divided into small blocks at slightly different magnifications of 16/n and 16/(n+1). .

次に、フローチャートを参照しながら、第1図に示した
この発明の情報処理装置について、その変倍処理時の動
作を説明する。
Next, the operation of the information processing apparatus of the present invention shown in FIG. 1 during scaling processing will be described with reference to a flowchart.

第4図は、第1図に示したこの発明の情報処理装置にお
いて、任意倍率による拡大・縮小時における主要な処理
の流れを示すフローチャートである。図面において、#
1〜#6はステップを示す。
FIG. 4 is a flowchart showing the flow of main processing when enlarging/reducing at an arbitrary magnification in the information processing apparatus of the present invention shown in FIG. In the drawing, #
1 to #6 indicate steps.

ステップ#1で1画像分割/倍率算出部12により、画
像編集に必要なパラメータ(nx 、 AX 。
In step #1, the one-image division/magnification calculation unit 12 calculates parameters (nx, AX) necessary for image editing.

Bx)+  (nv+ Ayy By)を算出する。Bx)+(nv+AyyBy) is calculated.

縮小時におけるパラメータについては、先の第2図(1
)と(2)に関連して、また、拡大時については、第3
図(])と(2)に関連して、詳しく述べたとおりであ
る。
Regarding the parameters at the time of reduction, see the previous figure 2 (1
) and (2), and regarding expansion, see Section 3.
As described in detail in relation to Figures (]) and (2).

ステップ群2で、各小ブロツク毎に、その変倍処理の倍
率を決定する。この倍率の決定も、画像分割/倍率算出
部12によって行われる。この際、先に述べたような方
法で決定すれば、変倍処理の片寄りから生じる品質低下
を防止することができる。
In step group 2, the magnification of the scaling process is determined for each small block. The determination of this magnification is also performed by the image division/magnification calculating section 12. At this time, if the determination is made using the method described above, it is possible to prevent quality deterioration caused by unbalanced scaling processing.

次に、ステップ群3へ進み、グラフィックス・コントロ
ーラ2へ、ソース開始点、ディスティネーション開始点
、倍率等の必要なパラメータを設定する。
Next, the process proceeds to step group 3, where necessary parameters such as a source start point, destination start point, magnification, etc. are set in the graphics controller 2.

ステップ#4で、グラフィックス・コントローラ2によ
って、変倍処理を開始する。
In step #4, the graphics controller 2 starts scaling processing.

次のステップ群5で、全ての小ブロックの倍率処理が終
了したか否か判断する。
In the next step group 5, it is determined whether the magnification processing for all small blocks has been completed.

このステップ群5の判断で、全ての小ブロックの処理が
終了していなければ、ステップ#6へ進み、ソース開始
点、ディスティネーション開始点を更新し、再び、先の
ステップ群2へ戻って、以下、同様の処理を繰返えす。
If it is determined in step group 5 that all small blocks have not been processed, proceed to step #6, update the source start point and destination start point, and return to step group 2. The same process is repeated thereafter.

もし、ステップ群5の判断で、全ての小ブロックの処理
が終了したことを検知すると、この第4図のフローを終
了する。
If it is detected in step group 5 that processing of all small blocks has been completed, the flow shown in FIG. 4 is ended.

以上に詳細に説明したように、この発明の情報処理装置
では、小さ(分割したブロックに対して、汎用のグラフ
ィックス・コントローラ2によって、繰返えし変倍処理
を行う。
As described above in detail, in the information processing apparatus of the present invention, the general-purpose graphics controller 2 repeatedly performs scaling processing on small (divided) blocks.

ところが、小ブロックの数は、拡大時には、16X16
 (ドツト)以下になるので、拡大率によっては、その
繰返えし回数が極めて多くなり、処理速度の低下が生じ
ることも考えられる。
However, the number of small blocks is 16x16 when expanding.
(dot) or less, so depending on the magnification ratio, the number of repetitions becomes extremely large, which may cause a decrease in processing speed.

しかしながら、汎用のグラフィックス・コントローラ2
は、多くの場合に、制御系のシステムバスと、イメージ
系のイメージバスとに分離したシステムを構築すること
ができる。
However, general-purpose graphics controller 2
In many cases, it is possible to construct a system separated into a system bus for the control system and an image bus for the image system.

そのため、第4図のフローで、ステップ群5゜#6.#
2.#3の処理と、ステップ#4の処理とはオーバラッ
プして実行することができる。
Therefore, in the flow of FIG. 4, step group 5° #6. #
2. The process #3 and the process #4 can be executed in an overlapping manner.

したがって、専用のハードウェアを使用する従来のシス
テムと比較すれば、処理速度は多少低下するが、全てを
ソフトウェアで処理する場合よりも、はるかに高速度で
実行することが可能である。
Therefore, although the processing speed is slightly slower than traditional systems that use dedicated hardware, it is possible to perform the process much faster than if everything was processed in software.

見見立羞果 この発明の画像編集機能を備えた情報処理装置によれば
、縮小率や拡大率に制約を有する汎用グラフィックス・
コントローラによって、任意倍率による縮小・拡大処理
を行うことも可能になる。
According to the information processing device equipped with the image editing function of this invention, general-purpose graphics and
The controller also makes it possible to perform reduction/enlargement processing at an arbitrary magnification.

しかも、元画像領域を倍率に応じて小単位に分割して処
理するので、縮小率や拡大率に制約があるハードウェア
を利用することができる。
Moreover, since the original image area is divided into small units according to the magnification and processed, it is possible to use hardware that has restrictions on reduction and enlargement rates.

その結果、任意倍率による縮小・拡大処理を全てソフト
ウェアで行う従来のシステムに比べて、CPUに対する
負担が著しく軽減され、処理速度も向上される。
As a result, the burden on the CPU is significantly reduced and the processing speed is improved, compared to conventional systems in which reduction and enlargement processing using arbitrary magnification is performed entirely by software.

また、任意倍率による縮小・拡大処理を専用のハードウ
ェアを使用ルて行う従来のシステムに比べて、極めて低
いコストで実施することができる、等の多くの優れた効
果が奏せられる。
Furthermore, compared to conventional systems that perform reduction/enlargement processing at arbitrary magnification using dedicated hardware, many excellent effects such as being able to be implemented at extremely low cost can be achieved.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は、この発明の画像編集機能を備えた情報処理装
置について、その要部構成の詳細な一実施例を示す機能
ブロック図、 第2図(1)と(2)は、この発明の画像編集機能を備
えた情報処理装置において、縮小処理時の処理を説明す
る図で、(1)はソース画像の一例、(2)はディステ
ィネーションの一例を示す図、第3図(1)と(2)は
、この発明の画像編集機能を備えた情報処理装置におい
て、拡大処理時の処理を説明する図で、(1)はソース
画像の一例、(2)はディスティネーションの一例を示
す図、第4図は、第1図に示したこの発明の情報処理装
置において、任意倍率による拡大・縮小時における主要
な処理の流れを示すフローチャート、第5図は、従来の
画像編集機能を備えた情報処理装置について、その要部
構成の一例を示す機能ブロック図。 図面において、1は制御部(CPU)で、11はその主
制御部、12は画像分割/倍率算出部、13はグラフィ
ックス・コントローラ制御部、2は汎用グラフィックス
・コンi・ローラ、3は画像メモリ。 第 図 (1)
FIG. 1 is a functional block diagram showing a detailed embodiment of the main configuration of an information processing device with an image editing function according to the present invention, and FIG. 2 (1) and (2) are FIG. 3 is a diagram illustrating processing during reduction processing in an information processing device equipped with an image editing function, in which (1) is an example of a source image, (2) is an example of a destination image, and FIG. 3 (1) and (2) is a diagram illustrating processing during enlargement processing in an information processing device equipped with an image editing function of the present invention, (1) is an example of a source image, and (2) is a diagram illustrating an example of a destination. , FIG. 4 is a flowchart showing the flow of main processing when enlarging/reducing an arbitrary magnification in the information processing apparatus of the present invention shown in FIG. 1, and FIG. FIG. 1 is a functional block diagram illustrating an example of the configuration of main parts of an information processing device. In the drawing, 1 is a control unit (CPU), 11 is its main control unit, 12 is an image division/magnification calculation unit, 13 is a graphics controller control unit, 2 is a general-purpose graphics controller i-roller, and 3 is a general-purpose graphics controller image memory. Figure (1)

Claims (1)

【特許請求の範囲】 1、入力手段と、表示手段と、メモリ手段と、CPU等
の中央処理装置とを具備し、汎用グラフィックス・コン
トローラによつて拡大・縮小処理を含む画像編集機能を
備えた情報処理システムにおいて、 n/16(nは1〜16の整数)の縮小率の制約に対応
して、元画像領域を16ドットの基準単位に分割する領
域分割手段と、 n/16の倍率と(n+1)/16の倍率による縮小処
理手段と、 前記元画像領域の長さ方向に沿つて、前記n/16の倍
率と(n+1)/16の倍率との変倍領域を均等に分散
させるための演算を行う演算手段、 とを備え、 該演算手段によつて、設定された縮小率に基き、n/1
6の倍率と(n+1)/16の倍率との変倍領域を均等
に分散させる演算を行い、前記縮小処理手段によつて、
演算結果による分割領域毎の縮小処理を行うことを特徴
とする情報処理装置。 2、入力手段と、表示手段と、メモリ手段と、CPU等
の中央処理装置とを具備し、汎用グラフィックス・コン
トローラによつて拡大・縮小処理を含む画像編集機能を
備えた情報処理システムにおいて、 16/n(nは1〜16の整数)の拡大率の制約に対応
して、元画像領域をnドット単位と(n+1)ドット単
位に分割する領域分割手段と、 16/nの倍率と16/(n+1)の倍率による拡大処
理手段と、 前記元画像領域の長さ方向に沿つて、前記16/nの倍
率と16/(n+1)の倍率との変倍領域を均等に分散
させるための演算を行う演算手段、 とを備え、 該演算手段によつて、設定された拡大率に基き、16/
nの倍率と16/(n+1)の倍率との変倍領域を均等
に分散させる演算を行い、その演算結果により前記領域
分割手段によつて、元画像領域をnドット単位と(n+
1)ドット単位に分割し、nドット単位に分割された領
域の画像に対して16/nの倍率の拡大処理、(n+1
)ドット単位に分割された領域の画像に対して16/(
n+1)の倍率の拡大処理を行うことを特徴とする情報
処理装置。
[Scope of Claims] 1. Equipped with an input means, a display means, a memory means, and a central processing unit such as a CPU, and equipped with an image editing function including enlargement/reduction processing by a general-purpose graphics controller. In an information processing system, an area dividing means divides an original image area into standard units of 16 dots in response to a restriction of a reduction rate of n/16 (n is an integer from 1 to 16), and a magnification of n/16. and a reduction processing means with a magnification of (n+1)/16; and a variable magnification area of the magnification of n/16 and (n+1)/16 is evenly distributed along the length direction of the original image area. calculation means for performing calculations for n/1 based on the set reduction rate by the calculation means
An operation is performed to evenly distribute the variable magnification area of a magnification of 6 and a magnification of (n+1)/16, and the reduction processing means
An information processing device characterized by performing a reduction process for each divided region based on a calculation result. 2. In an information processing system that includes an input means, a display means, a memory means, and a central processing unit such as a CPU, and has an image editing function including enlargement/reduction processing using a general-purpose graphics controller, area dividing means for dividing the original image area into n dot units and (n+1) dot units in accordance with the constraint of the magnification rate of 16/n (n is an integer from 1 to 16); /(n+1) magnification processing means; and a magnification processing means for uniformly distributing a magnification area having a magnification of 16/n and a magnification of 16/(n+1) along the length direction of the original image area. A calculation means for performing calculation, and the calculation means performs a calculation based on a set magnification rate of 16/
A calculation is performed to evenly distribute the variable magnification area between a magnification of n and a magnification of 16/(n+1), and based on the calculation result, the area dividing means divides the original image area into units of n dots and (n+
1) Divided into dot units and enlarged the image of the area divided into n dot units at a magnification of 16/n, (n+1
) 16/(
An information processing device characterized by performing enlargement processing at a magnification of n+1).
JP1219753A 1989-05-13 1989-08-26 Information processing device with image editing function Expired - Lifetime JP2855136B2 (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP12012589 1989-05-13
JP1-120125 1989-05-13

Publications (2)

Publication Number Publication Date
JPH0373073A true JPH0373073A (en) 1991-03-28
JP2855136B2 JP2855136B2 (en) 1999-02-10

Family

ID=14778587

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1219753A Expired - Lifetime JP2855136B2 (en) 1989-05-13 1989-08-26 Information processing device with image editing function

Country Status (1)

Country Link
JP (1) JP2855136B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AU2005281106B2 (en) * 2004-09-07 2009-10-01 Temco Japan Co., Ltd. Spectacle type communication device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AU2005281106B2 (en) * 2004-09-07 2009-10-01 Temco Japan Co., Ltd. Spectacle type communication device

Also Published As

Publication number Publication date
JP2855136B2 (en) 1999-02-10

Similar Documents

Publication Publication Date Title
US4459676A (en) Picture image producing apparatus
JPH0660173A (en) Method and apparatus for reducing picture
JPH0373073A (en) Information processor with picture editing function
JPH0353668B2 (en)
JP2971765B2 (en) Polygon drawing method and polygon drawing device
KR100665485B1 (en) Digital signal processor and digital signal processing method
JP3517982B2 (en) Drawing device
JPH06103372A (en) Geometrical conversion processing system for image data
JPH01216481A (en) Method for processing change of component graphic
JPH07182532A (en) Area inside/outside deciding method
JPS63150727A (en) Continuous graphic expanding method
JPH0210476A (en) Polygonal line approximating device for curve
JPH01114988A (en) Method for expanding and contracting image
JPH0268672A (en) Address generating part for picture processing processor
JPH03184184A (en) Image processor
JPS63113770A (en) Image processing system
JPH03211675A (en) Cad drawing display system
JPH0816151A (en) Image enlargement/reduction processing method
JPH0415762A (en) Graphic editing system
JPS62278675A (en) Transfer device for picture data
JPS6068375A (en) Screen control system for display unit
JPH04153786A (en) Quadrilateral area filling device
JPH05108832A (en) Graphic controller
JPH05216458A (en) Character pattern data converter
JPS62212707A (en) Graphic display system for numerical controller