JPH0370319A - Fm multipath noise reduction circuit - Google Patents

Fm multipath noise reduction circuit

Info

Publication number
JPH0370319A
JPH0370319A JP20579689A JP20579689A JPH0370319A JP H0370319 A JPH0370319 A JP H0370319A JP 20579689 A JP20579689 A JP 20579689A JP 20579689 A JP20579689 A JP 20579689A JP H0370319 A JPH0370319 A JP H0370319A
Authority
JP
Japan
Prior art keywords
control
circuit
voltage
multipath noise
stereo
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP20579689A
Other languages
Japanese (ja)
Inventor
Masaru Horiuchi
堀内 勝
Eiji Asano
浅野 英二
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP20579689A priority Critical patent/JPH0370319A/en
Publication of JPH0370319A publication Critical patent/JPH0370319A/en
Pending legal-status Critical Current

Links

Landscapes

  • Noise Elimination (AREA)
  • Circuits Of Receivers In General (AREA)

Abstract

PURPOSE:To surely reduce multipath noise by providing a control circuit comprising a control resistor, a control capacitor and a control transistor(TR) between an S-meter output terminal of an FM intermediate frequency circuit and an electrolytic capacitor circuit. CONSTITUTION:A control transistor(TR) is provided between a variable resistor VR and ground, a control resistor R4 is provide between th emitter and the base of the TR and other control resistor R5 is provided between the base and ground. Moreover, a control capacitor C3 is provided between a connecting point of the resistors R4, R5 and one terminal of a variable resistor VR. The control circuit is constituted of various control means. Thus, multipath noise is surely reduced from a weak to a strong electric field.

Description

【発明の詳細な説明】 [産業上の利用分野コ この発明は、FMマルチパス・ノイズ軽減回路に間する
ものであり、特に、大幅に部品点数を増加させることな
く、弱電界から強電界に至るまでマルチパス・ノイズを
確実に軽減させることができるFMマルチパス・ノイズ
軽減回路に関するものである。
[Detailed Description of the Invention] [Industrial Field of Application] This invention relates to FM multipath noise reduction circuits, and in particular, it can be used to reduce electric fields from weak to strong electric fields without significantly increasing the number of components. This invention relates to an FM multipath noise reduction circuit that can reliably reduce multipath noise throughout the range.

[従来の技術] −aに、FM放送波は地形等の影響に大きく左右されや
すく電界強度が大幅に変化する。従って、特に車両搭載
型のFM受信機においてはスキップ・ノイズが発生した
り、マルチパス・ノイズの影響を受けたりすることがあ
って、S/Nが著しく低下してしまう、そこで、この種
の欠点を克服するために様々な工夫がされてきている。
[Prior Art] -a. FM broadcast waves are easily affected by the influence of topography and the like, and the electric field strength changes significantly. Therefore, especially in vehicle-mounted FM receivers, skip noise may occur or be affected by multipath noise, resulting in a significant reduction in S/N. Various efforts have been made to overcome these shortcomings.

第2図は、従来のこの種のFMマルチパス・ノイズ軽減
回路を示すブロック図である。この第2図において、(
1)はFM中間周波回路(FM−IF〉であって、受信
アンテナ(図示されない)からの受信信号に対応する中
間周波(IF)信号を増幅するものである。(2)はノ
イズ・キャンセラー回路(NK)であり、また、(3)
はステレオ復調回路(MPX)であって、ここからステ
レオ信号としての左右チャンネル信号が得られるように
されている。そして、FM中間周波回路(1)の出力端
子(S)と接地との間には、コンデンサ(C1)および
抵抗(R1)からなる並列回路が挿入されており、また
、前記FM中間周波回路〈1〉の出力端子(S)とステ
レオ復調回路(3)のハイカット・コントロール部とし
て機能する入力端子(A)との間には、所要の電圧降下
を生じさせる可変抵抗(VR)が設けられている6そし
て、このステレオ復調回路(3)の入力端子(A)と接
地との間には、コンデンサ(C2)が設けられており、
また、ステレオ復調回路(3〉のステレオ・コントロー
ル部として機能する入力端子(B)と接地との間には抵
抗(R3)が設けられており、更に、ステレオ復調回路
(3)の入力端子(A)と入力端子(B)との間には、
別個の抵抗(R2)が挿入されている。
FIG. 2 is a block diagram showing a conventional FM multipath noise reduction circuit of this type. In this Figure 2, (
1) is an FM intermediate frequency circuit (FM-IF) that amplifies an intermediate frequency (IF) signal corresponding to a received signal from a receiving antenna (not shown). (2) is a noise canceller circuit. (NK), and (3)
is a stereo demodulation circuit (MPX) from which left and right channel signals as stereo signals can be obtained. A parallel circuit consisting of a capacitor (C1) and a resistor (R1) is inserted between the output terminal (S) of the FM intermediate frequency circuit (1) and the ground. A variable resistor (VR) is provided between the output terminal (S) of 1> and the input terminal (A) which functions as a high-cut control section of the stereo demodulation circuit (3). 6. A capacitor (C2) is provided between the input terminal (A) of this stereo demodulation circuit (3) and the ground.
In addition, a resistor (R3) is provided between the input terminal (B) functioning as the stereo control section of the stereo demodulation circuit (3) and the ground, and the input terminal (B) of the stereo demodulation circuit (3) Between A) and input terminal (B),
A separate resistor (R2) is inserted.

次に、その動作について説明する。FM中間周波回路(
1)の出力端子(S)からのSメータ出力のDC電圧レ
ベルがモニタされているが、このDC電圧レベルは、入
力が50〜60dBμ以上であるときには通常は5V程
度で飽和する。また、これが50〜60dBμ以下であ
るときには電圧が徐々に低下する。そして、この電圧の
低下にともなって、ステレオ復調回路(3)の入力端子
(A)におけるハイカット・コントロール用電圧および
入力端子(B)におけるステレオ・コントロール用電圧
をそれぞれ低下させる。そして、これにより出力ステレ
オ信号のハイカット分を増大させ、また、セパレーショ
ンを低下させて、その結果としてマルチパス・ノイズを
軽減するようにされる。ところで、この従来例の場合に
はDC電圧にのみ依存しているために、入力が50〜6
0dBμ以上であるときにはDC電圧が飽和しているこ
とから、上記のようなマルチパス・ノイズの軽減効果を
期待することができない。
Next, its operation will be explained. FM intermediate frequency circuit (
The DC voltage level of the S meter output from the output terminal (S) of 1) is monitored, and this DC voltage level normally saturates at about 5 V when the input is 50 to 60 dBμ or more. Moreover, when this is 50 to 60 dBμ or less, the voltage gradually decreases. As this voltage decreases, the high-cut control voltage at the input terminal (A) and the stereo control voltage at the input terminal (B) of the stereo demodulation circuit (3) are respectively decreased. This increases the high-cut portion of the output stereo signal and reduces the separation, thereby reducing multipath noise. By the way, in the case of this conventional example, since it depends only on DC voltage, the input is 50 to 6
When it is 0 dBμ or more, the DC voltage is saturated, so the multipath noise reduction effect described above cannot be expected.

[発明が解決しようとする課題] 従来の装置は上記されたような構成を有し、動作をする
ものであることから、ある所定の電界を超えるときには
マルチパス・ノイズの軽減をすることができなくなると
いう問題点があった。
[Problems to be Solved by the Invention] Since the conventional device has the configuration and operates as described above, it is not possible to reduce multipath noise when a certain electric field exceeds a certain level. There was a problem with it disappearing.

この発明は上記のような問題点を解決するためになされ
たもので、大幅な部品点数の増加を必要とすることなく
、弱電界から強電界に至るまでマルチパス・ノイズを確
実に軽減することができるようにされたFMマルチパス
・ノイズ軽減回路を得ることを目的とする。
This invention was made to solve the above problems, and it is possible to reliably reduce multipath noise from weak electric fields to strong electric fields without requiring a significant increase in the number of parts. An object of the present invention is to obtain an FM multipath noise reduction circuit that can perform the following.

[課題を解決するための手段] この発明に係るFMマルチパス・ノイズ軽減回路は、F
M中間周波回路のSメータ信号出力端子とステレオ復調
回路のハイカット・コントロール信号入力端子およびス
テレオ・コントロール信号入力端子との間に設けられた
充放電用電解コンデンサ回路からのコントロール用電圧
に基づき、前記Sメータ信号に対応するDC!C電圧レ
ベルびAC!C電圧レベル存して、該出力電圧によりス
テレオ・コントロール電圧およびハイカット・コントロ
ール電圧を調整するようにされたFMマルチパス・ノイ
ズ軽減回路であって、前記FM中間周波回路のSメータ
出力端子と前記電解コンデンサ回路との間には、コント
ロール用抵抗、コントロール用コンデンサおよびコント
ロール用トランジスタからなるコントロール回路を設け
ているものである。
[Means for Solving the Problems] The FM multipath noise reduction circuit according to the present invention has F
Based on the control voltage from the charging/discharging electrolytic capacitor circuit provided between the S meter signal output terminal of the M intermediate frequency circuit and the high-cut control signal input terminal and stereo control signal input terminal of the stereo demodulation circuit, DC compatible with S meter signal! C voltage level and AC! C voltage level and adjusts a stereo control voltage and a high-cut control voltage according to the output voltage, the FM multipath noise reduction circuit having an S meter output terminal of the FM intermediate frequency circuit and the S meter output terminal of the FM intermediate frequency circuit; A control circuit including a control resistor, a control capacitor, and a control transistor is provided between the electrolytic capacitor circuit and the electrolytic capacitor circuit.

[作用] この発明においては、FM中間周波回路のSメータ出力
端子と前記電解コンデンサ回路との間に設けられている
、コントロール用抵抗、コントロール用コンデンサおよ
びコントロール用トランジスタからなるコントロール回
路の動作により、Sメータ信号出力端子のDC電圧レベ
ルおよびAC電圧レベルに依存して、ステレオ復調回路
のステレオ・コントロール端子およびハイカット・コン
トロール端子における電圧を低下させて、マルチパス・
ノイズを軽減させる。
[Function] In this invention, the operation of a control circuit including a control resistor, a control capacitor, and a control transistor provided between the S meter output terminal of the FM intermediate frequency circuit and the electrolytic capacitor circuit, Depending on the DC voltage level and AC voltage level of the S-meter signal output terminal, the voltages at the stereo control terminal and high-cut control terminal of the stereo demodulation circuit are reduced to generate multipath signals.
Reduce noise.

[実施例] 以下、この発明の一実施例を図について説明する。第1
図は、この発明の一実施例を説明するブロック図である
。この第■図において、(1)はFM中間周波回路(F
M−IF)であって、受信アンテナく図示されない〉か
らの受信信号に対応する中間周波(I P)信号を増幅
するものである8(2)はノイズ・キャンセラー回路(
NK)であり、また、(3)はステレオ復調回路(MP
X)であって、ここからステレオ信号としての左右チャ
ンネル信号が得られるようにされている。そして、FM
中間周波回路(1)の出力端子(S)と接地との間には
、コンデンサ(C1)および抵抗(R1)からなる並列
回路が挿入されており、また、前記FM中間周波回路(
1)の出力端子(S)とステレオ復調回路(3)のハイ
カット・コントロール部としてWIKする入力端子(A
)との間には、所要の電圧降下を生じさせる可変抵抗(
VR)が設けられている。そして、このステレオ復調回
路(3)の入力端子(A)と接地との間には、コンデン
サ(C2)が設けられており、また、ステレオ復調回路
(3)のステレオ・コントロール部として機能する入力
端子(B)と接地との間には抵抗(R3〉が設けられて
おり、更に、ステレオ復調回路(3)の入力端子(A)
と入力端子(B)との間には、別個の抵抗(R2)が挿
入されている。
[Example] Hereinafter, an example of the present invention will be described with reference to the drawings. 1st
The figure is a block diagram illustrating an embodiment of the present invention. In this figure, (1) is an FM intermediate frequency circuit (F
8(2) is a noise canceller circuit (M-IF) which amplifies the intermediate frequency (IP) signal corresponding to the received signal from the receiving antenna (not shown).
NK), and (3) is a stereo demodulation circuit (MP
X) from which left and right channel signals as stereo signals can be obtained. And F.M.
A parallel circuit consisting of a capacitor (C1) and a resistor (R1) is inserted between the output terminal (S) of the intermediate frequency circuit (1) and the ground.
1) output terminal (S) and the input terminal (A) that is used as a high-cut control section of the stereo demodulation circuit (3).
) is connected to a variable resistor (
VR) is provided. A capacitor (C2) is provided between the input terminal (A) of this stereo demodulation circuit (3) and the ground, and an input terminal that functions as a stereo control section of the stereo demodulation circuit (3) A resistor (R3) is provided between the terminal (B) and the ground, and the input terminal (A) of the stereo demodulation circuit (3)
A separate resistor (R2) is inserted between the input terminal (B) and the input terminal (B).

ここまでは、前述された従来例と同様であるが、この発
明の実施例においては、更に、可変抵抗(VR)til
lと接地側との間には、前者側にはエミッタが接続され
、後者側にはコレクタが接続されるようにして、コント
ロール用トランジスタ(TR)が設けられている。そし
て、前記トランジスタ(TR)のエミッタとベースとの
間にはコントロール用抵抗(R4)が設けられており、
前記ベースと接地との間には別異のコントロール用抵抗
(R5)が設けられている。また、前記抵抗(R4)お
よび(R5)の接続点と、FM中間周波回路(1)の出
力端子(S)および抵抗(R1)の接続点との間には、
コントロール用コンデンサ(C3)が設けられている。
The process up to this point is similar to the conventional example described above, but in the embodiment of the present invention, the variable resistor (VR) til
A control transistor (TR) is provided between I and the ground side, with an emitter connected to the former side and a collector connected to the latter side. A control resistor (R4) is provided between the emitter and base of the transistor (TR),
A separate control resistor (R5) is provided between the base and ground. Moreover, between the connection point of the resistors (R4) and (R5) and the connection point of the output terminal (S) of the FM intermediate frequency circuit (1) and the resistance (R1),
A control capacitor (C3) is provided.

これら各種のコントロール用手段により所期のコントロ
ール回路が構成されている。
A desired control circuit is constituted by these various control means.

次に、第1図に示した上記実施例の動作について説明す
る。FM中間周波回路(1)の出力端子(S)からのS
メータ出力の電圧レベルがモニタされている。いま、電
界が50〜60dBμ以上であって、マルチパス・ノイ
ズが発生したものとすると、このときには、DC電圧は
飽和状態にあるけれども、パルス性のAC電圧も発生し
ており、このパルス性のAC電圧はDC飽和電圧よりも
マイデス側に大きく変化するようにされていて、このパ
ルス性のAC電圧のために、Sメータ出力電圧が瞬間的
に落ち込むことになる。このときに、トランジスタ(T
R)のベース電圧がコンデンサ(C3)を経由して引き
下げられ、その結果として、前記トランジスタ(TR)
がオンにされ、そのエミッターコレクタ間の抵抗値が下
がる。このために、充放電用コンデンサ(C2)の充電
電荷がトランジスタ(TR)に対するコレクタ電流とし
て放電されて、前記コンデンサ(C2)の電位が低下す
る。かくして、ハイカット・コントロールおよびステレ
オ・コントロールのための電圧が低下して、マルチパス
・ノイズの低減がなされる。なお、マルチパス・ノイズ
が存在しないときには、トランジスタ(TR)は逆バイ
アスされていてオフ状態にあり、この場合における動作
は前記従来例の場合と同様である。
Next, the operation of the above embodiment shown in FIG. 1 will be explained. S from the output terminal (S) of the FM intermediate frequency circuit (1)
The voltage level of the meter output is monitored. Now, suppose that the electric field is 50 to 60 dBμ or more and multipath noise is generated.At this time, although the DC voltage is in a saturated state, a pulsed AC voltage is also generated, and this pulsed The AC voltage is made to change more toward the lowest side than the DC saturation voltage, and this pulsed AC voltage causes the S meter output voltage to drop momentarily. At this time, the transistor (T
The base voltage of the transistor (TR) is pulled down via the capacitor (C3) so that the voltage at the base of the transistor (TR)
is turned on, and its emitter-collector resistance value decreases. Therefore, the charge in the charging/discharging capacitor (C2) is discharged as a collector current to the transistor (TR), and the potential of the capacitor (C2) decreases. Thus, the voltages for the high cut and stereo controls are reduced to provide multipath noise reduction. Note that when multipath noise does not exist, the transistor (TR) is reverse biased and in an off state, and the operation in this case is similar to that of the conventional example.

[発明の効果コ 以上説明されたように、この発明に係るFMマルチパス
・ノイズ軽減回路は、FM中間周波回路のSメータ信号
出力端子とステレオ復調回路のハイカット・コントロー
ル信号入力端子およびステレオ・コントロール信号入力
端子との間に設けられた充放電用電解コンデンサ回路か
らのコントロール用電圧に基づき、前記Sメータ信号に
対応するDC電圧レベルおよびAC電圧レベルに依存し
て、該出力電圧によりステレオ・コントロール電圧およ
びハイカット・コントロール電圧を調整するようにされ
たFMマルチパス・ノイズ軽減回路であって、前記FM
中間周波回路のSメータ出力端子と前記電解コンデンサ
回路との間には、コントロール用抵抗、コントロール用
コンデンサおよびコントロール用トランジスタからなる
コントロール回路を設けてなるものであり、マルチパス
・ノイズが発生したときにはSメータ出力にはバルス性
のACffi圧も発生しており、このパルス性のAC電
圧はマイナス側に大きく変化するものであって、このパ
ルス性のAC電圧によりSメータ出力電圧が瞬間的に落
ち込むという性質を利用して、出力信号のハイカット・
コントロールを行ったりステレオ・セパレーション・コ
ントロールを行ったりする動作をすることから、車両搭
載型のFM受信機の電界変動等に基づくマルチパス・ノ
イズの発生が確実に防止されるという効果が奏せられる
[Effects of the Invention] As explained above, the FM multipath noise reduction circuit according to the present invention has an S-meter signal output terminal of an FM intermediate frequency circuit, a high-cut control signal input terminal of a stereo demodulation circuit, and a stereo control Based on the control voltage from the charging/discharging electrolytic capacitor circuit provided between the signal input terminal and the output voltage, stereo control is performed depending on the DC voltage level and AC voltage level corresponding to the S meter signal. FM multipath noise reduction circuit adapted to adjust voltage and high-cut control voltage, the FM multipath noise reduction circuit comprising:
A control circuit consisting of a control resistor, a control capacitor, and a control transistor is provided between the S meter output terminal of the intermediate frequency circuit and the electrolytic capacitor circuit. Pulse ACffi pressure is also generated in the S meter output, and this pulse AC voltage changes significantly to the negative side, and this pulse AC voltage causes the S meter output voltage to drop momentarily. Utilizing this property, high-cut and high-cut output signals can be achieved.
Since it performs operations such as control and stereo separation control, it has the effect of reliably preventing the generation of multipath noise due to electric field fluctuations of the vehicle-mounted FM receiver. .

【図面の簡単な説明】[Brief explanation of drawings]

第1図は、この発明の一実施例を示すブロック図、第2
図は、従来開を示すブロック図である。 (1はFM中間周波回路(FM−IF)、(2はノイズ
・キャンセラー回路(NK)。 〈3 はステレオ復調回路(MPX)、(R4、(R5
)はコントロール用抵抗、(C3はコントロール用コン
デンサ、 (TRはコントロール用トランジスタ。 なお5図中、同一符号は同一または相当部分を示す。
FIG. 1 is a block diagram showing one embodiment of the present invention, and FIG.
The figure is a block diagram showing a conventional system. (1 is the FM intermediate frequency circuit (FM-IF), (2 is the noise canceller circuit (NK), (3 is the stereo demodulation circuit (MPX), (R4, (R5)
) is a control resistor, (C3 is a control capacitor, (TR is a control transistor.) In Figure 5, the same symbols indicate the same or equivalent parts.

Claims (1)

【特許請求の範囲】[Claims] (1)FM中間周波回路のSメータ信号出力端子とステ
レオ復調回路のハイカット・コントロール信号入力端子
およびステレオ・コントロール信号入力端子との間に設
けられた充放電用電解コンデンサ回路からのコントロー
ル用電圧に基づき、前記Sメータ信号に対応するDC電
圧レベルおよびAC電圧レベルに依存して、該出力電圧
によりステレオ・コントロール電圧およびハイカット・
コントロール電圧を調整するようにされたFMマルチパ
ス・ノイズ軽減回路であって、前記FM中間周波回路の
Sメータ出力端子と前記電解コンデンサ回路との間には
、コントロール用抵抗、コントロール用コンデンサおよ
びコントロール用トランジスタからなるコントロール回
路を設けていることを特徴とするFMマルチパス・ノイ
ズ軽減回路。
(1) The control voltage from the charging/discharging electrolytic capacitor circuit provided between the S meter signal output terminal of the FM intermediate frequency circuit and the high-cut control signal input terminal and stereo control signal input terminal of the stereo demodulation circuit. Based on the output voltage, the output voltage controls the stereo control voltage and the high-cut voltage, depending on the DC and AC voltage levels corresponding to the S-meter signal.
An FM multipath noise reduction circuit configured to adjust a control voltage, the circuit including a control resistor, a control capacitor, and a control capacitor between the S meter output terminal of the FM intermediate frequency circuit and the electrolytic capacitor circuit. An FM multipath noise reduction circuit, characterized in that it is provided with a control circuit made up of transistors.
JP20579689A 1989-08-10 1989-08-10 Fm multipath noise reduction circuit Pending JPH0370319A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP20579689A JPH0370319A (en) 1989-08-10 1989-08-10 Fm multipath noise reduction circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP20579689A JPH0370319A (en) 1989-08-10 1989-08-10 Fm multipath noise reduction circuit

Publications (1)

Publication Number Publication Date
JPH0370319A true JPH0370319A (en) 1991-03-26

Family

ID=16512829

Family Applications (1)

Application Number Title Priority Date Filing Date
JP20579689A Pending JPH0370319A (en) 1989-08-10 1989-08-10 Fm multipath noise reduction circuit

Country Status (1)

Country Link
JP (1) JPH0370319A (en)

Similar Documents

Publication Publication Date Title
JPS6221453B2 (en)
JPS6223235A (en) Diversity reception radio equipment
DE3889086T2 (en) FM receiver circuit.
US4063039A (en) Stereo noise reduction circuit
US4087641A (en) Noise limiting circuit for FM stereo receiver
US4399325A (en) Demodulating circuit for controlling stereo separation
JPH0422584Y2 (en)
JPH0453334B2 (en)
JPH0370319A (en) Fm multipath noise reduction circuit
US3961268A (en) Disturbance pulse detector circuit for radio receiver blanking
US4283793A (en) Muting signal generation circuit for an FM receiver
JPS644702B2 (en)
US4710958A (en) Circuit for controlling separation and high-cut operation of a stereo demodulator in an FM radio receiver
CN216531296U (en) Radio signal selection control circuit and vehicle-mounted radio system
JP2850962B2 (en) Stereo receiver circuit
JPH02195733A (en) Fm multipath-noise decreasing circuit
JP2689653B2 (en) Output impedance switching circuit and electric circuit device using the same
KR800002009Y1 (en) Automatic hi-blend circuit
JPS6316182Y2 (en)
JPS6223141Y2 (en)
US3015727A (en) High frequency call system
JPS6031315Y2 (en) Radio receiver noise removal circuit
JPS6233399Y2 (en)
JPS6119529Y2 (en)
JPH0737378Y2 (en) S meter voltage shift circuit