JPH036978A - Picture processor - Google Patents
Picture processorInfo
- Publication number
- JPH036978A JPH036978A JP1140746A JP14074689A JPH036978A JP H036978 A JPH036978 A JP H036978A JP 1140746 A JP1140746 A JP 1140746A JP 14074689 A JP14074689 A JP 14074689A JP H036978 A JPH036978 A JP H036978A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- memory
- output
- circuit
- dropout
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000015654 memory Effects 0.000 abstract description 56
- 238000001514 detection method Methods 0.000 abstract description 7
- 238000004519 manufacturing process Methods 0.000 abstract description 3
- 238000000926 separation method Methods 0.000 description 6
- 230000003111 delayed effect Effects 0.000 description 3
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 238000005070 sampling Methods 0.000 description 2
- 101001026190 Rattus norvegicus Potassium voltage-gated channel subfamily A member 6 Proteins 0.000 description 1
- 125000004122 cyclic group Chemical group 0.000 description 1
- 230000007774 longterm Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- NJPPVKZQTLUDBO-UHFFFAOYSA-N novaluron Chemical compound C1=C(Cl)C(OC(F)(F)C(OC(F)(F)F)F)=CC=C1NC(=O)NC(=O)C1=C(F)C=CC=C1F NJPPVKZQTLUDBO-UHFFFAOYSA-N 0.000 description 1
Landscapes
- Television Signal Processing For Recording (AREA)
Abstract
Description
【発明の詳細な説明】
[産業上の利用分野]
本発明は画像処理装置に関し、より具体的には磁気ディ
スクなどのような記録媒体に記録された静止画像信号を
再生する画像処理装置に関する。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to an image processing apparatus, and more specifically to an image processing apparatus that reproduces still image signals recorded on a recording medium such as a magnetic disk.
[従来の技術]
所謂スチル・ビデオ・フロッピーと呼ばれる小型磁気デ
ィスクを画像記録媒体として使用する静止画記録再生シ
ステムが知られている。このシステムでは、1枚の磁気
ディスクにフィールド画像ならば50枚、フレーム画像
ならば25枚記録できる。この静止画記録再生システム
などで使用される画像再生装置では、再生画像信号を−
時記憶する画像メモリ装置として、FIFOメモリを使
用する回路構成が知られている。即ち、基本的には、磁
気ディスクから再生された信号を復調し、デイエンファ
シスした後、ディジタル信号に変換されたFIFOメモ
リからなる画像メモリに一旦格納される。そして、画像
メモリの記憶データは書込み順に読み出されて、ドロッ
プアウト補償、時間軸補正などの処理を施されて、アナ
ログ信号に戻されて、映像信号として出力される。[Prior Art] A still image recording and reproducing system using a small magnetic disk called a still video floppy disk as an image recording medium is known. This system can record 50 field images and 25 frame images on one magnetic disk. The image reproducing device used in this still image recording and reproducing system uses a -
A circuit configuration using a FIFO memory is known as an image memory device for storing images. That is, basically, a signal reproduced from a magnetic disk is demodulated and de-emphasized, and then converted into a digital signal and temporarily stored in an image memory consisting of a FIFO memory. Then, the data stored in the image memory is read out in the order in which it was written, subjected to processing such as dropout compensation and time axis correction, and then converted back to an analog signal and output as a video signal.
FIFOメそりでは、書込みアドレス及び読出しアドレ
スが自動生成されるので、一般のRAMのような複雑な
アドレス制御回路を設けなくて済み、回路構成を簡略化
できるという利点がある。In the FIFO memory, write addresses and read addresses are automatically generated, so there is no need to provide a complicated address control circuit like in a general RAM, and there is an advantage that the circuit configuration can be simplified.
[発明が解決しようとする課題]
磁気ディスクのような記録媒体に記録された画像信号を
再生する場合、ドロップアウト補償回路が必須である。[Problems to be Solved by the Invention] When reproducing image signals recorded on a recording medium such as a magnetic disk, a dropout compensation circuit is essential.
また、色差信号については、垂直位相補償回路も必要に
なる。これらの回路では一般に、ライン・メモリを使用
するので、従来の画像再生装置では、全体として、1フ
イ一ルド分のFIFO画像メモリと、数個のライン・メ
モリを使用している。画像メモリの他に多数のライン・
メモリを使用するのは、製造価格を上昇させ、また回路
の小型化を妨げる要因になっている。Furthermore, for color difference signals, a vertical phase compensation circuit is also required. Since these circuits generally use line memories, conventional image reproduction devices use a FIFO image memory for one field and several line memories as a whole. In addition to image memory, many lines and
The use of memory increases manufacturing costs and is a factor that hinders miniaturization of circuits.
こうのような問題点は、磁気ディスクを用いる装置に限
らず、映像信号に欠落が生じた場合にその欠落を補償す
る機能を具備する装置でも同様に発生する。Such problems occur not only in devices that use magnetic disks, but also in devices that have a function to compensate for loss of video signals when they occur.
そこで本発明は、ライン・メモリを削減した画像処理装
置を提示することを目的とする。Therefore, an object of the present invention is to provide an image processing device with reduced line memory.
[課題を解決するための手段]
本発明に係る画像処理装置は、入力画像信号を記憶する
記憶手段と、当該記憶手段に当該画像信号を書き込む際
に遅延手段によって当該画像信号のドロップアウト補償
する補償手段と、当該記憶手段から画像信号を読み出す
際には当該遅延手段を用いて別の処理を行なう処理手段
とを有することを特徴とする。また、入力輝度信号を1
水平走査期間に相当する遅延時間の遅延手段によりドロ
ップアウト補償するドロップアウト補償手段と、当該ド
ロップアウト補償手段でドロップアウト補償された輝度
信号及び、入力輝度信号と共に人力する入力色信号を一
時記憶する記憶手段と、当該記憶手段からの読出しに際
して読み出された色信号を処理すべく前記遅延手段に供
給する手段とを有することを特徴とする。[Means for Solving the Problems] An image processing apparatus according to the present invention includes a storage means for storing an input image signal, and a delay means for compensating for dropout of the image signal when writing the image signal to the storage means. It is characterized by comprising a compensation means and a processing means that performs another processing using the delay means when reading the image signal from the storage means. In addition, the input luminance signal is
Dropout compensation means for compensating for dropouts by a delay means having a delay time corresponding to a horizontal scanning period, a luminance signal compensated for dropouts by the dropout compensation means, and an input color signal manually inputted together with the input luminance signal are temporarily stored. It is characterized by comprising a storage means and means for supplying the color signal read out from the storage means to the delay means for processing.
[作用]
上記手段により、ドロップアウト補償手段の遅延手段を
別の処理に流用できる。従って、当該別の処理のための
専用の遅延手段を設ける必要が無くなり、回路を小型化
できる。[Operation] With the above means, the delay means of the dropout compensation means can be used for another process. Therefore, there is no need to provide a dedicated delay means for the separate processing, and the circuit can be miniaturized.
[実施例] 以下、図面を参照して本発明の詳細な説明する。[Example] Hereinafter, the present invention will be described in detail with reference to the drawings.
第1図は本発明の一実施例の構成ブロック図を示す。磁
気ディスク10はスピンドル・モータ12により回転さ
れ、当該モータ12はサーボ回路14により一定回転速
度に制御されている。磁気ヘッド16の出力はプリアン
プ18で増幅される。FIG. 1 shows a block diagram of an embodiment of the present invention. The magnetic disk 10 is rotated by a spindle motor 12, and the motor 12 is controlled to a constant rotational speed by a servo circuit 14. The output of the magnetic head 16 is amplified by a preamplifier 18.
LPF (ローパスフィルタ)20はプリアンプ18の
RF小出力ら色差成分を分離し、復調回路22がベース
バンド帯域に復調し、LPF24が余分な帯域成分を除
去し、デイエンファシス回路26でデイエンファシスさ
れる。本実施例では、デイエンファシス回路26の出力
では、1水平走査期間毎に信号R−Yと信号B−Yが交
互する色差線順次信号になっている。A/D変換器27
はサンプリング周波数2f、cでこの色差線順次信号を
ディジタル信号に変換する。An LPF (low-pass filter) 20 separates color difference components from the small RF output of the preamplifier 18, a demodulation circuit 22 demodulates them to baseband, an LPF 24 removes extra band components, and a de-emphasis circuit 26 de-emphasizes the components. . In this embodiment, the output of the de-emphasis circuit 26 is a color difference line sequential signal in which the signal R-Y and the signal B-Y alternate every horizontal scanning period. A/D converter 27
converts this color difference line sequential signal into a digital signal at a sampling frequency of 2f, c.
他方、イコライザ28は反転現象を改善するためにプリ
アンプ18のRF小出力高域を持ち上げ、HPF (バ
イパスフィルタ)30は輝度成分を抽出するために低域
の色差信号成分を除去する。復調回路32はHPF30
の出力を振幅制限して更に反転を改善した後、ベースバ
ンド帯域に復調する。LPF34は復調回路32の出力
を帯域制限し、デイエンファシス回路36はデイエンフ
ァシス処理する。回路36の出力は、所謂、輝度信号に
なっている。A/D変換器38はサンプリング周波数4
fsCで回路36の出力をディジタル信号に変換する。On the other hand, the equalizer 28 raises the high frequency range of the small RF output of the preamplifier 18 in order to improve the inversion phenomenon, and the HPF (bypass filter) 30 removes the low frequency color difference signal component in order to extract the luminance component. Demodulation circuit 32 is HPF30
After further improving the inversion by limiting the amplitude of the output, the output is demodulated to the baseband. The LPF 34 band-limits the output of the demodulation circuit 32, and the de-emphasis circuit 36 performs de-emphasis processing. The output of the circuit 36 is a so-called luminance signal. The A/D converter 38 has a sampling frequency of 4
The fsC converts the output of the circuit 36 into a digital signal.
A/D変換器38の出力のディジタル輝度信号は、スイ
ッチ40、同42.0.5Hのライン・メモリ44及び
同じ(0,5Hのライン・メモリ46を通って、FIF
Oメモリ48に入力される。ライン・メモリ46の出力
はスイッチ40に帰還されており、これにより、スイッ
チ40及びメモリ44.46はドロップアウトに対する
巡回型補償回路を構成する。メモリ48のWRESは書
込みリセット端子、Mlin、M2inはデータ入力端
子、WCKI、WCK2は書込みクロック入力端子、M
lout 、M2outはデータ出力端子、RCKI、
RCK2は読出しクロック入力端子、RRESは読出し
リセット端子である。The digital luminance signal at the output of the A/D converter 38 is passed through a switch 40, a 0.5H line memory 44 and a 0.5H line memory 46 to the FIF
The data is input to the O memory 48. The output of line memory 46 is fed back to switch 40, so that switch 40 and memories 44,46 form a cyclic compensation circuit for dropouts. WRES of the memory 48 is a write reset terminal, Mlin, M2in are data input terminals, WCKI, WCK2 are write clock input terminals, M
lout, M2out are data output terminals, RCKI,
RCK2 is a read clock input terminal, and RRES is a read reset terminal.
水平同期分離回路50は回路36の出力から水平同期信
号を分離し、水平同期分離回路52はスイッチ40で選
択された信号(A/D変換器38の出力又はメモリ46
の出力)から水平同期信号を検出分離する。ドロップア
ウト検出回路54はイコライザ28の出力から、ドロッ
プアウトを検出し、その検出結果によりスイッチ40.
56を制御する。即ち、ドロップアウト発生時には、ス
イッチ40はメモリ46の出力側に接続して、前ライン
の信号で代替し、また、スイッチ56を水平同期分離回
路52の出力側に接続して、メモリ46の出力信号から
の水平同期信号を選択する。The horizontal synchronization separation circuit 50 separates the horizontal synchronization signal from the output of the circuit 36, and the horizontal synchronization separation circuit 52 separates the horizontal synchronization signal from the output of the circuit 36, and the horizontal synchronization separation circuit 52 separates the horizontal synchronization signal from the output of the circuit 36.
Detects and separates the horizontal synchronization signal from the A dropout detection circuit 54 detects a dropout from the output of the equalizer 28, and based on the detection result, switches 40.
56. That is, when a dropout occurs, the switch 40 is connected to the output side of the memory 46 to replace the signal from the previous line, and the switch 56 is connected to the output side of the horizontal sync separation circuit 52 to replace the output of the memory 46. Select the horizontal sync signal from the signal.
なお、スイッチ56は通常時は水平同期分離回路50の
出力側に接続している。Note that the switch 56 is normally connected to the output side of the horizontal synchronization separation circuit 50.
PLL回路58はスイッチ56で上記のように選択され
た水平同期信号に従い、A/D変換器27.38及びメ
モリ44.46の動作クロック並びにメモリ48の書込
みクロックを形成する。PLL circuit 58 forms an operating clock for A/D converters 27, 38 and memories 44, 46, and a write clock for memory 48 in accordance with the horizontal synchronizing signal selected by switch 56 as described above.
なお、スイッチ42はメモリ44.46をメモリ48か
ら読み出された信号の処理用に用いるための切換えスイ
ッチであり、スイッチ60は、これに応じてメモリ44
.46への動作クロック源を切り換えるためのスイッチ
である。ドロップアウト補償時には、スイッチ60はP
LL回路58の出力側に接続し、メモリ44.46は周
波数4tscのクロックで駆動される。Note that the switch 42 is a changeover switch for using the memories 44 and 46 for processing signals read out from the memory 48, and the switch 60 is a changeover switch for using the memories 44 and 46 for processing signals read out from the memory 48.
.. This is a switch for switching the operating clock source to 46. During dropout compensation, switch 60 is set to P
It is connected to the output side of the LL circuit 58, and the memories 44 and 46 are driven by a clock having a frequency of 4tsc.
このようにしてメモリ48には、線順次色差信号と、こ
れよりIH遅延し、ドロップアウト補償された輝度信号
とがフリーズされる。In this way, the line-sequential color difference signal and the luminance signal delayed by IH and dropout compensated are frozen in the memory 48.
メモリ48から出力される線順次色差信号は段差補正回
路62及びCID検出回路64に印加差される。CID
検出回路64は現時点での線順次色差信号がR−Y信号
かB−Y信号かを検出し、同期信号発生回路(SSG)
66はその検出結果に応じて段差補正回路62を制御し
、各色差信号のペデスタル・レベルを調整する。段差補
正回路62で調整された信号はスイッチ42を介してメ
モリ44に入力される。このとき、スイッチ60は同期
信号発生回路66の出力側に接続しており、メモリ44
.46は周波数2fsCで駆動される。従って、このと
きメモリ44.46はそれぞれIHのライン・メモリと
して機能する。The line-sequential color difference signal output from the memory 48 is applied to a step correction circuit 62 and a CID detection circuit 64. C.I.D.
The detection circuit 64 detects whether the current line sequential color difference signal is the R-Y signal or the B-Y signal, and outputs the synchronizing signal generating circuit (SSG).
66 controls the level difference correction circuit 62 according to the detection result, and adjusts the pedestal level of each color difference signal. The signal adjusted by the step correction circuit 62 is input to the memory 44 via the switch 42. At this time, the switch 60 is connected to the output side of the synchronization signal generation circuit 66, and the memory 44
.. 46 is driven at a frequency of 2fsC. Therefore, at this time, the memories 44 and 46 each function as an IH line memory.
加算器68はメモリ44への人力前の信号とメモリ46
の出力とを加算して平均化する。スイッチ70は加算器
68の出力と、メモリ44により0.5H遅延された信
号とをライン毎に選択することにより、線順次色差信号
をR−Y信号′とB−Y信号に分離し、ディジタル・エ
ンコーダ72がNTSC信号に変換する。エンコーダ7
2の出力はD/A変換器74によりアナログ信号に変換
され、LPF76で帯域制限され、アンプ78で増幅さ
れてC出力端子から出力される。Adder 68 connects the input signal to memory 44 and memory 46.
and the output of and average it. By selecting the output of the adder 68 and the signal delayed by 0.5H by the memory 44 for each line, the switch 70 separates the line-sequential color difference signal into the R-Y signal' and the B-Y signal, and converts it into a digital signal. - The encoder 72 converts it into an NTSC signal. encoder 7
The output of No. 2 is converted into an analog signal by the D/A converter 74, band-limited by the LPF 76, amplified by the amplifier 78, and output from the C output terminal.
また、メモリ48から出力される輝度信号はD/A変換
器80でアナログ信号に変換され、LPF82で帯域制
限され、アンプ84で増幅されて、輝度出力端子から出
力される。Furthermore, the luminance signal output from the memory 48 is converted into an analog signal by a D/A converter 80, band-limited by an LPF 82, amplified by an amplifier 84, and output from a luminance output terminal.
同期信号発生回路66はシステム制御回路86の制御下
で、上述した以外の回路各部を制御する同期信号を発生
する。The synchronization signal generation circuit 66 generates a synchronization signal for controlling various parts of the circuit other than those described above under the control of the system control circuit 86.
第1図では、メモリ44.46によりIH遅延した輝度
信号をメモリ48にフリーズしたが、メモリ44の入力
信号をメモリ48にフリーズするようにしてもよい。即
ちメモリ46の出力ではなく、メモリ44の入力をメモ
リ48のデータ入力端子Mlinに接続する。この場合
には、メモリ48からの読出し時に、輝度信号の読出し
のためのリセットと色差信号の読出しのためのリセット
との間にIHの時間差を設ければよい。In FIG. 1, the luminance signal delayed by IH is frozen in the memory 48 by the memories 44 and 46, but the input signal of the memory 44 may be frozen in the memory 48. That is, the input of the memory 44, rather than the output of the memory 46, is connected to the data input terminal Mlin of the memory 48. In this case, when reading from the memory 48, an IH time difference may be provided between the reset for reading the luminance signal and the reset for reading the color difference signal.
本実施例によれば、長期のドロップアウトの発生時にも
PLL回路58が安定に動作するので、映像信号を安定
にフリーズできる。According to this embodiment, since the PLL circuit 58 operates stably even when a long-term dropout occurs, the video signal can be stably frozen.
NTSC信号のフィールド再生を例に説明したが、本発
明はPAL方式でも、またフレーム再生でも適用できる
ことはいうまでもない。また、水平同期分離回路P52
は同期信号発生回路66内に内蔵する形でも構成できる
。また、本実施例ではFIFOメモリ48への書込み時
にドロップアウト補償するためのライン・メモリを、F
IFOメモリからの読出し時に線順次色差信号の補間処
理に用いたが、本発明はこれに限らず、スキュー補償や
、垂直方向のエツジ強調処理にも用いることができる。Although field playback of an NTSC signal has been described as an example, it goes without saying that the present invention is also applicable to the PAL system and frame playback. In addition, horizontal synchronization separation circuit P52
can also be constructed by incorporating it into the synchronization signal generation circuit 66. In addition, in this embodiment, the line memory for compensating for dropout when writing to the FIFO memory 48 is
Although the present invention is used for interpolation processing of line-sequential color difference signals when reading from the IFO memory, the present invention is not limited to this, and can also be used for skew compensation and vertical edge enhancement processing.
更には、記録媒体からの再生信号処理の場合で説明した
が、これに限らず、伝送された信号の処理にも適用でき
る。FIFOメモリの代わりに他のRAMなどのメモリ
であってもよいが、FIFOメモリのときに効果が大き
い。Furthermore, although the description has been made in the case of processing a reproduced signal from a recording medium, the present invention is not limited to this, and can also be applied to processing of a transmitted signal. Although other memory such as RAM may be used instead of the FIFO memory, the effect is great when using the FIFO memory.
[発明の効果]
以上の説明から容易に理解できるように、本発明では例
えばラインーメモリを少なくでき、回路を小型化でき、
製造コストを低減できる。[Effects of the Invention] As can be easily understood from the above explanation, the present invention can reduce the number of lines and memories, reduce the size of the circuit, and
Manufacturing costs can be reduced.
第1図は本発明の一実施例の構成ブロック図を示す。 FIG. 1 shows a block diagram of an embodiment of the present invention.
Claims (1)
段に当該画像信号を書き込む際に遅延手段によって当該
画像信号のドロップアウト補償する補償手段と、当該記
憶手段から画像信号を読み出す際には当該遅延手段を用
いて別の処理を行なう処理手段とを有することを特徴と
する画像処理装置。 (2)前記別の処理が補間処理である特許請求の範囲第
(1)項に記載の画像処理装置。(3)入力輝度信号を
1水平走査期間に相当する遅延時間の遅延手段によりド
ロップアウト補償するドロップアウト補償手段と、当該
ドロップアウト補償手段でドロップアウト補償された輝
度信号及び、入力輝度信号と共に入力する入力色信号を
一時記憶する記憶手段と、当該記憶手段からの読出しに
際して読み出された色信号を処理すべく前記遅延手段に
供給する手段とを有することを特徴とする画像処理装置
。 (4)入力輝度信号及び入力色信号が記録媒体から再生
された信号である特許請求の範囲第(3)項に記載の画
像処理装置。 (5)前記色信号が線順次色差信号である特許請求の範
囲第(3)項に記載の画像処理装置。[Scope of Claims] (1) A storage means for storing an input image signal, a compensating means for compensating for dropout of the image signal by a delay means when writing the image signal to the storage means, and an image signal from the storage means. 1. An image processing device comprising processing means for performing another processing using the delay means when reading a signal. (2) The image processing device according to claim (1), wherein the other processing is interpolation processing. (3) Dropout compensation means for compensating for dropouts of the input luminance signal by a delay means with a delay time corresponding to one horizontal scanning period, and inputting the luminance signal dropout compensated by the dropout compensation means and the input luminance signal together. 1. An image processing apparatus comprising: storage means for temporarily storing an input color signal; and means for supplying the color signal read out from the storage means to the delay means for processing. (4) The image processing device according to claim (3), wherein the input luminance signal and the input color signal are signals reproduced from a recording medium. (5) The image processing device according to claim (3), wherein the color signal is a line sequential color difference signal.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1140746A JPH036978A (en) | 1989-06-02 | 1989-06-02 | Picture processor |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1140746A JPH036978A (en) | 1989-06-02 | 1989-06-02 | Picture processor |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH036978A true JPH036978A (en) | 1991-01-14 |
Family
ID=15275766
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1140746A Pending JPH036978A (en) | 1989-06-02 | 1989-06-02 | Picture processor |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH036978A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4947275A (en) * | 1988-03-23 | 1990-08-07 | Digital Equipment Corp. | Detachable head-load beam slider arm for disk drive |
-
1989
- 1989-06-02 JP JP1140746A patent/JPH036978A/en active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4947275A (en) * | 1988-03-23 | 1990-08-07 | Digital Equipment Corp. | Detachable head-load beam slider arm for disk drive |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5119208A (en) | Image signal recording apparatus | |
JPH036978A (en) | Picture processor | |
US5159461A (en) | Image signal recording apparatus | |
US5161033A (en) | Apparatus for playing video signal recording medium | |
US5508813A (en) | Image signal processing apparatus having first-in first-out memory | |
JPH06339107A (en) | Still video equipment | |
JPH01318373A (en) | Picture signal recorder | |
JP2944851B2 (en) | Magnetic recording / reproducing device | |
JPH0681293B2 (en) | Playback device | |
JP2792665B2 (en) | Image signal recording device | |
JP2608933B2 (en) | Television signal recording and playback processing device | |
JP2675834B2 (en) | Color image signal processing device | |
JP2644516B2 (en) | Color image signal processing device | |
JP2661087B2 (en) | Image processing device | |
JP3143463B2 (en) | Image processing device | |
JPS63179682A (en) | Information reproducing device | |
JP3241361B2 (en) | Video camera with VTR | |
JP3226112B2 (en) | Magnetic playback device | |
JP3277483B2 (en) | Image recording playback device | |
JP3088114B2 (en) | Playback signal control device for still video device | |
EP0605187A2 (en) | Video signal recording/reproducing apparatus | |
JPH0357384A (en) | Picture signal reproducing device | |
JPH0528251A (en) | Picture memory device | |
JPH074028B2 (en) | Video signal noise removal circuit | |
JPH05183937A (en) | Magnetic recording and reproducing device |