JPH036508B2 - - Google Patents

Info

Publication number
JPH036508B2
JPH036508B2 JP1337781A JP1337781A JPH036508B2 JP H036508 B2 JPH036508 B2 JP H036508B2 JP 1337781 A JP1337781 A JP 1337781A JP 1337781 A JP1337781 A JP 1337781A JP H036508 B2 JPH036508 B2 JP H036508B2
Authority
JP
Japan
Prior art keywords
display
output
unit
circuit
channel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP1337781A
Other languages
Japanese (ja)
Other versions
JPS57128391A (en
Inventor
Hitoshi Ikeda
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Electric Works Co Ltd
Original Assignee
Matsushita Electric Works Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Works Ltd filed Critical Matsushita Electric Works Ltd
Priority to JP1337781A priority Critical patent/JPS57128391A/en
Publication of JPS57128391A publication Critical patent/JPS57128391A/en
Publication of JPH036508B2 publication Critical patent/JPH036508B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Audible And Visible Signals (AREA)
  • Selective Calling Equipment (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Description

【発明の詳細な説明】 本発明は、複数個所からその個所固有の識別可
能な電波を出す受信ユニツトから出された電波を
受信して表示する受信表示システムに関するもの
で、その目的とするところは、表示ユニツト毎に
受信機能を備えさせることによる欠点、例えば受
信機能部相互の不要幅射電波によるS/N比の低
下を改善することにあり、他の目的とするところ
は、複数の表示素子をチヤンネル点灯する際に呼
び出し順位を容易に判別できるようにするこるこ
とにある。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a reception display system that receives and displays radio waves emitted from a receiving unit that emits radio waves unique to each location from a plurality of locations. The purpose of this is to improve the disadvantages of providing a reception function for each display unit, such as the decrease in S/N ratio due to unnecessary radio waves emitted between the reception function units. The purpose is to make it easier to determine the order of calls when the channels are lit.

食堂などの各テーブル毎に発信ユニツトを設
け、その発信ユニツトに固有の信号、例えばN個
の変調周波数をM個配列した信号を発射し、受信
ユニツトで受信して表示する場合に、極めて多く
のチヤンネルを受信できる受信ユニツト1台で構
成すると受信ユニツトが高価になり、チヤンネル
数が少ない場所への使用にはコスト高になる。そ
こで、例えば1台の受信ユニツトで8チヤンネル
毎に識別できるようにしてこの受信ユニツトを複
数個設置するようにすれば、チヤンネル数が多い
場所への適用に対しても対処でき、チヤンネル数
が少ない場所には最もコストパーフオーマンがよ
い受信表示システムが提供できる。しかるに、受
信ユニツトを複数個並設すると受信ユニツト相互
の不要幅射電波によりS/N比が低下するという
問題があり、そのため、発信ユニツトの発信出力
を増加させると電波法での規制があり、発信出力
を大きくできないという問題がある。
When a transmitting unit is provided for each table in a cafeteria, etc., and a signal unique to that transmitting unit is emitted, for example, a signal consisting of M arrays of N modulation frequencies is received and displayed by a receiving unit, an extremely large number of signals are required. If the receiving unit is configured with one receiving unit capable of receiving channels, the receiving unit will be expensive, and the cost will be high if used in a place where the number of channels is small. Therefore, for example, if one receiving unit can identify every 8 channels and multiple such receiving units are installed, it can be applied to places with a large number of channels, and it can be used in places with a small number of channels. We can provide the most cost-effective reception and display system for your location. However, when multiple receiving units are installed in parallel, there is a problem in that the S/N ratio decreases due to unnecessary radio waves emitted from each receiving unit. Therefore, increasing the transmitting output of the transmitting unit is regulated by the Radio Law. There is a problem that the transmission output cannot be increased.

本発明はかかる点に鑑みてなされたもので、以
下実施例により詳細に説明する。
The present invention has been made in view of this point, and will be explained in detail below with reference to Examples.

第1図において、11,12は発信ユニツトで、
複数個所からそれぞれの発信ユニツト固有の識別
可能な電波を出すもので、この電波を1個の受信
ユニツト2で受け、この受信ユニツト2に並列に
接続した複数個の表示ユニツト31,32で表示す
るようにしたもので、表示ユニツト31,32にお
いて表示部41,42でチヤンネル表示を行なう。
1,52はチヤンネル設置部、61,62はリセツ
ト釦、71,72は表示モード切替スイツチであ
る。
In Figure 1, 1 1 and 1 2 are transmitting units;
It emits identifiable radio waves unique to each transmitting unit from multiple locations, and these radio waves are received by one receiving unit 2 and then transmitted to multiple display units 3 1 and 3 2 connected in parallel to this receiving unit 2. The channels are displayed on the display sections 4 1 and 4 2 of the display units 3 1 and 3 2 .
5 1 and 5 2 are channel installation parts, 6 1 and 6 2 are reset buttons, and 7 1 and 7 2 are display mode changeover switches.

第2図は発信ユニツト11,12の回路図を示す
ものであつて、ピンボードのようなもので形成さ
れたチヤンネル設定部8と、マイクロコンピユー
タのような演算処理LSIで形成された変調波発生
回路9と、この変調波発生回路9に基準クロツク
信号を供給する発振周波数300KHz程度の基準信
号発生回路10と、300MHz程度の発振周波数を
有する搬送波発生回路11と、この搬送波発生回
路11に直列接続されるとともに上記変調波発生
回路9の出力により制御される変調回路12とに
より構成されている。しかして変調波発生回路9
はチヤンネル設定部8の4行6列の各端子に夫々
接続されており、チヤンネル設定部8の4行の各
行において各変調周波数を選択するとともに6列
の各列において時系列における夫々のタイミング
を指定するものであつて、変調波発生回路9の出
力により6列の各列の読み出しタイミングを順次
指定してその指定された列におけるチヤンネル設
定された行(即ちそのタイミングに発生するべき
変調周波数の指定データ)を変調波発生回路9に
読み込み、この読み込まれたデータ信号に基いて
基準信号発生回路10出力の基準クロツク信号を
分周し、所定の変調周波数信号を出力する。かく
て変調波発生回路9の出力として得られた時系列
の各時刻タイミング毎に刻々と変化する変調周波
数信号は変調回路12に入力され、搬送波発生回
路11で発生された300MHzの搬送波に、4個の
変調周波数を6個時系列に組合せ配列した変調周
波数信号による変調を与え、発振コイル13に兼
用されたアンテナから空間に放出される。従つて
送信される電波は第3図に示すように時系列の第
1乃至第6の各時間タイミング毎に4個の変調周
波数のうちいずれかの周波数で変調された信号と
して送出されるものである。
FIG. 2 shows a circuit diagram of the transmitting units 1 1 and 1 2 , in which the channel setting section 8 is formed by something like a pin board, and the modulation section is formed by an arithmetic processing LSI such as a microcomputer. A wave generating circuit 9, a reference signal generating circuit 10 with an oscillation frequency of about 300 KHz that supplies a reference clock signal to the modulated wave generating circuit 9, a carrier wave generating circuit 11 having an oscillating frequency of about 300 MHz, and this carrier wave generating circuit 11. The modulating circuit 12 is connected in series and is controlled by the output of the modulated wave generating circuit 9. Therefore, the modulated wave generation circuit 9
are connected to the respective terminals in the 4th row and 6th column of the channel setting section 8, and each of the 4th row of the channel setting section 8 selects each modulation frequency, and each of the 6th column selects each timing in time series. The output of the modulated wave generation circuit 9 sequentially specifies the readout timing of each of the six columns, and the channel set row in the specified column (that is, the modulation frequency to be generated at that timing) is specified. The reference clock signal output from the reference signal generating circuit 10 is frequency-divided based on the read data signal to output a predetermined modulated frequency signal. The modulated frequency signal, which is obtained as the output of the modulated wave generation circuit 9 and which changes moment by moment at each time point in the time series, is input to the modulation circuit 12, and the 300MHz carrier wave generated by the carrier wave generation circuit 11 is It is modulated by a modulation frequency signal obtained by combining and arranging six modulation frequencies in time series, and is emitted into space from an antenna that also serves as the oscillation coil 13. Therefore, as shown in Figure 3, the transmitted radio wave is a signal modulated at one of the four modulation frequencies at each of the first to sixth time timings in the time series. be.

第4図は受信ユニツト2および表示ユニツト3
の回路ブロツク図を示すものであつて、この受
信ユニツト2は、例えばトランジスタ2個の超再
生回路により構成されるフロントエンド14と、
利得80dB程度に設定されたゲインアツプ15
と、夫々中心周波数をf1〜f4に設定した4個の帯
域通過型のフイルタ回路161…164と、これら
フイルタ回路161…164の各出力を夫々判別す
るコンパレータ171…174とで構成され、表示
ユニツト31はピンボードのようなもので形成さ
れたチヤンネル設定部51と、マイクロコンピユ
ータのような演算処理LSIで形成された上記コン
パレータ171〜174群の出力及びチヤンネル設
定部51の出力を入力するチヤンネル表示判別回
路18を有し、チヤンネル判別回路18は入力信
号を内部メモリーに格納し、これと自己設定チヤ
ンネルとを比較し、一致していればストローブ信
号を出して単安定発振器19を介して報知音発生
回路20にチヤンネル一致信号を出す。ただし、
自己設定チヤンネルは一部を内部回路に有し、こ
れによつて出力状態(2進10進化デコーダ21へ
の出力)を変更する。第4図ではS5とS6の情報処
理機能を内部に有している。21は2進10進化デ
コーダ、22はR/Sラツチ、23は出力状態変
更回路、24はドライバー回路で、これらはチヤ
ンネル判別回路18からの出力で表示部41に設
けた表示素子251,252…25Nを駆動してチ
ヤンネル表示するもので、出力状態変更回路23
は表示モード切替スイツチ71により、例えば5
分間タイマa、1分間タイマb、R/SラツチC
のように変更できるものである。尚、表示32
同様に構成され、受信ユニツト2に並列に接続さ
れる。
Figure 4 shows receiving unit 2 and display unit 3.
1 , the receiving unit 2 includes a front end 14 composed of, for example, a super regeneration circuit including two transistors,
Gain up 15 set to about 80dB gain
, four band-pass type filter circuits 16 1 ... 16 4 whose center frequencies are set to f 1 to f 4 , and comparators 17 1 ... 17 that respectively discriminate the outputs of these filter circuits 16 1 ... 16 4 . The display unit 31 is composed of a channel setting section 51 formed of something like a pin board, and the outputs of the four groups of comparators 171 to 17 formed of an arithmetic processing LSI such as a microcomputer . and a channel display discrimination circuit 18 which inputs the output of the channel setting section 5 1. The channel discrimination circuit 18 stores the input signal in an internal memory, compares this with the self-set channel, and if they match, strobes. A signal is output, and a channel match signal is output to the notification sound generation circuit 20 via the monostable oscillator 19. however,
The self-configuring channel has a part in internal circuitry, which changes the output state (output to the binary decimal decoder 21). In Fig. 4, the information processing functions of S5 and S6 are internally included. 21 is a binary decimal evolution decoder, 22 is an R/S latch, 23 is an output state change circuit, and 24 is a driver circuit. 25 2 ...25N is driven to display the channel, and the output state change circuit 23
is set by the display mode changeover switch 71 , for example,
Minute timer a, 1 minute timer b, R/S latch C
It can be changed as follows. Note that the display 32 is similarly constructed and connected to the receiving unit 2 in parallel.

今、受信アンテナ26で受信された変調搬送波
信号はフロントエンド14で増巾及び復調され、
ゲインアツプ15を介して各フイルタ回路161
…164に並列に入力される。フイルタ回路161
…164は4個の変調周波数f1…f4の夫々に対応し
ており、そのとき受信された復調信号の周波数に
合致するフイルタ回路161…164から出力を生
じ、コンパレータ171…174により対応する各
フイルタ回路161…164に出力が生じたか否か
が判別され、このためそのとき受信された復調信
号の周波数に従つていずれかのコンパレータ17
…174に出力が生じてチヤンネル判別回路18
に入力されることになる。チヤンネル判別回路1
8は上述のようにコンパレータ171…174の各
出力を入力するとともに、チヤンネル設定部51
のピンボートマトリツクスに対し順次列信号を指
定しこの指定された列におけるチヤンネル設定が
行なわれた行からの出力を読み込むようにしてあ
り、まず時系列における第1番目の復調信号によ
りいずれかのコンパレータ171…174に出力が
生じたとすると、この出力を生じたコンパレータ
171…174の番号と、時系列の第1番目として
第1列目の読み出し指令信号がチヤンネル設定部
1に与えられたときチヤンネル判別回路18に
読み込まれたこの第1列目におけるチヤンネル設
定された行の番号とがチヤンネル判別回路18に
より比較判別され、一致すると次の第2番目の復
調信号によるコンパレータ171…174の作動を
待期するとともにチヤンネル設定部51に第2列
目の読み出し指令信号を与え、この第2番目の時
間タイミングにも出力を生じたコンパレータ17
…174の番号と、第2列目におけるチヤンネル
設定された行の番号とが一致すると、さらに同様
にして第3番目の受信待期状態になる。かくて第
1番目から第6番目の時間タイミングにおける作
動したコンパレータ171…174の番号が夫々チ
ヤンネル設定部51の第1列目から第4列目およ
びチヤンネル判別回路18の内部に夫々チヤンネ
ル設定された行の番号に全て一致したとき、表示
ユニツト31のチヤンネルが呼び出されたことを
判別し、チヤンネル一致信号を出力して報知音発
生回路20を動作させて報知音を発するとともに
表示素子251,252…25Nを点灯させてチヤ
ンネル表示を行なう。
Now, the modulated carrier signal received by the receiving antenna 26 is amplified and demodulated by the front end 14,
Each filter circuit 16 1 via gain up 15
...16 Input in parallel to 4 . Filter circuit 16 1
... 164 corresponds to each of the four modulation frequencies f1 ... f4 , outputs are produced from the filter circuits 161 ... 164 that match the frequency of the demodulated signal received at that time, and the comparators 171 ... 17 4 , it is determined whether or not an output has occurred in each corresponding filter circuit 16 1 ... 16 4. Therefore, depending on the frequency of the demodulated signal received at that time, one of the comparators 17
Output is generated at 1 ...17 4 and the channel discrimination circuit 18
will be entered into. Channel discrimination circuit 1
8 inputs each output of the comparators 17 1 ... 17 4 as described above, and a channel setting section 5 1
Column signals are sequentially specified for the pin boat matrix, and the output from the row where the channel setting has been performed in the specified column is read. First, the first demodulated signal in the time series is used to If an output is generated in the comparators 17 1 ... 17 4 , the number of the comparator 17 1 ... 17 4 that generated this output and the read command signal in the first column as the first in the time series are sent to the channel setting section 5 1 . When given, the channel discriminating circuit 18 compares and discriminates the number of the channel-set row in the first column read into the channel discriminating circuit 18, and if they match, the comparator 17 1 uses the next second demodulated signal. The comparator 17 waits for the operation of .
When the number 1 ... 174 matches the number of the channel-set row in the second column, the third reception waiting state is entered in the same manner. In this way, the numbers of the activated comparators 17 1 ... 17 4 at the first to sixth time timings are respectively assigned to the channels in the first to fourth columns of the channel setting section 5 1 and inside the channel discrimination circuit 18. When all of the set row numbers match, it is determined that the channel of the display unit 31 has been called, and a channel matching signal is output, the notification sound generation circuit 20 is activated to emit a notification sound, and the display element 25 1 , 25 2 . . . 25N are lit to display the channel.

第5図は第4図におけるドライバー回路の一実
施例の回路図で、27はタイマ、28は発振器、
29,30はNANDゲート、31はインバータ
である。今、出力状態変更回路23からの入力信
号がA点に第6図aのように入ると、タイマ27
が一定時間オンしてB点の出力は第6図bのよう
になる。この出力と発振器28の出力とが
NANDゲート29に入力され、その出力C点は
第6図cのようになる。したがつて、NANDゲ
ート30の出力(D点)は第6図dのようにな
り、表示素子251には第6図eの波形の電圧が
加わつて点灯初期の一定時間においてフリツカ点
灯できる。表示素子252…25Nも同様にして
点灯初期においてフリツカ点灯できる。したがつ
て、複数の表示素子をチヤンネル点灯する際に呼
び出し順位を容易に判別できる。
FIG. 5 is a circuit diagram of one embodiment of the driver circuit in FIG. 4, where 27 is a timer, 28 is an oscillator,
29 and 30 are NAND gates, and 31 is an inverter. Now, when the input signal from the output state changing circuit 23 enters the point A as shown in FIG. 6a, the timer 27
is turned on for a certain period of time, and the output at point B becomes as shown in FIG. 6b. This output and the output of the oscillator 28
The signal is input to the NAND gate 29, and its output point C is as shown in FIG. 6c. Therefore, the output of the NAND gate 30 (point D) becomes as shown in FIG. 6d, and a voltage having the waveform shown in FIG. 6e is applied to the display element 251 , so that the display element 251 can flicker for a certain period of time at the initial stage of lighting. Similarly, the display elements 25 2 . . . 25N can be flickered in the initial stage of lighting. Therefore, when lighting a plurality of display elements in a channel, the calling order can be easily determined.

叙上のように本発明は、1個の受信ユニツトと
複数の表示ユニツトで構成し、前記表示ユニツト
を複数の表示素子で各別にチヤンネル表示ができ
るようにし、前記表示ユニツトを受信ユニツトに
並列に接続したから、表示ユニツト毎に受信機能
を備えさせることによる欠点、即ち、受信機能部
相互の不要輻射電波によるS/N比の低下をなく
することができ、また複数の表示素子で各別にチ
ヤンネル表示ができるようにし、且つ表示素子で
の発光表示状態を選択設定できる出力状態変更手
段を備えてあるから、多個所の情報を表示ユニツ
トで同時に表示することができ、従つて食堂のテ
ーブルからの発注情報のように重複して情報が送
られても同時に夫々のテーブルに対応して表示す
ることが可能となるものであり、しかも表示素子
の表示状態を出力状態変更手段により選択設定で
きるから、設置場所、使用目的等に応じて使用者
が自由に設定でき、情報の的確な把握に寄与する
ことが大なるものである。
As described above, the present invention is composed of one receiving unit and a plurality of display units, the display unit is configured to be able to display a channel separately using a plurality of display elements, and the display unit is arranged in parallel with the receiving unit. By connecting multiple display elements, it is possible to eliminate the disadvantage of providing a reception function for each display unit, that is, the reduction in S/N ratio due to unnecessary radiated radio waves between the reception function units, and also to allow separate channels for multiple display elements. Since it is equipped with an output state changing means that can select and set the light emitting display state of the display element, it is possible to display information from multiple places simultaneously on the display unit, and therefore it is possible to display information from multiple locations at the same time. Even if duplicate information such as ordering information is sent, it is possible to simultaneously display the information corresponding to each table, and the display state of the display element can be selectively set by the output state changing means. The user can freely set the settings according to the installation location, purpose of use, etc., which greatly contributes to accurate understanding of information.

尚表示素子を駆動するドライバー回路に入力信
号により一定時間オンするタイマを設け、前記タ
イマの出力と発振器の出力とにより表示素子を点
灯開始時から一定時間フリツカ点灯させるから、
複数の表示をチヤンネル点灯する際に呼出順位の
ような経時関係を容易に判別できるという効果を
奏するものである。
The driver circuit that drives the display element is provided with a timer that is turned on for a certain period of time by an input signal, and the output of the timer and the output of the oscillator cause the display element to flicker for a certain period of time from the start of lighting.
This has the effect that when a plurality of display channels are lit, it is possible to easily determine temporal relationships such as calling order.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明受信表示システムの一実施例の
正面図、第2図は同上の発信ユニツトの回路図、
第3図は同上の発信信号波形図、第4図は同上の
受信ユニツトおよび表示ユニツトのブロツク回路
図、第5図は同上のドライバー回路の回路図、第
6図a〜eは同上の要部信号波形図である。 11,12…発信ユニツト、2…受信ユニツト、
1,32…表示ユニツト、41,42…表示部、2
4…ドライバー回路、251,252…25N…表
示素子、27…タイマ、28…発振器。
FIG. 1 is a front view of an embodiment of the reception display system of the present invention, and FIG. 2 is a circuit diagram of the same transmitting unit.
Fig. 3 is a waveform diagram of the transmission signal as above, Fig. 4 is a block circuit diagram of the receiving unit and display unit as above, Fig. 5 is a circuit diagram of the driver circuit as above, and Fig. 6 a to e are main parts as above. It is a signal waveform diagram. 1 1 , 1 2 ... transmitting unit, 2 ... receiving unit,
3 1 , 3 2 ... display unit, 4 1 , 4 2 ... display section, 2
4... Driver circuit, 25 1 , 25 2 ... 25N... Display element, 27... Timer, 28... Oscillator.

Claims (1)

【特許請求の範囲】[Claims] 1 複数個所からその個所固有の識別可能な電波
を出す発信ユニツトから出された電波を受信して
表示する受信表示システムにおいて、1個の受信
ユニツトと複数の表示ユニツトで構成し、前記表
示ユニツトを複数の表示素子で各別にチヤンネル
表示ができるようにし、且つ表示素子での発光表
示状態を選択設定できる出力状態変更手段を備
え、前記表示ユニツトを受信ユニツトに並列に接
続するものであつて、前記表示ユニツトにはチヤ
ンネル表示する前記複数の表示素子を駆動するド
ライバー回路に入力信号により一定時間オンする
タイマを設け、前記タイマの出力と発振器の出力
とにより表示素子を点灯開始時から一定時間フリ
ツカ点灯させることを特徴とする受信表示システ
ム。
1. In a reception display system that receives and displays radio waves emitted from a transmission unit that emits radio waves unique to each location from multiple locations, the system is composed of one reception unit and a plurality of display units, and the display unit is The display unit is provided with an output state changing means that allows a plurality of display elements to perform channel display separately and that can select and set the light emitting display state of the display elements, and the display unit is connected in parallel to the reception unit, The display unit is provided with a timer that is turned on for a certain period of time by an input signal in the driver circuit that drives the plurality of display elements that display channels, and the output of the timer and the output of the oscillator cause the display elements to flicker for a certain period of time from the start of lighting. A reception display system characterized by:
JP1337781A 1981-01-31 1981-01-31 Receiving display system Granted JPS57128391A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1337781A JPS57128391A (en) 1981-01-31 1981-01-31 Receiving display system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1337781A JPS57128391A (en) 1981-01-31 1981-01-31 Receiving display system

Publications (2)

Publication Number Publication Date
JPS57128391A JPS57128391A (en) 1982-08-09
JPH036508B2 true JPH036508B2 (en) 1991-01-30

Family

ID=11831400

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1337781A Granted JPS57128391A (en) 1981-01-31 1981-01-31 Receiving display system

Country Status (1)

Country Link
JP (1) JPS57128391A (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6142692U (en) * 1984-08-16 1986-03-19 株式会社 フジハイテツクス table calling device

Also Published As

Publication number Publication date
JPS57128391A (en) 1982-08-09

Similar Documents

Publication Publication Date Title
US4769643A (en) Transmitter driver for programmable remote control transmitter
US4482947A (en) Multi-function, multi-unit remote control system and method therefor
US4392135A (en) Paging receivers
US4696054A (en) Pocketable wireless transmitter and receiver
KR960014216B1 (en) Data display radio pager
US4114103A (en) Crystalless scanning radio receiver
US4179662A (en) Multiband scanning radio receiver using frequency synthesizer
JPS6114693B2 (en)
US3355709A (en) Code receiver responsive to plural tones in sequence
JPH036508B2 (en)
US4119957A (en) Digital display for cooking time and power of electric cooking device
US5546078A (en) Paging receiver capable of reporting the time of paging connection
JPH0147960B2 (en)
EP0190743A2 (en) Control signal generation circuit for wireless remote control signal transmitter
US4031473A (en) Station selecting device having improved monitor
JPH0110715Y2 (en)
JP2993090B2 (en) Method of selecting sounding pattern of receiving device and receiving device
US4668937A (en) Speaker activation control by microcomputer
JPH0110716Y2 (en)
JPH0259516B2 (en)
US4259745A (en) Tuning indicator circuit
KR910013905A (en) Synchronization system for television receiver
JPH0327624A (en) Rectangular wave signal generating circuit
JPS588000B2 (en) daily rhythm ensouchi
JP2690687B2 (en) Radio selective call receiver