JPH0362086B2 - - Google Patents

Info

Publication number
JPH0362086B2
JPH0362086B2 JP63219418A JP21941888A JPH0362086B2 JP H0362086 B2 JPH0362086 B2 JP H0362086B2 JP 63219418 A JP63219418 A JP 63219418A JP 21941888 A JP21941888 A JP 21941888A JP H0362086 B2 JPH0362086 B2 JP H0362086B2
Authority
JP
Japan
Prior art keywords
light source
cpu
endoscope
signal
supplied
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP63219418A
Other languages
Japanese (ja)
Other versions
JPS6476829A (en
Inventor
Takashi Tsukatani
Takeshi Takamatsu
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Olympus Corp
Original Assignee
Olympus Optical Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Olympus Optical Co Ltd filed Critical Olympus Optical Co Ltd
Priority to JP63219418A priority Critical patent/JPS6476829A/en
Publication of JPS6476829A publication Critical patent/JPS6476829A/en
Publication of JPH0362086B2 publication Critical patent/JPH0362086B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Instruments For Viewing The Inside Of Hollow Bodies (AREA)
  • Endoscopes (AREA)

Description

【発明の詳細な説明】 この発明は、内視鏡装置に係り、特に安全回路
を備えた内視鏡装置に関する。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to an endoscope apparatus, and more particularly to an endoscope apparatus equipped with a safety circuit.

近年、マイクロコンピユータの種々の機器への
応用が進み、内視鏡装置への応用についても種々
の提案がなされている。この応用に際して1つの
問題は、内視鏡が人体等の診断に供されることか
ら、不用意にノイズ及び熱等が原因でマイクロコ
ンピユータのCPUが暴走したとしても最低限の
安全対策が要求される点にある。特に、光源装置
を備えた内視鏡においては、CPUが暴走した際
には被検体領域に照明光が供給されず、内視鏡の
接眼部を介して被検体領域を観察できず、安全上
の上で問題があることが指摘されている。
In recent years, the application of microcomputers to various devices has progressed, and various proposals have been made for application to endoscope devices. One problem with this application is that since endoscopes are used to diagnose the human body, minimum safety measures are required even if the microcomputer's CPU goes out of control due to inadvertent noise or heat. The point is that In particular, in endoscopes equipped with a light source device, when the CPU goes out of control, illumination light is not supplied to the subject area, making it impossible to observe the subject area through the eyepiece of the endoscope, making it safe. It has been pointed out that there are problems with the above.

この発明は、上述した事情に鑑みなされたもの
であつて、CPUが暴走したとしても最低限の安
全性が確保される内視鏡装置を提供することにあ
る。
The present invention was made in view of the above-mentioned circumstances, and it is an object of the present invention to provide an endoscope device that can ensure a minimum level of safety even if the CPU goes out of control.

以下図面を参照しながら、この発明について説
明する。
The present invention will be described below with reference to the drawings.

光源装置(図示せず)内には、第1図に示すよ
うにCPU2、I/Oポート4、ROM6、チツプ
セレクト用IC8及び発振器10から成るマイク
ロコンピユータが設けられている。CPU2は、
そのアドレス端子Aφ〜A15がアドレス・バス
13を介してI/Oポート4、ROM6及びチツ
プ・セレクト用IC8に接続され、CPU2からア
ドレス・データが夫々の装置に供給される。また
CPU2は、そのデータ端子Dφ〜D7がデータ・
バス15を介してI/Oポート4及びROM6に
接続され、ROM6からは、CPU2にデータが読
み出され、I/Oポート4とCPU2との間では、
データが転送される。
As shown in FIG. 1, a microcomputer consisting of a CPU 2, an I/O port 4, a ROM 6, a chip select IC 8, and an oscillator 10 is provided in the light source device (not shown). CPU2 is
The address terminals Aφ to A15 are connected to the I/O port 4, ROM 6, and chip select IC 8 via the address bus 13, and address data is supplied from the CPU 2 to each device. Also
CPU2 has its data terminals Dφ to D7 as data terminals.
It is connected to the I/O port 4 and the ROM 6 via the bus 15, and data is read from the ROM 6 to the CPU 2, and between the I/O port 4 and the CPU 2,
Data is transferred.

I/Oポート4の入力端子PAφ及びPA1は、
夫々電源Vcc及びアース間に接続された抵抗1
0,12及びランプ光量設定用スイツチ14,1
6の直列回路間の接続点に接続されている。ま
た、I/Oポート4の入力端子PCには、商用交
流電源18から供給される交流電圧のゼロクロス
点を検出するゼロクロス検出回路20が接続され
ている。更に、ランプ点灯信号が発生されるI/
Oポートの出力端子PBは、抵抗22を介して第
1のトランジスタ24のベースに接続されてい
る。このトランジスタ24のエミツタは、接地さ
れ、そのコレクタは、フオト・カプラ26のフオ
ト・ダイオード及び抵抗28を介して電源VDD
接続されている。商用交流電源18は、光源30
に供給される電力を位相制御する為のトライアツ
ク32を介して光源30に接続され、このトライ
アツク32と光源30との接続点及びトライアツ
ク32のゲート間には、抵抗34及び上述したフ
オト・カプラ26のトライアツクがトライアツク
32を所定の間隔で点弧する為に接続されてい
る。
Input terminals PAφ and PA1 of I/O port 4 are
Resistor 1 connected between power supply Vcc and ground, respectively
0, 12 and lamp light intensity setting switch 14, 1
It is connected to the connection point between the 6 series circuits. Furthermore, a zero-cross detection circuit 20 is connected to the input terminal PC of the I/O port 4 for detecting the zero-cross point of the AC voltage supplied from the commercial AC power supply 18 . Furthermore, the I/O where the lamp lighting signal is generated is
The output terminal PB of the O port is connected to the base of the first transistor 24 via the resistor 22. The emitter of this transistor 24 is grounded, and its collector is connected via a photo diode of a photo coupler 26 and a resistor 28 to the power supply V DD . The commercial AC power supply 18 is a light source 30
A resistor 34 and the above-mentioned photo coupler 26 are connected to the light source 30 via a triax 32 for phase control of the power supplied to the light source 30, and between the connection point between the triax 32 and the light source 30 and the gate of the triax 32 A triax is connected to fire the triax 32 at predetermined intervals.

チツプ・セレクト用IC8、I/Oポート4の
チツプセレクト端子に接続され、また、ROM
6のチツプ・イネーブル端子に接続され、
CPU2は、アドレス・データに応じてチツプを
セレクトしている。CPU2のメモリ読み出し信
号端子及びマシン・サイクル信号端子1
は、OR36に接続され、このOR36の出力及
びチツプ・イネーブル信号ラインに接続されたイ
ンバータ37の出力は、NOR38に接続され、
NOR38の出力は、ラツチ40に接続されてい
る。ラツチ40の出力は、抵抗42を介して第2
のトランジスタ44のベースに接続され、この第
2のトランジスタ44のコレクタ及びエミツタ
は、フオト・カプラ26のフオト・ダイオード及
びアース間に接続されている。
Chip select IC8 is connected to the chip select terminal of I/O port 4, and the ROM
Connected to the chip enable terminal of 6,
The CPU 2 selects chips according to address data. Memory read signal terminal and machine cycle signal terminal 1 of CPU2
is connected to OR36, the output of this OR36 and the output of inverter 37 connected to the chip enable signal line are connected to NOR38,
The output of NOR 38 is connected to latch 40. The output of latch 40 is connected to the second
The collector and emitter of this second transistor 44 are connected between the photo diode of the photo coupler 26 and ground.

上述するように構成された光源装置は、次のよ
うに作動される。第2図aに示すように商用交流
電源電圧がゼロクロス検出回路20に供給される
と、このゼロクロス検出回路20は、ゼロクロス
点を検出してデロクロス点で第2図bに示すよう
なゼロクロス信号を発生する。発生されたゼロク
ロス信号は、I/Oポート4の入力端子PCに入
力される。ここでランプ光量設定用スイツチ16
が閉成されると、I/Oポート4の入力端子
PAφに低レベル信号が供給される。この低レベ
ル信号及びゼロクロス信号は、データ・バス15
を介してCPU2に与えられ、CPU2は、与えら
れた信号に基づいてROM6からプログラムされ
た遅延時間t1のデータを読み出し、第2図cに示
すようにI/Oポート4の出力端子にあるゼロク
ロス点から遅延時間t1の間低レベル信号を発生さ
せ、その後次のゼロクロス点までの時間t2の間高
レベル信号を発生させる。従つて、遅延時間t1
間第1のトランジスタ24はオフし、時間t2の間
第1のトランジイスタ24はオンする。第1のト
ランジスタ24のオンの時間t2の間、フオト・カ
プラ26のフオト・ダイオードが発光し、そのフ
オト・トライアツクがオンしてトライアツク32
がオンする。その結果、時間t2の間光源30に
は、交流電源18から電力が供給され、光源30
は、第2図dに示すような電流が継続的に供給さ
れ、適切な所定の輝度で点灯されることとなる。
The light source device configured as described above is operated as follows. When the commercial AC power supply voltage is supplied to the zero-cross detection circuit 20 as shown in FIG. 2a, the zero-cross detection circuit 20 detects the zero-cross point and generates a zero-cross signal as shown in FIG. Occur. The generated zero-cross signal is input to the input terminal PC of the I/O port 4. Here, turn the lamp light intensity setting switch 16.
is closed, the input terminal of I/O port 4
A low level signal is supplied to PAφ. This low level signal and zero crossing signal are connected to the data bus 15.
The CPU 2 reads the data of the programmed delay time t 1 from the ROM 6 based on the applied signal, and outputs the data to the output terminal of the I/O port 4 as shown in Fig. 2c. A low level signal is generated for a delay time t 1 from the zero crossing point, and then a high level signal is generated for a time t 2 until the next zero crossing point. Therefore, the first transistor 24 is turned off during the delay time t 1 and the first transistor 24 is turned on during the time t 2 . During the ON time t2 of the first transistor 24, the photodiode of the photocoupler 26 emits light, and its phototriac is turned on and the triac 32 is turned on.
turns on. As a result, the light source 30 is supplied with power from the AC power supply 18 during the time t2 , and the light source 30 is
A current as shown in FIG. 2d is continuously supplied to the lamp, and the lamp is turned on at an appropriate predetermined brightness.

ランプ光量設定用スイツチ16に代えてランプ
光量設定用スイツチ14が閉成されると、遅延時
間t1に代えて遅延時間t3が読み出され、I/Oポ
ート4の出力端子PBから第2図eに示すような
出力信号が発生される。従つて、第2図fに示す
ような電流が光源30に供給され、変更された適
切な一定輝度で点灯される。
When the lamp light intensity setting switch 14 is closed instead of the lamp light intensity setting switch 16, the delay time t3 is read out instead of the delay time t1 , and the second An output signal as shown in Figure e is generated. Accordingly, a current as shown in FIG. 2f is supplied to the light source 30, causing it to be illuminated at a modified and appropriate constant brightness.

第2図bに示すようなゼロクロス信号をカウン
トすることによつてCPU2は、交流電源の周波
数が50Hzか60Hzかを判別することができ、判別に
基いて適切な遅延時間を選定することによつて周
波数が50Hz及び60Hzのいずれにあつても指示した
輝度を光源30で確保することができる。
By counting zero-crossing signals as shown in Figure 2b, the CPU 2 can determine whether the frequency of the AC power source is 50Hz or 60Hz, and by selecting an appropriate delay time based on the determination. Therefore, the light source 30 can maintain the specified brightness regardless of whether the frequency is 50 Hz or 60 Hz.

次に、CPU2が正常に動作している場合並び
にノイズ或は、熱等によつてCPU2が暴走した
場合のCPU2のタイミングについて第3図を参
照しながら説明する。第3図は、命令コードをフ
エツチするマシーン・サイクルにおけるタイミン
グについて示し、発振器10からはCPU2に対
して第3図aに示すような基本クロツクが供給さ
れている。チツプ・セレクト用IC8からROM6
のチツプ・イネーブル端子には、第3図bに
示すような信号が与えられ、この信号が低レベル
となるとこのROM6は、読み出し可能な状態に
保持される。第3図cに示されるようにメモリか
らCPU2にデータが読み出される時、メモリ読
み出し端子は、低レベルに維持され、また、
第3図dに示すように命令コードがCPU2にフ
エツチされる時マシン・サイクル信号端子1
は、同様に低レベルに維持される。従つて、第3
図eに示すようにOR36の出力が低レベルの間
は、CPU2が命令の読み込み動作にあることと
なる。この期間ROM6のチツプ・イネーブル端
子が低レベルであれば、ROM6からデータが
読み込まれていることとなる。従つて、インバー
タ37の出力は、第3図fに示すようになり、こ
の出力及びOR36の出力がNOR38に供給され
る結果、NOR38の出力は、第3図gに示すよ
うに低レベルのままに保持され、第2のトランジ
スタ44はオフ状態に留められる。この状態にお
いては、光源30への供給電流は、第1のトラン
ジスタ24のオン・オフ動作に依存して制御され
る。
Next, the timing of the CPU 2 when the CPU 2 is operating normally and when the CPU 2 goes out of control due to noise, heat, etc. will be explained with reference to FIG. FIG. 3 shows the timing in a machine cycle for fetching an instruction code, and the oscillator 10 supplies the CPU 2 with a basic clock as shown in FIG. 3a. Chip select IC8 to ROM6
A signal as shown in FIG. 3b is applied to the chip enable terminal of the ROM 6, and when this signal becomes low level, the ROM 6 is maintained in a readable state. When data is read from the memory to the CPU 2 as shown in FIG. 3c, the memory read terminal is maintained at a low level, and
Machine cycle signal terminal 1 when the instruction code is fetched to CPU 2 as shown in Figure 3d.
is similarly maintained at a low level. Therefore, the third
As shown in Figure e, while the output of the OR 36 is at a low level, the CPU 2 is in the instruction reading operation. If the chip enable terminal of ROM6 is at a low level during this period, it means that data is being read from ROM6. Therefore, the output of the inverter 37 becomes as shown in FIG. 3f, and as a result of this output and the output of the OR 36 being supplied to the NOR 38, the output of the NOR 38 remains at a low level as shown in FIG. 3g. , and the second transistor 44 remains in the off state. In this state, the current supplied to the light source 30 is controlled depending on the on/off operation of the first transistor 24.

CPU2が暴走した際には、CPU2は、ROM6
以外の他のメモリから命令をフエツチすることと
なる。即ち、ROM6のチツプ・イネーブル端子
CEが高レベルに維持され、チツプが選択されな
い期間においても命令がフエツチされる。従つ
て、インバータ37の出力が低レベルにまた、
OR36の出力が低レベルに保たれ、NOR38か
らは、第3図hに示すように高レベルの信号が発
生され、この信号がラツチ40で保持される。そ
の結果、第2図gに示すような信号が第2のトラ
ンジスタに与えられ、第2のトランジスタ44が
オンとなつてトライアツク32は、導通状態に維
持され、光源30には、第2図hに示すように位
相制御されない交流電流が供給され、最大輝度で
点灯され、内視鏡接続部内の視野が確保される。
When CPU2 goes out of control, CPU2
This results in fetching instructions from other memory. That is, the chip enable terminal of ROM6
CE is held high and instructions are fetched even during periods when no chips are selected. Therefore, the output of the inverter 37 becomes low level and
The output of OR 36 is held low and NOR 38 generates a high signal, as shown in FIG. 3h, which is held in latch 40. As a result, a signal as shown in FIG. As shown in Figure 2, a non-phase controlled alternating current is supplied and the lamp is turned on at maximum brightness to ensure the field of view within the endoscope connection.

尚、上述した実施例では、第2のトランジスタ
44がオン状態にある間交流電流をそのまま光源
30に供給するようにしているが、位相制御され
た交流電流を光源30に供給し、制限された輝度
を設定しても良い。
In the embodiment described above, while the second transistor 44 is in the on state, the alternating current is supplied to the light source 30 as it is, but the phase-controlled alternating current is supplied to the light source 30 and the limited You may also set the brightness.

上述した光源装置によれば、CPUが暴走した
としても内視鏡光源が点灯され続けることから内
視鏡装置の安全が確保される。
According to the above-described light source device, even if the CPU goes out of control, the endoscope light source continues to be turned on, thereby ensuring the safety of the endoscope device.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は、この発明の内視鏡装置に組み込まれ
るマイクロコンピユータ及びその関連回路を示す
回路図、第2図は、第1図の位相制御回路におけ
る各部の波形を示す波形図、第3図は、CPU及
びCPUの暴走時検出回路の各部におけるタンミ
ングを示すタンミング・チヤートである。 2……CPU、4……I/Oポート、6……
ROM、8……チツプ・セレクト用IC、10……
発振器、13……アドレス・バス、15……デー
タ・バス、20……ゼロクロス検出回路、30…
…光源、40……ラツチ。
FIG. 1 is a circuit diagram showing a microcomputer and its related circuits incorporated in the endoscope apparatus of the present invention, FIG. 2 is a waveform diagram showing waveforms of each part in the phase control circuit of FIG. 1, and FIG. is a tamming chart showing tamming in each part of the CPU and the CPU runaway detection circuit. 2...CPU, 4...I/O port, 6...
ROM, 8... Chip select IC, 10...
Oscillator, 13... Address bus, 15... Data bus, 20... Zero cross detection circuit, 30...
...Light source, 40...Latch.

Claims (1)

【特許請求の範囲】[Claims] 1 内視鏡用光源に供給される電力の制御を行う
手段と、外部から与えられた設定信号を処理して
前記制御手段に制御信号を発生するマイクロプロ
セツサとを備え輝度調節を行う内視鏡装置におい
て、前記マイクロプロセツサの暴走を検出する手
段と、この検出出力に応答して前記内視鏡用光源
を予め設定した一定の輝度状態で発光させる手段
とを更に具備したことを特徴とする内視鏡装置。
1 An endoscope that adjusts brightness, comprising means for controlling the electric power supplied to the light source for an endoscope, and a microprocessor for processing a setting signal given from the outside and generating a control signal to the control means. The mirror device further comprises means for detecting runaway of the microprocessor, and means for causing the endoscope light source to emit light at a preset constant brightness state in response to the detection output. Endoscope equipment.
JP63219418A 1988-09-01 1988-09-01 Endoscopic apparatus Granted JPS6476829A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63219418A JPS6476829A (en) 1988-09-01 1988-09-01 Endoscopic apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63219418A JPS6476829A (en) 1988-09-01 1988-09-01 Endoscopic apparatus

Publications (2)

Publication Number Publication Date
JPS6476829A JPS6476829A (en) 1989-03-22
JPH0362086B2 true JPH0362086B2 (en) 1991-09-24

Family

ID=16735084

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63219418A Granted JPS6476829A (en) 1988-09-01 1988-09-01 Endoscopic apparatus

Country Status (1)

Country Link
JP (1) JPS6476829A (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007175406A (en) 2005-12-28 2007-07-12 Olympus Medical Systems Corp Endoscope control circuit
WO2012008283A1 (en) * 2010-07-14 2012-01-19 オリンパスメディカルシステムズ株式会社 Endoscope system and light-source apparatus therefor

Also Published As

Publication number Publication date
JPS6476829A (en) 1989-03-22

Similar Documents

Publication Publication Date Title
KR870006399A (en) Human body detection method and device
KR930015959A (en) Automatic cooking control circuit
JPH032528B2 (en)
KR930004204B1 (en) Touch switch arrangement for a heating cooking appliance
JPH0348B2 (en)
JPH0362086B2 (en)
KR910012974A (en) Card type semiconductor device
WO2002082870A1 (en) Illumination regulator
JP2612690B2 (en) AC power control device
EP0078035A2 (en) Endoscope system
JPS58128690A (en) Induction heating cooking device
KR890003055B1 (en) Induction heating cooking apparatus
KR0150539B1 (en) Inverter type lamp control circuit using pulse width modulation
KR940009425A (en) Heater driving circuit of washing machine
KR900005494Y1 (en) Converting circuit for 50hz/60hz
KR870001612B1 (en) Control circuit of electronic range
KR930007784B1 (en) Heater water temperature control circuit for using thermistor
JP3064219B2 (en) Lighting equipment
JP2000012265A (en) Discharge lamp lighting device
KR840002514Y1 (en) Control system of air conditioning
JPS60152222A (en) Load power controller
JPS63129406A (en) Load supplying power controller
JPS58142795A (en) Dimming controller
JPH0449912A (en) Electric rice boiler
JPS61140936A (en) Control device for exposing in electrophotography