JPH0360361A - Pulse width control circuit - Google Patents
Pulse width control circuitInfo
- Publication number
- JPH0360361A JPH0360361A JP1194576A JP19457689A JPH0360361A JP H0360361 A JPH0360361 A JP H0360361A JP 1194576 A JP1194576 A JP 1194576A JP 19457689 A JP19457689 A JP 19457689A JP H0360361 A JPH0360361 A JP H0360361A
- Authority
- JP
- Japan
- Prior art keywords
- control circuit
- impedance
- saturable reactor
- pulse width
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000003079 width control Methods 0.000 title claims description 15
- 230000004907 flux Effects 0.000 claims abstract description 9
- 230000008054 signal transmission Effects 0.000 claims abstract description 5
- 238000004804 winding Methods 0.000 claims description 13
- 230000005540 biological transmission Effects 0.000 claims description 2
- 239000003990 capacitor Substances 0.000 claims description 2
- 229920006395 saturated elastomer Polymers 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 12
- 238000001514 detection method Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000009499 grossing Methods 0.000 description 2
- AZDRQVAHHNSJOQ-UHFFFAOYSA-N alumane Chemical group [AlH3] AZDRQVAHHNSJOQ-UHFFFAOYSA-N 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 229910000889 permalloy Inorganic materials 0.000 description 1
- 230000000087 stabilizing effect Effects 0.000 description 1
- 230000001052 transient effect Effects 0.000 description 1
- 229910000859 α-Fe Inorganic materials 0.000 description 1
Landscapes
- Dc-Dc Converters (AREA)
- Power Conversion In General (AREA)
Abstract
Description
【発明の詳細な説明】
「産業上の利用分野」
本発明はスイッチング電源回路、ＤＣ−ＤＣコンバータ
等の出力安定化手段として用いられるパルス幅制御回路
に関するものである。DETAILED DESCRIPTION OF THE INVENTION "Field of Industrial Application" The present invention relates to a pulse width control circuit used as an output stabilizing means for switching power supply circuits, DC-DC converters, and the like.
「従来の技術」
近時、ＤＣ−ＤＣコンバータ等の変換周波数が次第に高
まってきたことに伴い、可飽和リアクトルが有効なスイ
ッチ素子として見直されはじめてきている。"Prior Art" Recently, as the conversion frequency of DC-DC converters and the like has gradually increased, saturable reactors have begun to be reconsidered as effective switching elements.
例えば、スイッチング電源回路では第１１図に示すよう
に、トランス（１）の１次側には直流電源（２）とパル
ス発生回路（３）とを結合し、２次側には平滑ろ波回路
（４）と誤差検出回路（５）を結合し、かつこの誤差検
出回路（５）と前記パルス発生回路（３）を電気的に絶
縁するためフォトカプラ（６）で結合してなるものにお
いて、前記トランス（１）の２次側に直列に可飽和リア
クトル（７）を挿入してなるものである。For example, in a switching power supply circuit, as shown in Figure 11, a DC power supply (2) and a pulse generation circuit (3) are coupled to the primary side of a transformer (1), and a smoothing filter circuit is connected to the secondary side of the transformer (1). (4) and an error detection circuit (5), and a photocoupler (6) for electrically insulating the error detection circuit (5) and the pulse generation circuit (3), A saturable reactor (7) is inserted in series on the secondary side of the transformer (1).
「発明が解決しようとする課題」
以上のような従来の回路では、可飽和リアクトル（７）
は直列のスイッチ素子として使われており、大きな直流
を通過せしめるために、発熱も多く、さらに制御不能な
デッドタイムが存在して可飽和リアクトル（７）の特徴
を生かそうとしても使用が限定されるという問題があっ
た。また、可飽和リアクトルを並列接続する場合も、こ
の可飽和リアクトルのリセットのために、主回路と極性
を異にする電圧が必要となり１回路構成が複雑になると
いう問題があった。"Problem to be solved by the invention" In the conventional circuit as described above, the saturable reactor (7)
is used as a series switching element, and because it passes a large direct current, it generates a lot of heat, and there is also an uncontrollable dead time, which limits its use even if it takes advantage of the characteristics of the saturable reactor (7). There was a problem that Further, even when saturable reactors are connected in parallel, a voltage having a polarity different from that of the main circuit is required to reset the saturable reactors, resulting in a problem that the circuit configuration becomes complicated.
「課題を解決するための手段」
本発明はパルス状の電圧波形を信号として制御手段に用
いるようにした電子回路において、前記信号の伝送経路
に挿入されたインピーダンス素子とダイオードの直列回
路と、前記インピーダンス素子とダイオードの結合点と
アース間に挿入されたヒステリシス特性が角型でかつ残
留磁束密度の小さな磁心を有する可飽和リアクトルと、
この可飽和リアクトルに外付けされそのインピーダンス
を変えることにより前記可飽和リアクトルのリセット量
を制御するインピーダンス制御回路とを具備してなるも
のである。"Means for Solving the Problems" The present invention provides an electronic circuit in which a pulsed voltage waveform is used as a signal for a control means, and includes a series circuit of an impedance element and a diode inserted in the signal transmission path; a saturable reactor having a rectangular hysteresis characteristic and a magnetic core with a small residual magnetic flux density inserted between the connection point of the impedance element and the diode and the ground;
The saturable reactor is provided with an impedance control circuit that is externally attached to the saturable reactor and controls the reset amount of the saturable reactor by changing its impedance.
「作用」
入力されたパルス信号はインピーダンス素子とダイオー
ドの直列回路を経て出力される。ここで、可飽和リアク
トルは飽和した時点でインピーダンスが零になるので、
外付けのインピーダンス制御回路を制御すると、パルス
信号のパルス幅が制御される。すなわち、可飽和リアク
トルの磁心はヒステリシス特性が角型で、残留磁束密度
が小さいので、飽和点が第１象限にあることとなり、リ
セット時に、従来のように外部から逆極性の電圧を印加
する必要がない、また、インピーダンス制御回路は零か
ら無限大までの値を取ることができるので、パルス信号
幅も零から最大まで制御できる。"Operation" The input pulse signal is output through a series circuit of an impedance element and a diode. Here, the impedance of the saturable reactor becomes zero when it is saturated, so
The pulse width of the pulse signal is controlled by controlling the external impedance control circuit. In other words, the saturable reactor's magnetic core has a rectangular hysteresis characteristic and a small residual magnetic flux density, so the saturation point is in the first quadrant, and when resetting, it is necessary to apply a voltage of opposite polarity from the outside like in the past. Moreover, since the impedance control circuit can take values from zero to infinity, the pulse signal width can also be controlled from zero to the maximum.
また、直列のスイッチ素子として用いられた場合のデッ
ドタイムは本発明によれば信号伝送の期間となるため有
効に利用できる。Further, according to the present invention, the dead time when used as a series switch element becomes a period of signal transmission, so that it can be effectively utilized.
「実施例」 以下、本発明の一実施例を図面に基き説明する。"Example" Hereinafter, one embodiment of the present invention will be described based on the drawings.
（１０）はパルス発生回路で、このパルス発生回路（１
０）は直流電源（１１）と、チョッパ用のスイッチング
素子（１２）を主体として構成されている。また、（１
３）は被制御回路である。これらのパルス発生回路（１
０）と被制御回路（１３）との間に本発明によるパルス
幅制御回路（１４）が挿入されている。このパルス幅制
御回路（１４）は、伝送経路に、抵抗などのインピーダ
ンス素子（１５）とダイオード（１６）の直列回路（１
７）を挿入し、またこのインピーダンス素子（１５）と
ダイオード（１６）の結合点とアースとの間にヒステリ
シス特性が角型で、なおかつ残留磁束密度の小さな可飽
和リアクトル（１８）を挿入し、さらに、この可飽和リ
アクトル（１８）のリセット量を制御するためにインピ
ーダンスを変化せしめるインピーダンス素子（１９）と
ダイオード（２０）からなるインピーダンス制御回路（
２１）を結合してなるものである。(10) is a pulse generation circuit, and this pulse generation circuit (10) is a pulse generation circuit.
0) is mainly composed of a DC power supply (11) and a chopper switching element (12). Also, (1
3) is a controlled circuit. These pulse generation circuits (1
A pulse width control circuit (14) according to the present invention is inserted between the pulse width control circuit (14) and the controlled circuit (13). This pulse width control circuit (14) includes a series circuit (1) of an impedance element (15) such as a resistor and a diode (16) in the transmission path.
7), and a saturable reactor (18) with a rectangular hysteresis characteristic and a small residual magnetic flux density is inserted between the connection point of the impedance element (15) and the diode (16) and the ground, Further, in order to control the amount of reset of this saturable reactor (18), an impedance control circuit (
21).
前記可飽和リアクトル（１８）には、ヒステリシス特性
が角型で、なおかつ残留磁束密度の小さなもの。The saturable reactor (18) has a rectangular hysteresis characteristic and a small residual magnetic flux density.
すなわち第９図に示すように、飽和点が第１象限に存在
するようなヒステリシス特性を有するものカ用いられ、
具体的にはアルモコアスコア、Ｎｉパーマロイコア、フ
ェライトコアなどに巻線を施こして形成される。That is, as shown in FIG. 9, a material having hysteresis characteristics such that the saturation point exists in the first quadrant is used.
Specifically, it is formed by winding an aluminum core core, a Ni permalloy core, a ferrite core, or the like.
以上のような構成における作用を説明する。The operation of the above configuration will be explained.
パルス発生回路（１０）から一定周期のパルス信号がイ
ンピーダンス素子（１５）とダイオード（１６）の直列
回路（１７）に入力する。すると、可飽和リアクトル（
１８）にパルス信号の電圧が印加される。この可飽和リ
アクトル（１８）は第９図のようなり−Ｈ特性を有する
ので、その磁束密度はＡ点からスタートし、時間の経過
とともに矢印のようにＢ点へ向って移動する。ここで可
飽和リアクトル（１８）は、インピーダンス制御回路（
２１）のインピーダンス素子（１９）が無限大の状態で
、入力パルス信号の最大パルス幅のときＢ点まで移動す
るように設定しておく、すると、可飽和リアクトル（１
８）はパルス信号がオフ（ローレベル）の期間に自己リ
セットによりＡ点に戻る。したがって外部からの電圧は
不要である。（従来の可飽和リアクトルは第１Ｏ図のよ
うに残留磁束密度が非常に高かったので、リセットのた
めに逆極性の電圧を印加しなければならなかった。）
本発明ではこのような設定において、インピーダンス制
御口Ｊｌ！ （２１）のインピーダンス素子（１９）を
ある有限な値に制御すると、その値に応じて不飽和リア
クトル（１８）は自己リセットの時間が異ってくること
を利用している。すなわち、インピーダンス素子（１９
）をある有限の値に設定すると、パルス信号のオフ期間
にＡ点まで戻り切れず、途中の０点で止ってしまい、つ
ぎのパルス信号のオン（ハイレベル）の期間にＤ点を越
え、直列に挿入されたインピーダンス素子（１５）で決
まるＥ点まで到達する。このＥ点が磁束密度の飽和点で
あり、可飽和リアクトル（１８）はインピーダンスが零
となり、回路が短絡状態となってパルス信号は途中で遮
断され、出力端（２２）には信号があられれない、この
ことは幅の狭くなったパルス信号が出力されることとな
る。このようにインピーダンス制御回路（２１）はその
インピーダンス素子（１９）を零から無限大までに可変
できるので、出力のパルス信号幅も零から最大まで制御
できる。A pulse signal of a constant period is input from the pulse generation circuit (10) to a series circuit (17) of an impedance element (15) and a diode (16). Then, the saturable reactor (
A pulse signal voltage is applied to 18). Since this saturable reactor (18) has a -H characteristic as shown in FIG. 9, its magnetic flux density starts from point A and moves toward point B as shown by the arrow as time passes. Here, the saturable reactor (18) is an impedance control circuit (
The impedance element (19) of 21) is set to infinity and moves to point B at the maximum pulse width of the input pulse signal. Then, the saturable reactor (19)
8) returns to point A by self-resetting while the pulse signal is off (low level). Therefore, no external voltage is required. (The conventional saturable reactor had a very high residual magnetic flux density as shown in Figure 1O, so it was necessary to apply a voltage of opposite polarity to reset it.) In the present invention, in such a setting, Impedance control port Jl! It is utilized that when the impedance element (19) of (21) is controlled to a certain finite value, the self-resetting time of the unsaturated reactor (18) differs depending on the value. That is, the impedance element (19
) is set to a certain finite value, it will not be able to return to point A during the off period of the pulse signal and will stop at point 0, and will cross point D during the next on period (high level) of the pulse signal. It reaches point E, which is determined by the impedance element (15) inserted in series. This point E is the saturation point of the magnetic flux density, the impedance of the saturable reactor (18) becomes zero, the circuit becomes short-circuited, the pulse signal is cut off midway, and the signal is not output to the output terminal (22). This means that a pulse signal with a narrower width is output. As described above, since the impedance control circuit (21) can vary the impedance element (19) from zero to infinity, the output pulse signal width can also be controlled from zero to the maximum.
なお１本発明で用いられる可飽和リアクトル（１８）の
Ｂ−Ｈ特性では、実際には第９図のＦ点部分がやや丸味
を有する。この丸味の有無は本発明の本質的な必要条件
ではないが、この丸味があると出力パルス信号の波形の
後縁が丸味をおびてくるという影響があるので、高周波
数での使用時には。Note that in the B-H characteristic of the saturable reactor (18) used in the present invention, the point F in FIG. 9 actually has a slightly rounded shape. Although the presence or absence of this roundness is not an essential requirement for the present invention, the presence of this roundness has the effect that the trailing edge of the output pulse signal waveform becomes rounded, so when used at high frequencies.
できるだけ角張っている角形のＢ−Ｈ特性の磁心である
ことが望ましい。It is desirable that the magnetic core has a rectangular B-H characteristic that is as angular as possible.
つぎに、第２図は本発明の第２実施例を示すもので、こ
の例では、第１図の回路において、パルス発生回路（１
０）とインピーダンス素子（１５）との間に、トランジ
スタ（２３）とインピーダンス素子（２４）とを追加す
ることによって、パルス発生回路（１０）からのパルス
信号がオフの期間に入力側がショートモードになるよう
な場合に本発明が適用できるようにしたものである。す
なわち、パルス信号がオフの期間に、入力側が低インピ
ーダンスになるので、トランジスタ（２３）がオフして
これを切離すことにより、可飽和リアクトル（１８）の
自己リセット期間は外付けされたインピーダンス制御回
路（２１）にのみ依存してそのリセット量が決定するよ
うにしたものである。Next, FIG. 2 shows a second embodiment of the present invention. In this example, in the circuit of FIG.
By adding a transistor (23) and an impedance element (24) between 0) and the impedance element (15), the input side can be placed in short mode while the pulse signal from the pulse generation circuit (10) is off. The present invention can be applied to such cases. That is, during the period when the pulse signal is off, the input side becomes low impedance, so by turning off the transistor (23) and disconnecting it, the self-resetting period of the saturable reactor (18) is controlled by the external impedance control. The reset amount is determined depending only on the circuit (21).
第３図は本発明の第３実施例を示すもので、第１図およ
び第２図と異なるところは、可飽和リアクトル（１８）
１次巻線（２５）と２次巻線（２６）を有するものか
らなる点である。そして、この２次巻線（２６）に、適
当なインピーダンス制御回路（２１ａ）を結合してその
インピーダンス素子（１９）の値を制御することにより
前記第１実施例と全く同様のパルス幅制御ができる。こ
の第３図では、第１図の場合と異なる電位レベルの制御
信号でパルス幅制御を行なえるようにして利用範囲の拡
大を図ったものである。この第３図の回路におけるイン
ピーダンス制御回路（２１）では、インピーダンス制御
のため可変抵抗（１９）を用いたが、これに代えて第４
図に示す本発明の第４実施例では連続的にインピーダン
スの変化できるトランジスタ（２７）を用いてもよい、
また、第５図に示す本発明の第５実施例ではオン・オフ
するスイッチ（２８）を用いてもよい。FIG. 3 shows a third embodiment of the present invention, and the difference from FIGS. 1 and 2 is that the saturable reactor (18)
It consists of a primary winding (25) and a secondary winding (26). By connecting an appropriate impedance control circuit (21a) to this secondary winding (26) and controlling the value of the impedance element (19), pulse width control can be performed in exactly the same manner as in the first embodiment. can. In FIG. 3, the range of use is expanded by making it possible to perform pulse width control using a control signal of a different potential level from that in FIG. 1. In the impedance control circuit (21) in the circuit of FIG. 3, a variable resistor (19) was used for impedance control, but instead of this, a fourth
In the fourth embodiment of the present invention shown in the figure, a transistor (27) whose impedance can be continuously changed may be used.
Further, in the fifth embodiment of the present invention shown in FIG. 5, an on/off switch (28) may be used.
第６図は本発明の第６実施例を示すもので、第１図と第
３図を組合せたもので、可飽和リアクトル（１８）の１
次巻線（２５）と２次巻線（２６）にそれぞれインピー
ダンス制御回路（２１） （２１ａ）を結合して、２つ
の制御信号により合成された制御を行うことを可能にし
ている。なお、可飽和リアクトル（１８）の２次巻線（
２６）は２以上任意の数だけ巻くことができるので、複
数の制御信号により制御することもできる。FIG. 6 shows a sixth embodiment of the present invention, which is a combination of FIGS. 1 and 3, in which one of the saturable reactors (18)
Impedance control circuits (21) (21a) are coupled to the secondary winding (25) and the secondary winding (26), respectively, thereby making it possible to perform combined control using two control signals. In addition, the secondary winding (
26) can be wound by an arbitrary number of 2 or more, so it can also be controlled by a plurality of control signals.
第７図は本発明の第７実施例を示すもので、この例では
、インピーダンス制御回路（２１）の可変抵抗（１９）
をダイオード（１６）と並列に結合するとともに、出力
側とアースとの間にダイオード（２０）を結合したもの
である。このような構成とすることにより、被制御回路
（１３）に存在するインピーダンス（２９）の影響を積
極的に取込んだ制御を行うことができる。FIG. 7 shows a seventh embodiment of the present invention. In this example, the variable resistor (19) of the impedance control circuit (21)
is coupled in parallel with a diode (16), and a diode (20) is coupled between the output side and ground. With such a configuration, control can be performed that actively takes into account the influence of the impedance (29) present in the controlled circuit (13).
第８図は第２図を変形した本発明の第８実施例を示すも
ので、インピーダンス素子（２４）とアースとの間にダ
イオード（３０）を挿入し、このダイオード（３０〉の
アノード側とインピーダンス制御回路（２１）のインピ
ーダンス素子（１９）の他端を結合したものである。こ
のような構成とすることにより、入力側のインピーダン
スの影響を積極的に取込んだ制御を行うことができる。FIG. 8 shows an eighth embodiment of the present invention which is a modification of FIG. 2, in which a diode (30) is inserted between the impedance element (24) and the ground, and the anode side of this diode (30) The other end of the impedance element (19) of the impedance control circuit (21) is connected to the other end of the impedance element (19).With such a configuration, it is possible to perform control that actively takes into account the influence of the impedance on the input side. .
前記インピーダンス制御回路（２１）のインピーダンス
素子（１９）はコンデンサにて構成し、過度状態で目的
の制御を行なわしめることもできる。The impedance element (19) of the impedance control circuit (21) may be constituted by a capacitor to perform desired control in a transient state.
「発明の効果」
本発明は上述のように構成したので、信号伝達回路内で
の可飽和リアクトルの適用が可能になり、絶縁信号によ
る制御と非絶縁信号による制御ができる。また、特に、
高周波になる程、可飽和リアクトルによる制御の効果が
大きくなる。"Effects of the Invention" Since the present invention is configured as described above, it becomes possible to apply a saturable reactor within a signal transmission circuit, and control using an insulated signal and a non-isolated signal can be performed. Also, especially
The higher the frequency, the greater the effect of control by the saturable reactor.
第１図は本発明の第１実施例の電気回路図、第２図は本
発明の第２実施例の電気回路図、第３図は本発明の第３
実施例の電気回路図、第４図は本発明の第４実施例の電
気回路図、第５図は本発明の第５実施例の電気回路図、
第６図は本発明の第６実施例の電気回路図、第７図は本
発明の第７実施例の電気回路図、第８図は本発明の第８
実施例の電気回路図、第９図は本発明の回路に使用され
ている磁心のヒステリシス特性図、第１０図は従来の回
路に使用されている磁心のヒステリシス特性図、第１１
図は従来のスイッチング電源回路図である。
（１）・・・トランス、（２）・・・直流電源、（３）
・・・パルス発生回路、（４）・・・平滑ろ波回路、（
５）・・・誤差検°出回路、（６）・・・フォトカプラ
、（７）・・・可飽和リアクトル。
（１０）・・・パルス発生回路、（１１）・・・直流電
源、 （１２）・・・チョッパ用のスイッチング素子、
（１３）・・・被制御回路、（１４）・・・パルス幅制
御回路、（１５）インピーダンス素子、 （１６）・・
・ダイオード、（１７）・・・直列回路、（１８）・・
・可飽和リアクトル、（１９）・・・インピーダンス素
子、 （２Ｇ）・・・ダイオード、（２１） （２１ａ
）・・・インピーダンス制御回路、（２２）・・・出力
端、 （２３）・・・トランジスタ、（２４）・・・イ
ンピーダンス素子、 （２５）・・・１次巻線、（２６
）・・・２次巻線、（２７）・・・トランジスタ、（２
８）・・・スイッチ、（２９）・・・インピーダンス、
（３０）・・・ダイオー第
１
図
７
第
図FIG. 1 is an electric circuit diagram of a first embodiment of the present invention, FIG. 2 is an electric circuit diagram of a second embodiment of the present invention, and FIG. 3 is a diagram of a third embodiment of the present invention.
FIG. 4 is an electrical circuit diagram of the fourth embodiment of the present invention; FIG. 5 is an electrical circuit diagram of the fifth embodiment of the present invention;
FIG. 6 is an electric circuit diagram of a sixth embodiment of the present invention, FIG. 7 is an electric circuit diagram of a seventh embodiment of the present invention, and FIG. 8 is an electric circuit diagram of a seventh embodiment of the present invention.
An electric circuit diagram of the embodiment, FIG. 9 is a hysteresis characteristic diagram of the magnetic core used in the circuit of the present invention, FIG. 10 is a hysteresis characteristic diagram of the magnetic core used in the conventional circuit, and FIG.
The figure is a conventional switching power supply circuit diagram. (1)...Transformer, (2)...DC power supply, (3)
... Pulse generation circuit, (4) ... Smoothing filter circuit, (
5)...Error detection circuit, (6)...Photocoupler, (7)...Saturable reactor. (10)... Pulse generation circuit, (11)... DC power supply, (12)... Switching element for chopper,
(13)...Controlled circuit, (14)...Pulse width control circuit, (15) Impedance element, (16)...
・Diode, (17)...Series circuit, (18)...
・Saturable reactor, (19)... Impedance element, (2G)... Diode, (21) (21a
)... Impedance control circuit, (22)... Output end, (23)... Transistor, (24)... Impedance element, (25)... Primary winding, (26
)...Secondary winding, (27)...Transistor, (2
8)...Switch, (29)...Impedance,
(30)...Dior 1 Figure 7 Figure 7
Claims (7)
るようにした電子回路において、前記信号の伝送経路に
挿入されたインピーダンス素子とダイオードの直列回路
と、前記インピーダンス素子とダイオードの結合点とア
ース間に挿入されたヒステリシス特性が角型でかつ残留
磁束密度の小さな磁心を有する可飽和リアクトルと、こ
の可飽和リアクトルに外付けされそのインピーダンスを
変えることにより前記可飽和リアクトルのリセット量を
制御するインピーダンス制御回路とを具備してなること
を特徴とするパルス幅制御回路。(1) In an electronic circuit that uses a pulsed voltage waveform as a signal for control means, a series circuit of an impedance element and a diode inserted in the signal transmission path, and a connection point between the impedance element and the diode and the ground. a saturable reactor inserted between them that has a rectangular hysteresis characteristic and a magnetic core with a small residual magnetic flux density; and an impedance that is externally attached to the saturable reactor and controls the reset amount of the saturable reactor by changing its impedance. A pulse width control circuit comprising a control circuit.
の間に、トランジスタとインピーダンス素子とを挿入し
、パルス状入力信号のオフ期間は入力側を切離すように
した請求項（１）記載のパルス幅制御回路。(2) Claim (1) in which a transistor and an impedance element are inserted between the transmission path on the input side of the pulsed input signal and the ground, and the input side is disconnected during the off period of the pulsed input signal. The pulse width control circuit described.
一端にインピーダンス制御回路を結合してなる請求項（
１）または（２）記載のパルス幅制御回路。(3) The saturable reactor consists of only a primary winding, and an impedance control circuit is coupled to one end of the primary winding.
The pulse width control circuit according to 1) or (2).
２次巻線を具備し、この２次巻線に１または２以上のイ
ンピーダンス制御回路を結合してなる請求項（１）また
は（２）記載のパルス幅制御回路。(4) Claim (1) or (2) The pulse width control circuit described in (2).
れインピーダンス制御回路を結合してなる請求項（４）
記載のパルス幅制御回路。(5) Claim (4) wherein an impedance control circuit is coupled to each of the primary winding and secondary winding of the saturable reactor.
The pulse width control circuit described.
ダイオードからなる請求項（１），（２），（３），（
４）または（５）記載のパルス幅制御回路。(6) Claims (1), (2), (3), (
4) or the pulse width control circuit described in (5).
スイッチまたはコンデンサからなる請求項（６）記載の
パルス幅制御回路。(7) The impedance element is a variable resistor, a transistor,
7. The pulse width control circuit according to claim 6, comprising a switch or a capacitor.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1194576A JPH0771393B2 (en) | 1989-07-27 | 1989-07-27 | Pulse width control circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1194576A JPH0771393B2 (en) | 1989-07-27 | 1989-07-27 | Pulse width control circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0360361A true JPH0360361A (en) | 1991-03-15 |
| JPH0771393B2 JPH0771393B2 (en) | 1995-07-31 |
Family
ID=16326836
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1194576A Expired - Fee Related JPH0771393B2 (en) | 1989-07-27 | 1989-07-27 | Pulse width control circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0771393B2 (en) |
-
1989
- 1989-07-27 JP JP1194576A patent/JPH0771393B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0771393B2 (en) | 1995-07-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4217632A (en) | Regulated power supply system including saturable reactor means | |
| US2854580A (en) | Transistor oscillator frequency control | |
| US3459960A (en) | High energy pulse generator utilizing a decoupling transformer | |
| US3573605A (en) | Closed loop ferroresonant regulator | |
| US2758221A (en) | Magnetic switching device | |
| US3541428A (en) | Unsaturating saturable core transformer | |
| US3408551A (en) | Current spike suppressor for inverter | |
| US3145334A (en) | Devices supplying stabilised feed voltages | |
| RU2429558C2 (en) | Control device of amplitude of heavy pulse signals | |
| JPS62189347A (en) | Quick transfer device for current | |
| JPH0360361A (en) | Pulse width control circuit | |
| GB1517352A (en) | Ground fault circuit interrupter | |
| GB940669A (en) | Improvements in or relating to free-running electric current converters | |
| USRE28359E (en) | Closed loop ferroresohant regulator | |
| US3768038A (en) | Selectable pulse width modulator | |
| US3242413A (en) | Magnetic circuit employing a saturable reactor and saturable transformer for firing a silicon controlled rectifier | |
| US3349311A (en) | Control circuit for unsymmetrical power converter | |
| US3068420A (en) | Frequency discriminator | |
| US2419227A (en) | Pulse generator | |
| US4162441A (en) | Apparatus for control of DC power by electromagnetic induction | |
| US2987681A (en) | Regulated inverter | |
| RU2249905C2 (en) | Dc voltage converter | |
| US2886658A (en) | Inductively reset carrier magnetic amplifier | |
| JPS5917894B2 (en) | pulse width signal converter | |
| US3334312A (en) | Apparatus for producing a direct-current voltage proportional to but different from another direct-current voltage |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070731 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080731 Year of fee payment: 13 |
|
| LAPS | Cancellation because of no payment of annual fees |