JPH035990Y2

JPH035990Y2 -

Info

Publication number: JPH035990Y2
Application number: JP13066282U
Authority: JP
Priority date: 1982-08-31
Filing date: 1982-08-31
Publication date: 1991-02-15
Also published as: JPS5937699U

Description

【考案の詳細な説明】本考案は電気現象や物理現象等を電圧の変化に
変換して、このある基準レベルに対する相対レベ
ルを求める、アナログ信号の相対信号レベル測定
装置に関する。電気的現象はもちろんである
が、力や速度などの物理的現象、またpHや当量
などの化学的現象は、トランスデユーサと呼ばれ
る機械−電気変換器を使用して、オシロスコープ
等に電圧の変化として観測、測定される。しかし
ながら、これらは絶対値であり、ある基準レベル
に対するこれらの比率を求める装置は見当たらな
い。[Detailed Description of the Invention] The present invention relates to a relative signal level measuring device for analog signals, which converts electrical phenomena, physical phenomena, etc. into changes in voltage, and determines the relative level with respect to a certain reference level. In addition to electrical phenomena, physical phenomena such as force and velocity, as well as chemical phenomena such as pH and equivalence, can be detected using a mechanical-electrical converter called a transducer, which can be used to display changes in voltage on an oscilloscope, etc. observed and measured as However, these are absolute values, and no device has been found that determines their ratio to a certain reference level.

本考案はこのような問題点に鑑み提案されたも
ので、電気現象や物理現象等を電圧の変化に変換
して、そのある基準レベルに対する相対レベルを
求める、アナログ信号の相対信号レベル測定装置
を提供することを目的とする。 The present invention was proposed in view of these problems, and is a relative signal level measuring device for analog signals that converts electrical phenomena, physical phenomena, etc. into changes in voltage and determines the relative level with respect to a certain reference level. The purpose is to provide.

以下、本考案を実施例の図面に従つて説明す
る。第１図は本考案の１実施例に係る、アナログ
信号の相対信号レベル測定装置のブロツク図であ
る。T₁は基準のアナログ信号が入力する端子で
ある。T₂は基準のアナログ信号に対する相対信
号レベルを求める、被測定アナログ信号が入力す
る端子である。１は基準のアナログ信号を発振器
２の出力パルスをサンプルパルスとしてサンプリ
ングし、ホールドするサンプル＆ホールド回路で
ある。１′は被測定アナログ信号を発振器２の出
力パルスをサンプルパルスとしてサンプリング
し、ホールドするサンプル＆ホールド回路であ
る。 The present invention will be described below with reference to drawings of embodiments. FIG. 1 is a block diagram of a relative signal level measuring device for analog signals according to an embodiment of the present invention. _T1 is a terminal into which a reference analog signal is input. _T2 is a terminal to which the analog signal to be measured is input, and the relative signal level with respect to the reference analog signal is determined. Reference numeral 1 denotes a sample and hold circuit that samples and holds a reference analog signal using the output pulse of the oscillator 2 as a sample pulse. Reference numeral 1' denotes a sample and hold circuit that samples and holds the analog signal to be measured using the output pulse of the oscillator 2 as a sample pulse.

３はサンプル＆ホールド回路１のホールド電圧
を周波数に変換するＶ／ｆ変換回路である。３′
はサンプル＆ホールド回路１′のホールド電圧を
周波数に変換するＶ／ｆ変換回路である。４は
Ｖ／ｆ変換回路３の出力パルスの最大カウント数
Ｎを設定するテンキーからなる基準パルス数入力
装置である。５はＶ／ｆ変換回路３の出力パルス
をカウントし、その数が最大カウント数Ｎに一致
したときキヤリー信号を出力する基準パルスカウ
ンタである。６は基準パルス数入力装置４で設定
した基準パルス数Ｎをｍ／10^P（ｍ：零を含まない
正整数、Ｐ：負でない整数）の指数表示をした場
合のｍとＰの値を求めるデコーダである。７はデ
コーダ６で求めた整数ｍの信号をプログラム入力
して、Ｖ／ｆ変換回路３′の出力パルスを１／ｍ
に分周したパルスを出力するプログラマグル分周
カウンターである。８は基準パルスカウンタ５か
らキヤリー信号を入力するとゲートを閉じるゲー
ト回路で、これにより基準パルスカウンタ５は基
準パルスを設定値であるＮ個カウントした後、初
期化される。８′は同じく、基準パルスカウンタ
５のキヤリー信号によりゲートを閉じるゲート回
路で、これによりプログラマブル分周カウンタ７
は基準パルスカウンタ５がＮ個のパルスをカウン
トするまでの間に最大N′個のパルスをカウント
する。９はデコーダ６で求めた整数Ｐを記憶する
レジスタである。１０はプログラマブル分周カウ
ンタ７の出力パルス数であるN′／ｍの整数部
m′を記憶するレジスタである。１１はレジスタ
９，１０の内容により、演算結果である被測定ア
ナログ信号の基準のアナログ信号に対する相対信
号レベルを、例えばLEDによりデジタル表示す
る表示装置である。 3 is a V/f conversion circuit that converts the hold voltage of the sample & hold circuit 1 into a frequency. 3′
is a V/f conversion circuit that converts the hold voltage of the sample & hold circuit 1' into a frequency. Reference numeral 4 denotes a reference pulse number input device consisting of a numeric keypad for setting the maximum count number N of output pulses of the V/f conversion circuit 3. A reference pulse counter 5 counts the output pulses of the V/f conversion circuit 3 and outputs a carry signal when the number matches the maximum count number N. 6 calculates the values of m and P when the reference pulse number N set in the reference pulse number input device 4 is expressed as an index of m/10 ^P (m: positive integer not including zero, P: non-negative integer) It is a decoder. 7 inputs the signal of the integer m obtained by the decoder 6 into the program, and converts the output pulse of the V/f conversion circuit 3' to 1/m.
This is a programmable frequency division counter that outputs pulses whose frequency is divided into . Reference numeral 8 denotes a gate circuit that closes the gate when a carry signal is input from the reference pulse counter 5. Thereby, the reference pulse counter 5 is initialized after counting the set value of N reference pulses. Similarly, 8' is a gate circuit that closes the gate in response to the carry signal of the reference pulse counter 5.
counts up to N' pulses until the reference pulse counter 5 counts N pulses. 9 is a register that stores the integer P obtained by the decoder 6. 10 is the integer part of N'/m, which is the number of output pulses of the programmable frequency division counter 7.
This is a register that stores m′. Reference numeral 11 denotes a display device that digitally displays, for example, an LED, the relative signal level of the analog signal to be measured, which is the calculation result, with respect to the reference analog signal, based on the contents of the registers 9 and 10.

次に設定基準パルス数Ｎ＝1200そしてN′＝470
として、本装置の演算経過を示す。Ｎ＝1200＝12
×10²であるから、ｍ＝12、Ｐ＝２である。プロ
グラマブル分周カウンタ７の出力パルス数m′は
N′／ｍ＝470／12＝39.166…であるから39である。
以上によりレジスタ９，１０にはそれぞれ数値
２、39が記憶され、表示装置１１に基準のアナロ
グ信号に対する被測定アナログ信号の相対信号レ
ベルN′／Ｎ＝39×10^-2＝0.39が表示される。 Next, set reference pulse number N = 1200 and N' = 470
The calculation progress of this device is shown as follows. N=1200=12
×10 ² , so m=12 and P=2. The number of output pulses m′ of the programmable frequency division counter 7 is
Since N'/m=470/12=39.166..., it is 39.
As described above, the numerical values 2 and 39 are stored in the registers 9 and 10, respectively, and the relative signal level of the analog signal to be measured with respect to the reference analog signal is displayed on the display device 11 as N'/N=39×10 ^-2 =0.39. .

本考案は電気現象や物理現象の測定値のある基
準レベルに対する比を容易に、正確に求めること
ができ、特に基準レベルが変動する場合に有効で
ある。また、本考案はその比を求めるのにプログ
ラマブル分周カウンタを用いているので、アナロ
グ除算器を使用してデイスクリート回路で構成す
るのに比し回路が複雑にならず、またマイクロプ
ロセツサを使用するのに比し安価である。 The present invention can easily and accurately determine the ratio of a measured value of an electrical or physical phenomenon to a certain reference level, and is particularly effective when the reference level fluctuates. In addition, since the present invention uses a programmable frequency division counter to obtain the ratio, the circuit becomes less complicated than using a discrete circuit using an analog divider, and it also requires less microprocessor processing time. It is cheaper than using

[Brief explanation of the drawing]

第１図は本考案の１実施例に係る、アナログ信
号の相対信号レベル測定装置のブロツク図であ
る。１，１′……サンプル＆ホールド回路、２……
発振器、３，３′……Ｖ／ｆ変換回路、４……基
準パルス数入力装置、５……基準パルスカウン
タ、６……デコーダ、７……プログラマブル分周
カウンタ、８，８′……ゲート回路、９，１０…
…レジスタ、１１……表示装置。 FIG. 1 is a block diagram of a relative signal level measuring device for analog signals according to an embodiment of the present invention. 1, 1'...Sample & hold circuit, 2...
Oscillator, 3, 3'...V/f conversion circuit, 4...Reference pulse number input device, 5...Reference pulse counter, 6...Decoder, 7...Programmable frequency dividing counter, 8, 8'...Gate Circuit, 9, 10...
...Register, 11...Display device.

Claims

[Scope of utility model registration request]

a first voltage/frequency conversion circuit that samples a reference analog signal at a predetermined sampling rate, holds it, and converts it into a frequency; and a first voltage/frequency conversion circuit that samples a reference analog signal at a predetermined sampling rate and converts it into a frequency; a second voltage/frequency conversion circuit that samples, holds, and converts into a frequency; and
A counter that counts the number of output pulses from a frequency conversion circuit until it matches a predetermined reference value, and the reference value is expressed as an index of m×10 ^P (m: a positive integer not including zero, P: a non-negative integer). a decoder for calculating the values of m and P when
While counting the output pulses of the voltage/frequency conversion circuit, the output pulses of the second voltage/frequency conversion circuit are input, and the maximum number of input pulses is divided by the value of m, which is the number of pulses m. 1. A relative signal level measuring device for an analog signal, comprising a programmable frequency division counter that outputs m'×10 ^-P of the analog signal under test with respect to the reference analog signal.