JPH0359607B2 - - Google Patents

Info

Publication number
JPH0359607B2
JPH0359607B2 JP2962681A JP2962681A JPH0359607B2 JP H0359607 B2 JPH0359607 B2 JP H0359607B2 JP 2962681 A JP2962681 A JP 2962681A JP 2962681 A JP2962681 A JP 2962681A JP H0359607 B2 JPH0359607 B2 JP H0359607B2
Authority
JP
Japan
Prior art keywords
phase
current
voltage
josephson junction
phase transition
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP2962681A
Other languages
English (en)
Other versions
JPS57143934A (en
Inventor
Koji Nakajima
Ginichiro Ooya
Tsutomu Yamashita
Masaru Onodera
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TOHOKU DAIGAKU GAKUCHO
Original Assignee
TOHOKU DAIGAKU GAKUCHO
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TOHOKU DAIGAKU GAKUCHO filed Critical TOHOKU DAIGAKU GAKUCHO
Priority to JP2962681A priority Critical patent/JPS57143934A/ja
Publication of JPS57143934A publication Critical patent/JPS57143934A/ja
Publication of JPH0359607B2 publication Critical patent/JPH0359607B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K19/00Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/195Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using superconductive devices

Description

【発明の詳細な説明】 本発明は、超伝導ジヨセフソン接合素子の量子
力学的波動関数の位相安定点間における素子内ト
ンネル電流の位相遷移に対応して論理レベルを設
定し、論理演算要素となし得るようにした位相遷
移要素、特に、素子内トンネル電流における位相
差2πの位相安定点間の遷移に基づき、従来に比
し、消費電力および演算時間を著しく低減して論
理レベルを設定し得るようにしたジヨセフソン・
トンネル電流位相遷移要素に関するものである。
従来開発が積極的に進められている超伝導ジヨ
セフソン接合素子を用いた電子計算機用などの論
理演算要素においては、ジヨセフソン接合素子の
接合間電圧を直流電圧発生の状態と無発生の状態
との間で遷移させ、その接合間電圧の状態に応
じ、それぞれ“1”および“0”を論理レベルを
設定するようにし、接合間電圧の状態変化を利用
した電圧モードのスイツチング素子として論理演
算要素を構成していた。すなわち、従来のジヨセ
フソン論理演算要素は、ジヨセフソン接合素子の
接合間における直流電圧の発生の有無を論理レベ
ルの“1”、“0”にそれぞれ対応させたものであ
つた。
しかして、かかる電圧モードの論理レベル設定
動作は、従来の半導体素子を用いた通常の論理演
算要素における論理レベル設定動作との類似点が
多いので、従来の概念に従つて論理演算回路を容
易に構成し得るという利点を有する反面、超伝導
ジヨセフソン接合素子の接合部に実質的に電圧が
加わつていなくてもトンネル効果により素子内電
流が流れる特性を充分に活用しているとは言え
ず、したがつて、電圧印加の状態で素子内電流が
流れるために供給電力や演算時間を無駄に消費し
ている、という重大な欠点を有していた。従来の
電圧モード・ジヨセフソン論理演算要素が有する
かかる欠点を除去するために、電圧パルスまたは
電流パルスによる論理信号に応じて一旦電圧発生
状態にラツチするとその状態が持続するようにし
た当初のラツチングモードを改良して、後述する
ようなノンラツチングモードあるいはセルフリセ
ツテイングモードで動作するようにした電圧モー
ド・ジヨセフソン論理演算要素が提案されている
が、論理レベル“1”の電圧発生状態で素子内電
流が流れて電力を消費する電圧モードの論理レベ
ル設定動作であることには変わりがなく、本質的
な改良とは到底言えない状態であつた。
本発明の目的は、上述した従来の欠点を除去
し、超伝導ジヨセフソン接合素子を電圧モードで
動作させる限り本質的な解決が得られない電力消
費の問題を、超伝導ジヨセフソン接合素子が本来
有する実質的に電圧無印加の状態で電流が流れる
という特性を充分に活用することによつて本質的
に解決し、従来の電圧モードの論理レベル設定動
作では得られない格段に少ない電力消費によつて
同等乃至同等以上の論理演算能力を備えて位相モ
ードの論理演算要素となし得るジヨセフソン・ト
ンネル電流位相遷移要素を提供することにある。
すなわち、本発明ジヨセフソン・トンネル電流
位相遷移要素は、超伝導弱結合型等のジヨセフソ
ン接合素子の素子内トンネル電流がIcsinφと表わ
されるときに所定の位相差φを有する位相安定点
間のスイツチング素子として使用し、2πもしく
は−2πだけ接合間電流位相φが異なる位相安定
状態相互間の遷移を行なわせることにより論理レ
ベル間のスイツチ動作を行なわせるようにしたも
のであり、 臨界電流値が互いに異なる非対称の少なくとも
一致のジヨセフソン接合素子を実質的にインダク
タンスのみを介し並列に接続してなる超伝導ルー
プをもつて単位の位相遷移要素を構成し、当該単
位の位相遷移要素の入力電圧パルスまたは入力電
流パルスの印加に応じた量子力学的波動関数の位
相2πを隔てた位相安定点間におけるトンネル電
流の位相遷移に伴つて生ずるフラクソイドの発生
の有無および極性を、当該単位の位相遷移要素に
結合させた他の単位の位相遷移要素におけるジヨ
セフソン接合素子に生ずる電圧もしくは磁束によ
つてそれぞれ検出することにより、前記位相2π
を隔てた位相安定点間におけるトンネル電流の位
相遷移を検出するようにしたことを特徴とするも
のである。
かかる特徴を有する本発明によれば、後述する
ように従来に比して消費電力を2桁程度低減させ
るとともに演算時間も大幅に短縮させて、大型電
子計算機に適用する好適なジヨセフソン論理演算
要素を実現することができる。
以下に図面を参照して本発明を詳細に説明す
る。
まず、説明の順序として従来の電圧モードによ
り動作させるようにしたジヨセフソン接合素子の
動作の態様を第1図に示す電流−電圧特性曲線を
参照説明する。すなわち、従来の電圧モードによ
る超伝導ジヨセフソン接合素子の動作は、図示の
特性曲線上において、同一励起電流値に対し接合
間電圧がそれぞれ0およびV0となる零抵抗状態
および電圧状態の2安定点AおよびBが得られる
ことを基礎としたものであり、かかる2安定点A
およびB間のスイツチングをそれぞれ論理レベル
“0”および“1”間のスイツチングに対応させ
ている。しかして、図示の電流−電圧特性曲線に
おいてA点が安定点となる根拠は、超伝導ジヨセ
フソン接合素子における励起電流が増大して素子
内電流の超伝導接合を隔てた位相差が量子化磁束
を発生させるマクロな量子効果としての励起電流
と生成磁束との間の関係の非直線性にあり、電気
回路的な意味においては超伝導ジヨセフソン接合
が呈する非線形インダクタンスにある。一方、図
示の電流−電圧特性曲線上においてB点が安定点
となる根拠は、古典的なエネルギー準位の論理に
基づくものであつて、論理レベル“1”に対応し
た励起電流が加えられて素子内電流値が臨界電流
値を越え、ジヨセフソン接合間に直流電圧V0
一旦発生すると、ジヨセフソン接合が有する大き
い静電容量によるエネルギーの蓄積により、素子
内電流値を直流電圧発生の臨界値である臨界電流
値より格段に減少させても直流電圧発生の状態す
なわち電圧状態が持続することにある。したがつ
て、電圧モードによる超伝導ジヨセフソン接合素
子の動作は半古典的なものであつて、論理レベル
“1”の動作状態にある限り供給電力を消費し続
けることになる。
しかして、超伝導ジヨセフソン接合素子におい
ては、絶縁薄層を挟んで近接対向する2個の超伝
導体相互間における素子内電流の電流値に対応し
て逆正弦波状に変化する位相差φがその動作の重
要なパラメータとなる。かかる動作パラメータと
しての素子内電流の接合間位相差φについて上述
した2安定点A、B間遷移の動作を検討すると、
接合間位相差φ:一定の状態が上述した電流−電
圧特性曲線上の零抵抗状態において安定点Aに対
応し、接合間位相差の微係数∂φ/∂t:一定の状態が 電圧状態における安定点Bに対応する。すなわ
ち、電圧モードの動作における安定点Aは、電流
位相差に関して静的な安定状態であり、安定点B
は電流位相差に関して動的な安定状態であつて、
電流−電圧特性曲線上からも判るように、超伝導
ジヨセフソン接合素子が電圧状態における安定点
Bにある間は、本質的にエネルギーの消費を伴う
ことになる。さらに、電流−電圧特性曲線上の零
抵抗状態における安定点Aから電圧状態における
安定点Bへの遷移は、超伝導ジヨセフソン接合素
子に電源電流を供給した状態において論理レベル
“1”に対応して臨界電流値を越えた励起電流を
重畳して供給することよつて行なわれるが、論理
レベル“0”を設定するための電圧状態の安定点
Bから零抵抗状態の安定点Aの逆方向の遷移は、
励起電流を遮断するとともに電源電流の供給をも
遮断することによつて行なわなければならず、論
理動作を行なわせるための操作が著しく複雑とな
る。
しかして、上述のように、超伝導ジヨセフソン
接合素子に電源電流を供給した状態においてさら
に臨界電流値を越えて励起電流を供給することに
よつて零抵抗状態の安定点Aから電圧状態の安定
点Bへの遷移を行なわせ、一旦電圧状態、すなわ
ち、直流電圧発生の状態にすると、励起電流のみ
ならず、電源電流をも遮断しない限りその電圧状
態から離脱させ得ず、電源エネルギーの消費が持
続する動作状態を電圧モードにおけるラツチング
動作と称するが、かかるラツチング動作によるエ
ネルギー消費の持続を改良したものとして、同じ
く電圧モードではあるが、ノンラツチング動作お
よびセルフリセツテイング動作がある。そのう
ち、ノンラツチング動作はいわば単安定マルチバ
イブレータの動作に相当するものであり、論理レ
ベル“1”に対応した励起電流が供給されている
間は電圧状態の安定点Bにあり、論理レベル
“0”に対応した励起電流遮断によつて安定点A
に復帰するようにしたものである。これに対し、
セルフリセツテイング動作は、同様の電気回路動
作で表わせば非安定マルチバイブレータの動作に
相当するものであり、論理レベル“1”に対応し
た励起電流が供給されている間は安定点Aと安定
点Bとの相互間の遷移が反復して行なわれ、論理
レベル“0”に対応して励起電流を遮断すること
によつて安定点Aに復帰するようにしたものであ
る。しかしながら、ノンラツチング動作およびセ
ルフリセツテイング動作のいずれにおいても、超
伝導ジヨセフソン接合素子が論理レベル“0”の
状態に設定されている間は、連続的もしくは断続
的に電圧状態となつてエネルギー消費が継続する
わけである。また、電圧モードの論理動作である
限りにおいては、論理演算回路の構成に必須の回
路要素である双安定マルチバイブレータすなわち
フリツプフロツプの動作は、超伝導ジヨセフソン
接合素子の電圧モードによる動作によつては完全
には実現し得ないことになる。
超伝導ジヨセフソン接合素子における従来の電
圧モードによる動作のかかる問題を本質的に解決
し得るのは、本発明の要旨とする位相モードによ
る動作である。すなわち、超伝導ジヨセフソン接
合素子の電流−電圧特性曲線において零抵抗の静
的な安定状態にあつてエネルギー消費を伴なわな
い安定点が接合間電流位相差φ:一定に対応する
ものであることは前述したとおりであるが、かか
る対応は、ある接合間位相差φに対して±2πだ
け異なる接合間電流位相差φ′においても、動作条
件は同じであるから、同様に得られる。したがつ
て、電圧モードの動作における零抵抗状態の静的
な安定点Aに対しては、接合間電流位相差に関し
順次に±2πだけ位相の異なる同様の安定点が同
一動作状態に縮退して無数に存在することにな
る。しかして、超伝導ジヨセフソン接合素子の位
相モードによる動作は、かかる縮退した無数の同
様の安定点のうち、第2図に示すように、ジヨセ
フソン接合素子を励起するための、臨界電流値±
ICにわずか足りない波高値を有する正弦波形のス
イツチング電流Ibの位相2πだけ距つて隣接する2
個の位相安定点A1とA2との相互間における正負
両極性の励起電流パルスの重畳印加による正逆両
方向の遷移を論理レベルの“0”と“1”との間
のスイツチングに対応させるようにするのが位相
モードの動作であり、この位相モードの動作にお
いては、第2図示の正弦波電流波形において例え
ば・印で同様に示した位相安定点のいずれも本質
的に電圧モードの動作における零抵抗状態の静的
な安定点Aに相当するものであるから、かかる静
的な位相安定点のいずれかにある限りにおいては
エネルギーの消費を伴わない。もつとも、第2図
示の電流波形上において、例えば、安定点A1
ら+2πの位相差を有する安定点A2への遷移を行
なわせる期間においてのみ、かかる遷移をおこさ
せるに必要な最小位相差△φを越えるだけのエネ
ルギーが消費されることになる。また、かかる隣
接位相安定点間の遷移は、すべて、論理演算に用
いる論理信号に応じた±いずれかの極性の励起電
流パルスの供給のみによつて行なわれ、正弦いず
れの方向の遷移に対しても、電圧モードにおける
逆方向の動作に必要としたような電源電流の遮断
は全く必要としない。
一方、かかる位相モードによる論理動作を超伝
導ジヨセフソン接合素子に行なわせるには、その
超伝導ジヨセフソン接合素子が上述した無数の同
様の位相安定点のうちのいずれの位相安定点にあ
るか、少なくとも、上述した論理レベル“0”お
よび“1”にそれぞれ対応する安定点A1および
A2のいずれにあるかを判別乃至設定しなければ
ならないが、一般に、かかる2π間隔で連続した
多数の位相点中に基準の位相点φを設定したとし
ても、その基準位相点φと隣接する例えば位相点
φ+2πとをそれぞれ個別に単独に判別し、いず
れの側の位相点であるかを絶対識別することは不
可能である。しかしながら、超伝導ジヨセフソン
接合間において互いに隣接した位相差2πの2移
送安定点間の遷移に関しては、その遷移のために
印加する±いずれかの極性の電圧と電流パルスと
によつて生ずる±いずれかの極性の量子化磁束、
すなわち、いわゆるフラクソイドがそのジヨセフ
ソン接合素子中を通過することになり、しかも、
かかるフラクソイドの発生およずその極性は例え
ば周知慣用の超伝導量子干渉計(スキツド)な
ど、ジヨセフソン接合素子よりなる超伝導閉ルー
プを結合させ、その超伝導閉ループを通過したフ
ラクソイドに応じてその超伝導閉ループ内のジヨ
セフソン接合素子に生ずる電圧あるいは磁束によ
つて観測乃至検出することが可能である。
したがつて、論理信号に対応した励起電流パル
スの供給による隣接2安定点相互間遷移の発生の
都度、フラクソイドの発生をその極性とともに逐
一検出し、かかるフラクソイドの発生および極性
の検出結果を論理動作の出力論理信号として用い
て遷移前の論理値と対照すれば、当該ジヨセフソ
ン接合素子が論理信号の印加に応じて移送安定点
φとφ±2πとのいずれの側からいずれの側に遷
移したかをフラクソイドの検出結果によつて相対
的に判別することが可能となる。その結果、超伝
導ジヨセフソン接合素子の移送モードによる動作
を用いて論理演算における論理レベル“0”、
“1”設定の機能をすべての論理信号入力に応じ
て達成することができ、したがつて、電力消費が
極めて微小の単位の論理演算要素としてかかる移
送モード動作の超伝導ジヨセフソン接合素子より
なる移送遷移要素を使用し得ることになる。
しかして、かかる移送モード動作の超伝導ジヨ
セフソン接合素子よりなる移送遷移要素は、超伝
導弱結合型等の単一のジヨセフソン接合素子、あ
るいは、かかるジヨセフソン接合素子の組み合わ
せを用いて構成すことができ、ジヨセフソン接合
素子を用いて構成した移送遷移要素を従来周知慣
用の種々の態様に組合わせれば、種々の論理演算
機能を有する各種の論理演算回路を容易に構成す
ることができる。
なお、単位の移送遷移要素を構成するジヨセフ
ソン接合素子の相互の結合の態様としては、イン
ダクテイブ結合、レジステイブ結合、超伝導弱結
合型等のジヨセフソン接合結合およびキヤパシテ
イブ結合の4種類、並びに、かかる4種類の結合
の任意の組合わせによる複合結合があるが、かか
る単位の移送遷移要素の相互結合回路の基本的な
構成の例を第3図aおよびbにそれぞれ示す。
図示の構成例は、同図aに示すように、超伝導
接合素子が超伝導体のエネルギーギヤツプを越え
て常伝導の電圧状態に達するに必要な励起電流の
閾値、すなわち、臨界電流値が例えばICの3IC
であつて互いに異なるいわゆる非対称の1対のジ
ヨセフソン接合素子Xを、接続線が実質的に構成
するインダクタンス3LおよびLをそれぞれ介し
て並列に接続し、左右アームのインピーダンスが
平衡した超伝導閉ループを構成して単位の移送遷
移要素とし、電源電流Ibを左右に両ジヨセフソン
接合素子Xに、それぞれインダクタンス3L,L
を介して、並列にバイアス電流として供給し、そ
の極性により電流位相差遷移の基底方向を設定す
るとともに、論理入力とする励起電流パルスIa
臨界電流値が小さい方の接合素子に直接に供給し
て素子内電流を臨界電流値に達するまで増大さ
せ、励起電流Iaの極性に応じた方向の電流位相差
遷移を起させることによつてこの単位の位相遷移
要素を駆動するようにしたものである。したがつ
て、例えば、正極正の電源電流+Ibによつて第2
図における右方向に電流位相差遷移の基底方向を
設定した場合に、正極性の励起電流パルス+Ia
印加すれば、第2図の右方向となる正方向に、基
準位相安定点A1から+2π隔つた位相安定点A2
の位相遷移が生じ、また、正極性バイアス電流+
Ibとの差が臨界電流値に達する負極性の励起電流
パルス−Iaを印加すれば、基準位相安定点A1から
−2π隔つた位相安定点への負方向の位相遷移が
生ずる。
かかる単位の位相遷移要素の複数個を、実質的
にインダクテイブ結合要素LCを伴つたレジステ
イブ結合要素RCを介し、ダイレクトレジステイ
ブ結合により順次に縦続接続して能動伝送線路と
したものが同図bに示す相互結合回路の例であ
る。図示の縦続接続回路においては、入力電流パ
ルスIINの印加に順次に応じた各段出力の電流パ
ルスもしくは電圧パルスをそれぞれ次段入力とし
て次段を励起し、次段に素子内電流の位相遷移を
起させる。すなわち、前段の超伝導ループにおけ
る後半のジヨセフソン接合素子と次段の超伝導ル
ープにおける前半のジヨセフトン接合素子とから
なる中間の超伝導ループにおいて前段におけると
同様の素子内電流の位相遷移が生じてその中間超
伝導ループにフラクソイドが発生し、かかる中間
超伝導ループにおけるフラクソイドの発生を仲介
にして、前段の超伝導ループに発生したフラクソ
イドが次段の超伝導ループに転位する形の回路動
作を繰返すことにより、入力電流パルスIINを終
端の抵抗負荷RLまで順次に伝搬させる。単位の
位相遷移要素のかかる縦続接続回路を位相モード
により動作させれば、エネルギー消費の極めて少
ない高速度の能動伝送線路として使用することが
できる。なお、第3図bに示した単位の位相遷移
要素の縦続接続回路は、電圧モードにより動作さ
せることも可能ではあるが、その場合には、例え
ば論理レベル“1”の論理信号がかかる構成の能
動伝送線路の一旦伝搬すると、各段の単位の位相
遷移要素1,2,3,……Nがいずれも電圧状態
に遷移してラツチングされるので、論理信号伝搬
の都度各単位の位相遷移要素1〜Nの電源電流Ib
をも遮断してリセツトする必要があることにな
る。これに反し、かかる構成の能動伝送線路にお
ける各段の単位の位相遷移要素をなすジヨセフソ
ン接合素子対を位相モードにより動作させた場合
には、例えば論理レベル“1の論理信号が伝搬し
ても、各段の位相遷移要素におけるジヨセフソン
接合素子対の素子内電流位相差が論理入力“1”
に相当する入力励起電流IINの印加に応じて基準
の位相安定点から位相2πもしくは−2πだけ隔つ
た隣接の位相安定点に遷移するだけであるから、
電圧モードの場合のような電源電流の遮断による
リセツトの必要は全く生じない。
第3図bに示したのと同様の構成による多段縦
続接続回路における各段1〜Nのジヨセフソン接
合素子対の位相モードによる動作時における入力
電流パルスIINの印加に応じた素子内電流位相差
φの変化の態様を、第1段1および第5段5につ
き、時間の関数としてシユミレーシヨン実験によ
り検討した結果を第4図aの曲線1および5によ
りそれぞれ示し、かかる素子内電流位相差φの変
化に対応した素子内電流値の変化により各段の超
伝導閉ループの電源電流供給端インピーダンスに
発生する電圧パルスを同じく第1段1および第5
段5について第4図bにそれぞれ示す。なお、図
中横軸にとつた時間t/τJは、ジヨセフソン接合
素子を構成する超伝導体のプラズマ周波数の逆数
τJに対しても正規化したものであり、また、第4
図bの縦軸にとつたパルス電圧V/ICRNは、ジヨ
セフソン接合素子の臨界電流値ICとノルマル抵抗
RNとの積によつて表わす超伝導体のエネルギー
ギヤツプに対して正規化したものである。
さて、第3図aに示したジヨセフソン接合素子
対からなる単位の位相遷移要素は、前述したよう
に非対称の1対のジヨセフソン接合素子Xをイン
ダクテイブ結合により並列に接続して超伝導接合
素子の閉ループを構成しており、励起電流パルス
Iaの供給に応じ、並列に接続した1対のジヨセフ
ソン接合素子のうち、臨界電流値が小さい方のジ
ヨセフソン接合素子が必らず一瞬早く励起され
て、励起電流パルスIaの極性に対応した極性の素
子内電流が流れ始め、したがつて、励起電流パル
スIaの極性に対応した方向の電流が超伝導閉ルー
プ内に流れて、その電流値が臨界電流値に達した
ときに素子内電流位相の遷移が行なわれ、その結
果、励起電流パルスIaの極性に対応した極性の出
力電流パルスもしくは出力電圧パルスが段間のイ
ンピーダンス関係に応じて得られるように動作す
る。その際、第2図につき前述したように、各ジ
ヨセフソン接合素子における隣接位相安定点間の
遷移の都度、超伝導体内において量子化された磁
束すなわちフランクソイドが、論理入力とする励
起電流パルスIaの極性に対応した極性で各段の超
伝導閉ループ内に順次に発生するので、そのフラ
クソイドの発生および極性を前述したように磁束
検出素子を結合させて検出すれば、隣接位相安定
点にそれぞれ対応した論理レベル“0”、“1”間
の変化、すなわち、例えば、論理レベル“0”か
ら“1”への変化に対応した正極性フラクソイド
の発生、および、論理レベル“1”から“0”へ
の変化に対応した負極性反フラクソイドの発生を
それぞれ識別することができる。
しかして、位相モードで動作するジヨセフソン
接合素子からなる単位の位相遷移要素の多段縦続
接続回路において、ある一つの段のジヨセフソン
接合素子が位相安定点φからφ+2πへの位相遷
移を行なつた場合に、その位相遷移が行なわれた
という情報が次段のジヨセフソン接合素子にもた
らされれば、基本的には能動伝送線路動作が達成
されたことになる。すなわち、第3図bに示した
多段縦続接続回路においては、第1段のジヨセフ
ソン接合素子が位相遷移を行なつたという情報が
次々に伝搬して第N段のジヨセフソン接合素子に
到達し、中間の各段においては、各段の超伝導閉
ループ毎にそれぞれフラクソイドが1個ずつ検出
され、各段毎に位相空間における2πだけの遷移
が順次に同一方向に行なわれたことになる。した
がつて、多段直列接続回路の内部においては、中
間段においてもその前後の段の論理ゲートが位相
遷移を行なつたか否かをフラクソイドの検出によ
つて検出すれば、各段毎に信号伝送が達成された
ことが判る。しかしながら、かかる多段構成の位
相遷移動作について、最終的な結果を操作者が情
報として知る必要があるのは多段直列接続回路に
おける初段および最終段の入出力情報のみであ
り、回路内部の中間段における位相遷移過程に関
する情報は操作者は知る必要がなく、各段毎にそ
れぞれの信号伝送過程における情報として感知し
得れば十分である。
しかして、第3図bに示した多段多縦続接続回
路における各段の位相遷移過程の情報は、各段の
超伝導ループに発生したフラクソイドに対応した
電圧パルスまたは電流パルスとして、各段間の結
合要素LC、RCを介し、次段に伝えられるが、そ
の電圧パルスまたは電流パルスに応じて次段の接
合素子の励起電流が2πだけの位相遷移を行なう
か否かは、前段で発生したフラクソイドに対応し
た例えばで電流パルスと次段の接合素子のバイア
ス電流値IPとの和が次段の接合素子の固有の閾値
に達するか否かに依存する。各段の接合素子にお
いては、回路パラメータとバイアス電流値とをそ
れぞれ設定することにより、2πだけの位相遷移
を行なうに必要な閾値があらかじめ適切に設定さ
れており、それぞれ閾値素子として動作すること
になる。
本発明による位相モード動作のジヨセフソン接
合素子を単位の位相遷移要素として、かかる単位
の位相遷移要素を適切な態様で相互に結合させれ
ば、あらゆる論理演算を行なわせることが可能で
あるが、例えば第3図bに示した構成による能動
伝送線路の例について本発明ジヨセフソン・トン
ネル電流位相遷移要素の作用効果を説明すると、
ジヨセフソン接合素子における第2図に示したよ
うな隣接位相安定点間の遷移による単位の位相遷
移要素のスイツチングタイムは、従来の電圧モー
ドの動作によるスイツチングタイムとほぼ同程度
の10ピコ秒程度であり、また、伝搬遅延時間ある
いは伝搬速度も電圧モードの動作によるのと同程
度である。しかしながら、本発明による単位の位
相遷移要素がエネルギーの消費を伴う電圧状態に
ある時間に関しては、従来の電圧モード動作の場
合には一般に10ナノ秒程度であるとみられている
のとは格段に相違して、本発明による位相モード
動作の場合には、上述したスイツチングタイムと
同程度の10コピ秒程度であり、約1/1000程度とな
る。したがつて、本発明ジヨセフソン・トンネル
電流位相遷移要素においては、従来に比して消費
電力が著しく低減し、しかも、単位時間当りの情
報密度が著しく増大する。なお、一般に電子計算
機に使用する論理演算回路に対しては、その集積
化、微細化が強く要求されるが、論理演算回路の
飛躍的な集積化、微細化に関しては上述のような
利点を有する本発明ジヨセフソン・トンネル電流
位相遷移要素を用いるのが最も好適であると言え
る。
上述したところから明らかなように、本発明に
よる位相遷移要素を用いて電子計算機を構成すれ
ば、位相モード動作のジヨセフソン接合素子を単
位の論理演算要素としたことにより、従来の電圧
モード動作のものと比較して、一演算当りの消費
電力が少なくとも1×10-2ジユール程度は減少す
る。また、単位時間当りの情報量密度について
も、位相モード動作によれば、従来の電圧モード
動作のものに比較して1×10-2倍程度の増大を期
待することができる。さらに、位相モード動作に
よれば、各単位の位相遷移要素における物理的な
磁束量子化によつて演算データが保存されるので
あるから、従来に比して著しく大きい安定性を期
待することができる。
【図面の簡単な説明】
第1図は超伝導ジヨセフソン接合素子の電流−
電圧特性を示す特性曲線図、第2図は超伝導ジヨ
セフソン接合素子の位相モードによる動作の態様
を示す信号波形図、第3図aおよびbは本発明ジ
ヨセフソン・トンネル電流位相遷移要素による単
位の位相遷移要素および多段接続信号伝搬回路の
構成例をそれぞれ示す回路図およびブロツク線
図、第4図aおよびbは同じくその動作の態様を
それぞれ示す信号波形図である。 1〜N……単位位相遷移要素、Ia……励起電流
パルス、Ib……電源電流、IC……臨界電流値、LC
……インダクテイブ結合要素、RC……抵抗結合
要素、RL……抵抗負荷、IIN……論理入力励起電
流。

Claims (1)

    【特許請求の範囲】
  1. 1 臨界電流値が互いに異なる非対称の一対のジ
    ヨセフソン接合素子を実質的にインダクタンスの
    みを介し並列に接続してなる超伝導ループをもつ
    て単位の位相遷移要素を構成し、当該単位の位相
    遷移要素の入力電圧パルスまたは入力電流パルス
    の印加に応じた量子力学的波動関数の位相2πを
    隔てた位相安定点間におけるトンネル電流の位相
    遷移に伴つて生ずるフラクソイドの発生の有無お
    よび極性を、当該単位の位相遷移要素に結合させ
    た他の単位の位相遷移要素におけるジヨセフソン
    接合素子に生ずる電圧もしくは磁束によつてそれ
    ぞれ検出することにより、前記位相2πを隔てた
    位相安定点間におけるトンネル電流の位相遷移を
    検出するようにしたことを特徴とするジヨセフソ
    ン・トンネル電流位相遷移要素。
JP2962681A 1981-03-02 1981-03-02 Phase mode josephson logical operating circuit Granted JPS57143934A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2962681A JPS57143934A (en) 1981-03-02 1981-03-02 Phase mode josephson logical operating circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2962681A JPS57143934A (en) 1981-03-02 1981-03-02 Phase mode josephson logical operating circuit

Publications (2)

Publication Number Publication Date
JPS57143934A JPS57143934A (en) 1982-09-06
JPH0359607B2 true JPH0359607B2 (ja) 1991-09-11

Family

ID=12281292

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2962681A Granted JPS57143934A (en) 1981-03-02 1981-03-02 Phase mode josephson logical operating circuit

Country Status (1)

Country Link
JP (1) JPS57143934A (ja)

Also Published As

Publication number Publication date
JPS57143934A (en) 1982-09-06

Similar Documents

Publication Publication Date Title
US9998122B2 (en) Superconducting quantum logic and applications of same
Oya et al. A majority-logic device using an irreversible single-electron box
KR102449552B1 (ko) 조지프슨 극성 및 논리 인버터 게이트들
US6242939B1 (en) Superconducting circuit having superconductive circuit device of voltage-type logic and superconductive circuit device of fluxoid-type logic device selectively used therein
US4371796A (en) Josephson logic gate device
US10331163B1 (en) Superconducting integrated circuits with clock signals distributed via inductive coupling
CN110268526B (zh) 用于超导设备的约瑟夫森传输线
Krylov et al. Single Flux Quantum Integrated Circuit Design
US4051393A (en) Current switched josephson junction memory and logic circuits
JPH05175819A (ja) ジョセフソン接合を用いた回路とシステム
Herrell Femtojoule Josephson tunneling logic gates
Perold et al. Complementary output switching logic-a new superconducting voltage-state logic family
JPH0359607B2 (ja)
JPH0262967B2 (ja)
Suzuki et al. A capacitively coupled SFQ Josephson memory cell
Van Duzer Josephson digital devices and circuits
Cong et al. Superconductor Logic Implementation with All-JJ Inductor-Free Cell Library
US10886902B2 (en) Superconducting circuit and method for detecting a rising edge of an input signal
US5731717A (en) Logic or memory element based on n-stable phase-locking of single-electron tunneling oscillation, and computer using the same
Beha et al. A four input-AND-gate with five asymmetric interferometers
Feld et al. A 5-32 bit decoder for application in a crossbar switch
Jutzi Applications of the josephson–technology
Kotera et al. Ring oscillator experiment using a huffle circuit
JP2000261307A (ja) 超伝導nor回路
Wada et al. AC-and DC-powered subnanosecond 1-kbit Josephson cache memory design