JPH0351925A - Microprocessor simulator - Google Patents
Microprocessor simulatorInfo
- Publication number
- JPH0351925A JPH0351925A JP1187073A JP18707389A JPH0351925A JP H0351925 A JPH0351925 A JP H0351925A JP 1187073 A JP1187073 A JP 1187073A JP 18707389 A JP18707389 A JP 18707389A JP H0351925 A JPH0351925 A JP H0351925A
- Authority
- JP
- Japan
- Prior art keywords
- target
- microprocessor
- target microprocessor
- simulator
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000006243 chemical reaction Methods 0.000 claims description 12
- 238000004088 simulation Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 2
Abstract
Description
【発明の詳細な説明】
く産業上の利用分野〉
本発明は、マイクロプロセッサ応用機器の開発支援装置
に関する．
く従来の技術〉
従来よりマイクロプロセッサ応用機器の開発支援装置と
して、インサーキヅトエミュレー夕や、ミニコンピュー
タあるいはパーソナルコンピュータをホストとするシミ
ュレータ等がある．これらの装置は、通常ターゲットマ
イクロプロセッサの動作を次の２通りで実行させている
．
■インサーキッ１〜エミュレータ等では、実マイクロプ
ロセッサ（ターゲットマイクロプロセッサ）をそのまま
動作させる．
■ミニコンピュータあるいはパーソナルコンピュータを
ホストとするシミュレー夕等では、ターゲットマイクロ
プロセッサの動きをプログラムでシミュレートする．
く発明が解決しようとする課題〉
しかしながら、上記■の場合、実マイクロプロセッサが
入手できるまでは開発支援装置を使用できないという問
題があり、また上記■の場合は、ターゲットマイクロプ
ロセッサ以外のターゲットハードウェアがシミュレート
できないため、開発支援装置の効果的な利用が難しく、
実行速度上の問題｛実速度よりも千倍以上も遅いという
問題｝もあった。DETAILED DESCRIPTION OF THE INVENTION Field of Industrial Application The present invention relates to a development support device for microprocessor application equipment. Conventional Technology> Conventionally, development support devices for microprocessor-applied equipment include in-circuit emulators and simulators using minicomputers or personal computers as hosts. These devices usually execute the operation of the target microprocessor in the following two ways. ■In-circuit 1 - In emulators, etc., the real microprocessor (target microprocessor) operates as is. ■In simulations where a minicomputer or personal computer is used as a host, the operation of the target microprocessor is simulated by a program. Problems to be Solved by the Invention> However, in the case of (2) above, there is a problem that the development support device cannot be used until an actual microprocessor is obtained; cannot be simulated, making it difficult to use development support equipment effectively.
There was also a problem with execution speed (more than 1,000 times slower than the actual speed).
本発明の目的は、このような点に鑑みてなされたもので
、ターゲットマイクロプロセッサの動作を高速でシミュ
レートする専用のシミュレータ装置と、ターゲットマイ
クロプロセッサのハードウエアインターフエイスをエミ
ュレートする装置を組み合わせることにより、ターゲッ
トマイクロプロセッサが存在しなくても存在したと同様
のシステム動作を可能としたマイクロプロセッサシミュ
レータ装置を提供することにある．
く諌題を解決するための手段〉
このような目的を達成するための本発明は、ターゲット
マイクロプロセッサの動作を定義した定義体を格納する
定義体メモリ（１）と、高速で動作し、前記定義体メモ
リ（１）の定義体を解釈してターゲットマイクロプロセ
ッサのロジックをシミュレートし、外部から受け取る信
号にターゲットマイクロプロセッサと同一の作用を方飯
ずことのできるターゲットマイクロプロセ・ンサシミュ
レータ〈２）と、
ターゲットからの実信号を取り込み前記定義体メモリ（
１）で定義される信号仕様に従って論理信号に変換し前
記ターゲットマイクロプロセッサシミュレータ（２〉へ
送出すると共に、逆にターゲットマイクロプロセッサシ
ミュレータ（２）からの論理信号を変換しターゲットへ
送出することのできる信号変換発生部《３）と、
ターゲットマイクロプロセッサソケット（５）に入出力
する信号を整順化するターゲットマイクロプロセッサソ
ケットインターフエイス（４）と、上位コンピュータと
情報交換を行なうために、情報のダウンロード、各部の
内部情報のアクセスおよび各部の制御を行なう制御部（
８）を具備したことを特徴とする．
く作用〉
本発明では、定義体メモリにターゲットマイクロプロセ
ッサの動作を定義した定義体を格納しておき、ターゲッ
トマイクロプロセッサシミュレータへの入出力信号を信
号変換発生部で前記定義体のロジック仕様、信号仕様に
従って変換する。The object of the present invention has been made in view of the above points, and is to combine a dedicated simulator device that simulates the operation of a target microprocessor at high speed and a device that emulates the hardware interface of the target microprocessor. By doing so, it is an object of the present invention to provide a microprocessor simulator device that enables the same system operation as if a target microprocessor existed even if the target microprocessor did not exist. Means for Solving the Problems> The present invention has a definition program memory (1) that stores a definition program defining the operation of a target microprocessor, and a definition program memory (1) that operates at high speed and stores the definition program that defines the operation of a target microprocessor. A target microprocessor simulator (2) that can simulate the logic of the target microprocessor by interpreting the definition field in the definition field memory (1), and can apply the same effect to signals received from the outside as the target microprocessor. ) and the definition field memory (
It is possible to convert into a logic signal according to the signal specifications defined in 1) and send it to the target microprocessor simulator (2), and conversely convert the logic signal from the target microprocessor simulator (2) and send it to the target. The signal conversion generator (3), the target microprocessor socket interface (4) that orders the signals input and output to the target microprocessor socket (5), and the download of information for exchanging information with the host computer. , a control unit that accesses the internal information of each part and controls each part (
8). In the present invention, a definition program that defines the operation of a target microprocessor is stored in a definition program memory, and input/output signals to the target microprocessor simulator are converted into logic specifications and signals of the definition program by a signal conversion generator. Convert according to specifications.
また、ターゲットに対するインターフエイス経山の入出
力信号も、信号変換発生部で前記定義体の仕様に従って
信号変換する．
このようにした上で、ターゲットマイクロプロセッサシ
ミュレー夕においてターゲットマイクロプロセッサの動
作をシミエレートすることにより、ターゲットマイクロ
プ口セッサ不在でもマイクロプロセッサ応用機器の動作
チェックが可能となる．く実施例〉
以下図面を参照して本発明を詳細に説明する．図は本発
明に係るマイクロプロセッサシミュレータ装置・の一実
施例を示す構成図である．図において、■はターゲット
マイクロプロセッサの動作を定義した定義体を格納する
定義体メモリ、２はターゲットマイクロプロセッサシミ
ュレータで、高速で動作するロジック装置（ディジタル
シグナルプロセッサまたはコンピュータで横成される）
であり、メモリ１の定義体を解釈してターゲットマイク
ロプロセッサのロジックをシミュレートする．要するに
、外部から受け取る信号にターゲットマイクロプロセン
サと同一の作用を施すことができる。In addition, the input/output signals of the interface interface to the target are also converted by the signal conversion generator according to the specifications of the definition body. By doing this and simulating the operation of the target microprocessor in the target microprocessor simulator, it becomes possible to check the operation of the microprocessor-applied equipment even in the absence of the target microprocessor. Embodiments> The present invention will be described in detail below with reference to the drawings. The figure is a configuration diagram showing an embodiment of a microprocessor simulator device according to the present invention. In the figure, ■ is a definition program memory that stores a definition program that defines the operation of the target microprocessor, and 2 is a target microprocessor simulator, which is a logic device that operates at high speed (implemented by a digital signal processor or computer).
, which interprets the definition field in memory 1 and simulates the logic of the target microprocessor. In short, it is possible to apply the same effect to the signal received from the outside as the target microprosensor.
３は信号変換発生部で、ターゲットからの実信号を取り
込みメモリ１で定義される信号仕様に従って論理信号に
変換しターゲットマイクロプロセッサシミュレータ２へ
送出すると共に、逆にターゲットマイクロプロセッサシ
ミュレータ２からの論理信号を変換しターゲットへ送出
する．４はターゲットマイクロプロセッサソケット５に
入出力する信号を整順化するターゲットマイクロプロセ
ッサソケットインターフェイスである．６はターゲット
メモリ内容をキャッシュするキャッシュメモリ、７はタ
ーゲットに実装されていない入出力（以下Ｉ／Ｏという
）機器のシミュレートするＩ／Ｏシミュレータで、メモ
リ１の定義に従い疑似的なＩ／Ｏ動作を行なうことがで
きる．８は制御部で、上位コンピュータ（図示せず）と
情報交換を行なうために、情報のダウンロード、各部の
内部情報のアクセスおよび各部の制御を行なうものであ
る．
このような構成において、上位コンピュータより制御部
８を介して定義体メモリ１に、ターゲットマイクロプロ
セッサのロジック仕様、信号仕様がそれぞれ定義される
と共に、Ｉ／Ｏシミュレーション仕様が定義される．ロ
ジック仕様はターゲットマイクロプロセッサシミュレー
タ２で利用され、信号仕様は信号変換発生部３で利用さ
れる．Ｉ／Ｏシミュレーション仕様はＩ／Ｏシミュレー
タ７で利用されるが、Ｉ／Ｏシミュレータ７は必ずしも
必要ではなく、Ｉ／Ｏシミュレーションを行なわない場
合には除去していても差し支えない．ターゲットマイク
ロプロセッサシミュレータ２は定義体メモリ１の仕様定
義に従って信号変換発生部３から受け取る信号にターゲ
ットマイクロプロセッサと同一の作用を施す。この場合
キャッシュ６はターゲッｌ・メモリアクセスを高速化す
る目的で使用される．
信号変換発生部３からターゲットマイクロプロセッサシ
ミュレータ２に与えられる前記信号は、インターフエイ
ス４により整順化されたターゲットマイクロプロセッサ
ソケット５経由のアナログ入力信号を、定義体メモリ１
で定義された信号仕様に従って論理信号に変換したもの
である。Reference numeral 3 denotes a signal conversion generation unit which takes the real signal from the target, converts it into a logic signal according to the signal specifications defined in the memory 1, sends it to the target microprocessor simulator 2, and conversely converts the real signal from the target microprocessor simulator 2 into a logic signal. is converted and sent to the target. 4 is a target microprocessor socket interface that orders the signals input and output to the target microprocessor socket 5. 6 is a cache memory that caches the contents of the target memory, and 7 is an I/O simulator that simulates input/output (hereinafter referred to as I/O) equipment that is not implemented on the target.According to the definition of memory 1, it is a pseudo I/O Can perform actions. A control section 8 downloads information, accesses internal information of each section, and controls each section in order to exchange information with a host computer (not shown). In such a configuration, the logic specifications and signal specifications of the target microprocessor are defined in the definition body memory 1 from the host computer via the control unit 8, and the I/O simulation specifications are also defined. The logic specifications are used by the target microprocessor simulator 2, and the signal specifications are used by the signal conversion generator 3. The I/O simulation specifications are used by the I/O simulator 7, but the I/O simulator 7 is not necessarily necessary and may be removed if I/O simulation is not performed. The target microprocessor simulator 2 applies the same operation as the target microprocessor to the signal received from the signal conversion generator 3 according to the specification definition of the definition body memory 1. In this case, cache 6 is used to speed up target memory access. The signal given to the target microprocessor simulator 2 from the signal conversion generator 3 is an analog input signal via the target microprocessor socket 5 that has been ordered by the interface 4 and is stored in the definition program memory 1.
It is converted into a logical signal according to the signal specifications defined in .
また、ターゲットマイクロプロセッサシミュレータ２か
らターゲットに信号を送出する場合は、信号変換発生部
３が定義体メモリ１の信号仕様定義に従って送出信号を
変換し、更にインターフェイス４でアナログ信号に変換
しソケット５経出でターゲットへ出力する．
Ｉ／Ｏに対して信号を入出力する場合は、信号変換発生
部３を介して（ここで信号変換が行なわれるが）信号を
Ｉ／Ｏシミュレータ７に入出力する．Ｉ／Ｏシミュレー
タ７は定義体メモリのＩ／Ｏシ鋭ユレーション仕様定義
に従い疑似的にＩ／Ｏ動作を行なう．
このような動作により、ターゲットマイクロプロセッサ
に代わって同等の動作を行なわせることができる．
なお、定義体メモリ１およびターゲットマイクロプロセ
ッサシミュレータ２は物理的な配置として上位コンピュ
ータ測に配置してもよい．く発明の効果〉
以上詳細に説明したように、本発明によれば、従来ター
ゲットマイクロプロセッサを入手するまではマイクロプ
ロセッサを含んだシステムの動作チェックができなかっ
たが、本発明の装置により一部リアルタイム性能上の問
題は残るもののターゲットマイクロプロセッサ不在での
動作チェックが可能となった。In addition, when sending a signal from the target microprocessor simulator 2 to the target, the signal conversion generator 3 converts the sending signal according to the signal specification definition in the definition body memory 1, and further converts it into an analog signal at the interface 4 and converts it into an analog signal through the socket 5. output to the target. When inputting/outputting a signal to/from the I/O, the signal is input/output to/from the I/O simulator 7 via the signal conversion generator 3 (signal conversion is performed here). The I/O simulator 7 performs a pseudo I/O operation according to the I/O simulation specification definition of the definition body memory. This operation allows the target microprocessor to perform equivalent operations instead of the target microprocessor. Note that the definition program memory 1 and the target microprocessor simulator 2 may be physically located in the upper computer. Effects of the Invention> As explained in detail above, according to the present invention, although conventionally it was not possible to check the operation of a system including a microprocessor until the target microprocessor was obtained, the device of the present invention makes it possible to partially check the operation of the system. Although problems with real-time performance remain, it is now possible to check operation without the target microprocessor.
また、ＡＳＴＣ、カスタムチップの出現によりマイクロ
プロセッサ不在での動作チェックはますます高まり、し
たがって本発明のマイクロプロセッサシミュレータ装置
は実用に供してその効果はきわめて大きい．Furthermore, with the advent of ASTC and custom chips, operation checks without the presence of a microprocessor have become more and more necessary, and therefore the microprocessor simulator of the present invention can be put to practical use and its effects are extremely large.
図は本発明に係るマイクロプロセッサシミュレータ装置
の一実施例を示す構成図である。
■・・・定義体メモリ、２・・・ターゲットマイクロプ
ロセッサシミュレー夕、３・・・信号変換発生部、４・
・・ターゲットマイクロプロセッサソケッ１−インター
フェイス、５・・・ターゲットマイクロプロセヅサソケ
ット、６・・・キャッシュメモリ、７・・・Ｉ／Ｏシミ
ュレータ、８・・・制御部．The figure is a configuration diagram showing an embodiment of a microprocessor simulator device according to the present invention. ■...Definition body memory, 2...Target microprocessor simulator, 3...Signal conversion generator, 4...
...Target microprocessor socket 1-interface, 5.Target microprocessor socket, 6.Cache memory, 7.I/O simulator, 8.Control unit.
Claims (1)
を格納する定義体メモリ（１）と、高速で動作し、前記
定義体メモリ（１）の定義体を解釈してターゲットマイ
クロプロセッサのロジックをシミュレートし、外部から
受け取る信号にターゲットマイクロプロセッサと同一の
作用を施すことのできるターゲットマイクロプロセッサ
シミュレータ（２）と、 ターゲットからの実信号を取り込み前記定義体メモリ（
１）で定義される信号仕様に従って論理信号に変換し前
記ターゲットマイクロプロセッサシミュレータ（２）へ
送出すると共に、逆にターゲットマイクロプロセッサシ
ミュレータ（２）からの論理信号を変換しターゲットへ
送出することのできる信号変換発生部（３）と、 ターゲットマイクロプロセッサソケット（５）に入出力
する信号を整順化するターゲットマイクロプロセッサソ
ケットインターフェイス（４）と、上位コンピュータと
情報交換を行なうために、情報のダウンロード、各部の
内部情報のアクセスおよび各部の制御を行なう制御部（
８） を具備したことを特徴とするマイクロプロセッサシミュ
レータ装置。[Claims] A definition program memory (1) that stores a definition program that defines the operation of the target microprocessor, and a definition program memory (1) that operates at high speed and interprets the definition program of the definition program memory (1) to store a definition program that defines the operation of the target microprocessor. A target microprocessor simulator (2) that can simulate logic and apply the same action as the target microprocessor to signals received from the outside, and a definition body memory (2) that takes in real signals from the target and
It is possible to convert into a logic signal according to the signal specifications defined in 1) and send it to the target microprocessor simulator (2), and conversely convert a logic signal from the target microprocessor simulator (2) and send it to the target. A signal conversion generator (3), a target microprocessor socket interface (4) for orderly inputting and outputting signals to and from the target microprocessor socket (5), and downloading and downloading of information for exchanging information with a host computer. Control unit (which accesses the internal information of each part and controls each part)
8) A microprocessor simulator device comprising:
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1187073A JP2621492B2 (en) | 1989-07-19 | 1989-07-19 | Microprocessor simulator device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1187073A JP2621492B2 (en) | 1989-07-19 | 1989-07-19 | Microprocessor simulator device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0351925A true JPH0351925A (en) | 1991-03-06 |
| JP2621492B2 JP2621492B2 (en) | 1997-06-18 |
Family
ID=16199664
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1187073A Expired - Lifetime JP2621492B2 (en) | 1989-07-19 | 1989-07-19 | Microprocessor simulator device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2621492B2 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10364833B2 (en) | 2015-05-27 | 2019-07-30 | Ntn Corporation | Fixing band for constant-velocity universal joint boot |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6072034A (en) * | 1983-09-28 | 1985-04-24 | Nec Corp | Emulation device |
| JPS6318444A (en) * | 1986-07-09 | 1988-01-26 | Nec Corp | System for developing software development supporting system |
-
1989
- 1989-07-19 JP JP1187073A patent/JP2621492B2/en not_active Expired - Lifetime
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6072034A (en) * | 1983-09-28 | 1985-04-24 | Nec Corp | Emulation device |
| JPS6318444A (en) * | 1986-07-09 | 1988-01-26 | Nec Corp | System for developing software development supporting system |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10364833B2 (en) | 2015-05-27 | 2019-07-30 | Ntn Corporation | Fixing band for constant-velocity universal joint boot |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2621492B2 (en) | 1997-06-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Magnusson et al. | SimICS/Sun4m: A Virtual Workstation. | |
| US8644305B2 (en) | Method and system for modeling a bus for a system design incorporating one or more programmable processors | |
| US10409935B2 (en) | Modeling a bus for a system design incorporating one or more programmable processors | |
| US20050138515A1 (en) | Method and apparatus for co-verification of digital designs | |
| JPH0351925A (en) | Microprocessor simulator | |
| CN113204929A (en) | Method for realizing AHB VIP based on SV and UVM, electronic device and storage medium | |
| JP3212709B2 (en) | Logic simulation device | |
| Yeh et al. | Optimizing the simulation speed of qemu and systemc-based virtual platform | |
| Mears et al. | Virtual Design of an Audio Lifelogging System: Tools for IoT Systems | |
| Yeh et al. | Enabling TLM-2.0 interface on QEMU and SystemC-based virtual platform | |
| JPS6349851A (en) | Simulation system | |
| Han et al. | ArmSim: A Complete System Simulation Environment of the ARM Embedded System | |
| US11151294B1 (en) | Emulated register access in hybrid emulation | |
| JPH0368037A (en) | Program developing device | |
| Singh et al. | A pragmatic approach leveraging portable stimulus from subsystem to SoC level and SoC emulation | |
| JPH08180094A (en) | Architecture simulator | |
| JPH0352038A (en) | Debugging device | |
| Chung et al. | HSA Simulators | |
| JPS63126043A (en) | Logic simulator | |
| Potyra et al. | Seamless high speed simulation of VHDL components in the context of comprehensive computing systems using the virtual machine faumachine | |
| JPH0863368A (en) | Emulator and microcomputer | |
| JP2002007503A (en) | Modeling method for memory of computer | |
| Kutsevol et al. | An approach to Direct Memory Access module verification | |
| Xu | Hybrid HW/SW CPU Simulation using Zync | |
| Gil et al. | Tool for the analysis and memory-trace generation of DOS executable files |