JPH03503341A - Manufacturing method and equipment for semiconductor devices - Google Patents

Manufacturing method and equipment for semiconductor devices

Info

Publication number
JPH03503341A
JPH03503341A JP50220988A JP50220988A JPH03503341A JP H03503341 A JPH03503341 A JP H03503341A JP 50220988 A JP50220988 A JP 50220988A JP 50220988 A JP50220988 A JP 50220988A JP H03503341 A JPH03503341 A JP H03503341A
Authority
JP
Japan
Prior art keywords
station
offset
die
semiconductor die
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP50220988A
Other languages
Japanese (ja)
Other versions
JP2620355B2 (en
Inventor
ミチック、リュボミル
ゲルトライン、ギュンター
シュミット、エバーハルト
ミューラー、アレックス
ゼンク、エーゴン
シュピンドラー、ジークフリート
Original Assignee
ドイチエ・アイティーティー・インダストリーズ・ゲゼルシャフト・ミト・ベシュレンクタ・ハフツンク
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ドイチエ・アイティーティー・インダストリーズ・ゲゼルシャフト・ミト・ベシュレンクタ・ハフツンク filed Critical ドイチエ・アイティーティー・インダストリーズ・ゲゼルシャフト・ミト・ベシュレンクタ・ハフツンク
Priority to JP63502209A priority Critical patent/JP2620355B2/en
Publication of JPH03503341A publication Critical patent/JPH03503341A/en
Application granted granted Critical
Publication of JP2620355B2 publication Critical patent/JP2620355B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。 (57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.

Description

【発明の詳細な説明】 半導体装置およびその製造方法、並びにその方法を実行する装置 現在広く使用されているダイオード、特に整流器(約IAまでの電流および約1 00V乃至2kVの逆電圧)、バリスタまたはサーミスタのような2端子半導体 装置用のプラスチックパッケージの1つは、同軸で突出する導線を具備したシリ ンダの形状を有する。半導体ダイおよびその導線の内端は、例えば熱可塑性また は熱硬化性プラスチックのようなプラスチック中に密閉して埋設され、したがっ て物理的損傷および湿度の侵入のような化学的な影響から保護されている。[Detailed description of the invention] Semiconductor device, method for manufacturing the same, and equipment for carrying out the method Currently widely used diodes, especially rectifiers (with currents up to about IA and about 1 00V to 2kV), two-terminal semiconductors such as varistors or thermistors One of the plastic packages for the device is a series with coaxial and protruding conductors. It has the shape of a diamond. The inner ends of the semiconductor die and its conductors may be made of, for example, thermoplastic or is hermetically embedded in a plastic, such as a thermosetting plastic, and therefore protected from physical damage and chemical influences such as moisture ingress.

プラスチックパッケージを有するこのような半導体装置の製造において、ダイの 製造は数百乃至数十個の同じのダイか製造される半導体ウェハから始まり、半導 体装置用の導線はプラグ導線(“ヘッド導線”)、すなわち例えば一端において 裏返された部分である“ヘッド”のような厚みを有する導線として設計される。In the manufacture of such semiconductor devices with plastic packages, the die Manufacturing begins with hundreds to dozens of identical die or semiconductor wafers, The conductors for the body device are plug conductors (“head conductors”), i.e. It is designed as a conductor with a thickness that resembles an inverted "head".

2つのヘッド間において、ダイは例えばはんだ付けによって結合される。Between the two heads, the die is coupled, for example by soldering.

高能率の処理を達成するために、非常に多数の錫めっきされていないプラグヘッ ドがマガジン中に供給され、ダイか各ヘッド上に位置され、別のマガジン中に供 給された別のプラグ導線のヘッドがダイ上に位置される。炉中において、各ダイ ははんだ付けによってその2つの関連したプラグ導線と接続される。完成した半 導体装置が高い逆電圧を有する場合、はんだ付けされたダイはエツチングされ、 適切なプラスチックで被覆される。A large number of untinned plug heads are used to achieve high efficiency processing. A die is fed into a magazine, a die is placed on each head, and a die is fed into another magazine. The head of another supplied plug conductor is placed over the die. In the furnace, each die are connected to their two associated plug conductors by soldering. completed half If the conductor device has a high reverse voltage, the soldered die will be etched, coated with a suitable plastic.

次に、半導体装置はプラスチック中に埋設されるモールド型中に移動される。そ の後側々の半導体装置の導線は錫めっきだけ行われ、これは高能率の処理を達成 するためにバレル錫めっきによって実行される。しか(、なから、錫めっき処理 期間中に曲げられた導線は適切な直線化装置において再度軸方向に整列されなけ ればならない。次にそれらは試験、テーピングおよび印刷だけ行われる。The semiconductor device is then moved into a mold that is embedded in plastic. So The semiconductor device conductors on the rear and sides are only tin-plated, which achieves high efficiency processing. The barrel is carried out by tinning. Only (, from, tin plating treatment Conductors bent during the period must be re-aligned axially in a suitable straightening device. Must be. Then they are only subjected to testing, taping and printing.

通常の直線化装置は、毎時約20.000個の半導体装置を処理する。半導体装 置の価格は依然として下降しているため、低価格の大量生産が達成されるには、 この処理速度は遅すぎる。A typical linearizer processes approximately 20,000 semiconductor devices per hour. Semiconductor equipment Since the price of equipment is still falling, achieving low-cost mass production requires This processing speed is too slow.

説明された製造処理は充分に保証された大量処理方法であるが、その修正特に、 製造価格をさらに減少し、もつと低価格で製造されることができる半導体装置を 提供するための努力が続けられている。Although the manufacturing process described is a well-certified high-volume process, modifications thereof, especially We will further reduce manufacturing costs and create semiconductor devices that can be manufactured at lower costs. Efforts are continuing to provide this.

したがって、本発明の目的は、コストを減少するためにこれまで広く使用された プラスチックパッケージとは異なる設計のプラスチックパッケージを有する半導 体装置を提供することである。導線の設計も通常の設計とは異なっている。その 方法では導線を直線化する上記のステップが取除かれる。Therefore, the object of the present invention is to reduce the cost of the hitherto widely used Semiconductors with plastic packages designed differently from plastic packages The objective is to provide a body device. The design of the conductor is also different from the usual design. the The method eliminates the above step of straightening the conductor.

同じことはモールドまたは埋設に続く錫めっきに適用される。The same applies to tinning following molding or burial.

半導体装置の高能率の時間処理能率か実現できる装置を提供することも本発明の 目的範囲内ものである。It is also an object of the present invention to provide a device that can realize high time processing efficiency of a semiconductor device. It is within the intended range.

本発明の基本的概念の1つは、分離したステップでカン形状のハウジングとして これまでダイを埋設またはモールドすることによって形成されたプラスチックパ ッケージを製造することであり、これは、例えばダイの挿入後にキャストレジン のようなプラスチック化合物でカンを充填するように、パッケージ処理において 使用されるスタートプラスチック並びに温度および圧力をかなり自由に選択でき るという利点を提供する。One of the basic concepts of the invention is that as a can-shaped housing in separate steps Previously, plastic parts were formed by embedding or molding a die. For example, after inserting the die, the cast resin In packaging processing, such as filling cans with plastic compounds such as There is considerable freedom in choosing the starting plastic used as well as the temperature and pressure. Provides the advantage of

本発明の別の基本的概念は、導線製造のスタート点で完全に異なっている。すな わちスプールに巻かれたワイヤから導線を形成し、このワイヤを未分離の製造段 階の主要部分に通し、プラスチックパッケージの形成すなわちカンの取付は後に だけ個々の半導体装置にそれを分離する。Another basic idea of the invention is completely different in terms of the starting point for wire production. sand That is, a conductor is formed from the wire wound on a spool, and this wire is transferred to an unseparated manufacturing stage. Through the main part of the floor, the formation of the plastic package, i.e. the installation of the can, will be done later. Just separate it into individual semiconductor devices.

本発明は以下の利点を提供する。低価格のプラスチックはカンに使用されること ができる。カン形状のハウジングを形成するためのプレスは簡単な構造でよく、 したがってこれまで使用されたプレスより小さい。説明された直線化装置は不要 になるため、高能率の時間処理効率が可能である。装置をひっくり返すことによ って後続される極性決定装置は不要なので、半導体装置は装置をひっくり返さず に同じ方向にテーピングされることができる。これは、ダイか半導体ウェハから 予め定められた極性を持つ導線間の位置に移動されることができ、テーピングか 行われるまで持続されることができるためである。The present invention provides the following advantages. Low cost plastic can be used for cans Can be done. The press for forming the can-shaped housing may have a simple structure; It is therefore smaller than presses used up to now. No linearization device required as described Therefore, high time processing efficiency is possible. by turning the device over. Since there is no need for a subsequent polarity determining device, the semiconductor device can be used without turning the device upside down. can be taped in the same direction. This can be done from a die or a semiconductor wafer. Can be moved into position between conductors with predetermined polarity and taped This is because it can be sustained until it is done.

以下、添付の図面を参照して本発明をさらに詳細に説明する。Hereinafter, the present invention will be described in further detail with reference to the accompanying drawings.

第1図は本発明による半導体装置の好ましい実施例の斜視図である。FIG. 1 is a perspective view of a preferred embodiment of a semiconductor device according to the present invention.

第2図は本発明の好ましい実施例の製造工程を示す。FIG. 2 shows the manufacturing process of a preferred embodiment of the invention.

第3図はかなり概略的に表された本発明による装置の種々のステーションの実施 例を示す。FIG. 3 shows a highly schematic representation of the implementation of the various stations of the device according to the invention. Give an example.

第]−図の斜視図は、以降簡単に“カン”と呼ばれる円筒形のカン形状のハウジ ング1および2本の導線3を含む本発明による完成した半導体装置の1実施例を 示す。The perspective view in Figure No.]-- shows a cylindrical can-shaped housing, hereinafter simply referred to as a "can". An embodiment of a completed semiconductor device according to the invention including a ring 1 and two conductive wires 3 is shown below. show.

カン1の前端1bにおいて、充填され硬化されたキャストレジン2が見られる。At the front end 1b of the can 1, a filled and hardened cast resin 2 can be seen.

第1図における後方導線3はそれが突出するカン1の底部1aを貫通していた。The rear conductor 3 in FIG. 1 passes through the bottom 1a of the can 1 from which it projects.

第2図の8つの図は本発明の好ましい実施例、すなわち円形断面の導線を備えた 半導体装置の製造の連続する段階を示す。この実施例は特に特定の電気特性を持 つ上記の整流器に適している。第2a図に示されたワイヤ30の一部に対して、 ダイの取付けが実行される内部導線端部を形成するために必要な工程の1一つが 行われる。The eight diagrams in FIG. 1 shows successive stages of manufacturing a semiconductor device. This embodiment has particularly specific electrical properties. Suitable for the above rectifiers. For the portion of wire 30 shown in FIG. 2a, One of the steps required to form the internal conductor ends on which die attach is performed is It will be done.

第2b図は、本発明の好ましい実施例において2状に成形されるオフセット部分 6が適切な工具によってどのように第2a図のワイヤ30上に形成されるかを示 す。単一のオフセットを形成することもまた容易に可能であり、その場合オフセ ットは左側始点からオフセット部分6の右端まで連続的に延在するため、ワイヤ の部分はほぼトレイ形に成形される。FIG. 2b shows an offset section formed in two shapes in a preferred embodiment of the invention. 6 is formed on the wire 30 of FIG. 2a by a suitable tool. vinegar. It is also easily possible to form a single offset, in which case the offset The cut extends continuously from the starting point on the left side to the right end of the offset section 6, so the wire The part is formed almost into a tray shape.

オフセットの形成と同時に、ワイヤ30はオフセット工具の作用領域において平 坦にされるため、半導体ダイ用の平坦な取付は面51.52が得られる。ワイヤ 軸Xと取付は面51.52との間の距離dはほぼダイの厚さの半分に等しくすべ きである。Simultaneously with the formation of the offset, the wire 30 is flattened in the working area of the offset tool. Because it is flattened, a flat mounting surface 51,52 for the semiconductor die is obtained. wire The distance d between the axis X and the mounting surface 51,52 is approximately equal to half the die thickness. It is possible.

第2c図は、ダイ4がオフセット61の近くに取付は表面の1つ51上に(第2 b図)その主面41の1つによりどのように位置されるかを示す。第2d図は、 中間部分63が内部導線端部80.70を得るために切取られることを示す。第 2e図は、中間部分63を切取ることによって得られた導線自由端部70がダイ 4上に移動され、後者の他方の主面42に結合された後の状態を示す。FIG. 2c shows that the die 4 is mounted near the offset 61 on one of the surfaces 51 (the second Figure b) shows how it is positioned by one of its main faces 41. Figure 2d shows The middle section 63 is shown being cut away to obtain the inner conductor end 80.70. No. Figure 2e shows that the free end 70 of the conductor obtained by cutting off the intermediate portion 63 is attached to the die. 4 and is coupled to the other main surface 42 of the latter.

第2f図に示されるように、カン1は第2g図に示された位置を占有するまで、 すなわち内部導線端部Go、 70が完全にカン内に位置し、導線31.32が それから軸方向に突出するまで導線32上をスリップされる。カンの内側寸法お よび導線端部60.70の寸法は、オフセット点61. [32(第2c図)が 完全にカン1内に位置するように互いに関して調節されなければならない。さら に、カン1の内部幅はそれらの間に存在するダイ4を備えた内部導線端部60. 70の外部寸法に適合されなければならなず、すなわち底部1aにおける孔はカ ン]が小さい力で適合か得られるように導線32の直径に適合されなければなら ないため、カン1は連続した処理工程中に外れることはない。As shown in Figure 2f, until can 1 occupies the position shown in Figure 2g, That is, the inner conductor end Go, 70 is completely located within the can, and the conductor wires 31 and 32 are It is then slipped over the conductor 32 until it projects axially. Inside dimensions of the can and the dimensions of the conductor ends 60.70 at the offset point 61. [32 (Figure 2c) They must be adjusted with respect to each other so that they lie completely within can 1. Sara The internal width of the can 1 includes the internal conductor ends 60. with the die 4 present therebetween. 70, i.e. the hole in the bottom 1a must be adapted to the external dimensions of the must be adapted to the diameter of the conductor 32 so that the fit is obtained with little force. Therefore, can 1 will not come off during successive processing steps.

第2h図はカン1におけるキャストレジン2を示し、これはカン1の全中空空間 を充填し、したがってダイ4をハーメチソクンールする。Figure 2h shows the cast resin 2 in can 1, which covers the entire hollow space of can 1. and thus hermetically seals die 4.

円形断面の代わりに、方形または長方形断面のワイヤが使用されることができる 。その場合には、もちろん取付は面51゜52が形成される必要がない。Instead of a circular cross section, a square or rectangular cross section wire can be used . In that case, of course, the mounting does not require that the surfaces 51 and 52 be formed.

複数の市販される状態の半導体装置を製造する際の連続した動作は以下の通りで ある。導線31.32はスプール39からのワイヤから形成される(第3図)。The sequence of operations when manufacturing multiple commercially available semiconductor devices is as follows: be. Conductors 31,32 are formed from wire from spool 39 (FIG. 3).

本発明の好ましい実施例において、ワイヤはすでに錫めっきされているが、スプ ール31から引出された後鍋めっきされてもよい。ワイヤが直線化および、また は引伸ばされた後、等しい間隔のオフセット部分6が形成され、これは第2図の 実施例に示された好ましい2形状を有する。オフセット部分6の間隔は、除去さ れる中間部分63の長さを考慮して完成した半導体装置上の所望の導線の長さに よって定められる。ワイヤ30の断面が円形である場合、その表面はダイ用の平 坦な取付は面を形成するようにオフセット処理期間中にオフセット部分において 平坦にされる。ダイはその主平面の1つでオフセット点61の1つの近くのオフ セット部分に取付けられる。中間部分63は切取られる。In a preferred embodiment of the invention, the wire is already tin-plated; It may be pan-plated after being pulled out from the roll 31. The wire is straightened and After being stretched, equally spaced offset portions 6 are formed, which are shown in FIG. It has two preferred shapes shown in the examples. The spacing of the offset portion 6 is removed. The desired length of the conductive wire on the completed semiconductor device is determined by considering the length of the intermediate portion 63 Therefore, it is determined. If the wire 30 has a circular cross section, its surface is flat for the die. Flat mounting is done at the offset part during the offset process so as to form a surface. flattened. The die is off near one of the offset points 61 in one of its major planes. Attached to the set part. The middle portion 63 is cut away.

ただ1つのオフセットが与えられた場合、オフセット部分6を中間で切断するだ けでよい。後者の場合、結果的なオフセット自由端部は、ダイ4を有する導線3 2を軸方向に180 ’回転し、その後ダイ上にオフセット自由端部を移動する ことによってダイ4の他方の主面42上に移動される。ダイ4の主面42はこの オフセット自由端部に結合される。好ましい別の方法において、結合部は2つの 主面41.42に対する2つの分離した連続工程または単一の同時工程のいずれ かで過剰の水素中で燃える各ダイ用の水素炎を使用するはんだ付けによって形成 されるため、錫めっきされたワイヤ30に対してダイ4の金属化された主面4] 、、 42をはんだ付けするためのフラックスは不要である。はんだ付けされる べきワイヤはまたホットプレート上で加熱されてもよい。或いは、はんだ付けす る代わりに導電性接着剤か使用されてもよい。カン1はダイ4を設けられた導線 端部60.70上をスリップされ、必要量のキャストレジン2が充填され硬化さ れる。最後に、機械的に完成された半導体装置は試験され、予め定められた“良 品“範囲に存在するものはテーピングされて、続いて印刷され、一方欠陥が発見 されたものは廃棄され、“良品”以外のものもテーピングされ、そうでなければ 印刷される。If only one offset is given, cut off the offset part 6 in the middle. It's fine. In the latter case, the resulting offset free end is the conductor 3 with the die 4 2 axially 180’ and then move the offset free end onto the die As a result, it is moved onto the other main surface 42 of the die 4. The main surface 42 of the die 4 is coupled to the offset free end. In another preferred method, the joint is formed between two Either two separate successive operations or a single simultaneous operation on the main surface 41.42 formed by soldering using a hydrogen flame for each die burning in an excess of hydrogen. the metallized main surface 4 of the die 4 against the tin-plated wire 30] ,, No flux is required for soldering 42. to be soldered The wire may also be heated on a hot plate. Or solder A conductive adhesive may be used instead. Can 1 is a conductor equipped with die 4 It is slipped over the end 60 and 70, filled with the required amount of cast resin 2, and hardened. It will be done. Finally, the mechanically completed semiconductor device is tested and met with a predetermined “good quality.” Items present in the range are taped and subsequently printed while defects are discovered. Those that are damaged are discarded, and those that are not “good” are taped and otherwise printed.

第3図は、説明された方法によって本発明による半導体装置を製造する際の本発 明による装置の構造をかなり概略的に示す。製造はワイヤ30が各ワイヤ30を 直線化し引伸ばす直線化ステーション40および引伸しステーション50へ走る ワイヤのスプール39よりスタートする。この直線化および引伸ばしは半導体装 置の製造処理全体の間一度たけ、すなわち処理の始めに行われる。いわば次のス テーションおよび処理工程は、ワイヤの直線性か不変であるように設計され実行 される。直線化および引伸ばしステーション40.50は、各ワイヤ30のため の対応したサブステーションを含み、これは第3図に示されていない。第3図の 左に示されている直線ステーション40の人口端部における7本のワイヤ30の 集中は、全てのワイヤかステーション40に入ることたけを示すものである。FIG. 3 shows the present invention in manufacturing a semiconductor device according to the present invention by the described method. The structure of the device according to the present invention is shown fairly schematically. The manufacturing process is such that each wire 30 Runs to straightening station 40 and stretching station 50 for straightening and stretching Start with the spool 39 of wire. This straightening and stretching is It is carried out only once during the entire manufacturing process, i.e. at the beginning of the process. So to speak, the next step tion and processing steps are designed and performed to ensure straightness or unaltered wire be done. Straightening and stretching stations 40.50 for each wire 30 3, which are not shown in FIG. Figure 3 of the seven wires 30 at the artificial end of the straight station 40 shown on the left. Concentration refers to all wires entering station 40.

引伸ばしステーション50を出た後、ワイヤは第3図のオフセットステーション 65に入り、さらに第3図はワイヤ30が円形断面である場合に、ワイヤと接触 するそれらの端部が対応した平坦な形状を有するため、同時に取付は表面51. 52(第2b図)を形成する2つのオフセットパンチ68.67を示す。After exiting the stretching station 50, the wire passes through the offset station of FIG. 65, and further in FIG. 3, when the wire 30 has a circular cross section, contact with the wire At the same time, the mounting is done on the surface 51., since their ends have a corresponding flat shape. Two offset punches 68, 67 are shown forming 52 (Fig. 2b).

たZ形状のオフセットがワイヤ30上に形成される。上記に説明された単一のオ フセットが形成される場合、2つのオフセットパンチ66、67の1つか適用さ れる。A Z-shaped offset is formed on the wire 30. The single op described above If an offset is formed, one of the two offset punches 66, 67 or the applied It will be done.

オフセットステーション65は本質的に同時に処理されるべきワイヤと同数すな わち例えば約100個のオフセットパンチまたは対のオフセットパンチ対を含む 。オフセットパンチの代わりに、適切なローラ装置が全てのワイヤに対して使用 されることかできる。Offset stations 65 have essentially the same number of wires to be processed simultaneously. i.e. including, for example, about 100 offset punches or pairs of offset punches. . Instead of offset punches, suitable roller devices are used for all wires I can do what I want.

オフセットステーション65を出た後、オフセットワイヤはダイ配置ステーショ ン75に入り、ここでダイはオフセット部分か、或はZ形状のオフセットか形成 された場合にはオフセット部分の1つ上に位置される。これも全てのワイヤに関 して同時に行われる。すなわちダイは、全てのダイにおいて例えばN型領域のよ うな同じ半導体領域が各ワイヤと接続されるように各上記の約100個のワイヤ 上に同時に位置される。After exiting offset station 65, the offset wire passes through die placement station. 75, where the die forms an offset section or a Z-shaped offset. If it is, it will be positioned one position above the offset part. This also applies to all wires. and are carried out at the same time. That is, the die has a Approximately 100 wires are connected to each of the above so that the same semiconductor area is connected with each wire. located on top at the same time.

上記の錫めっきされたワイヤの場合、例えば蒸着によって金属層を具備した既に 半導体ウエノh上のダイの2つの半導体領域を設けることが有効であり、これは 半導体領域が錫被覆にはんだ付けされることを可能にする。この目的に適した金 属は例えば金、パラジウムおよび銀である。In the case of the tin-plated wires mentioned above, already provided with a metal layer, e.g. by vapor deposition, It is effective to provide two semiconductor regions of the die on the semiconductor wafer, which is Allows the semiconductor area to be soldered to the tin coating. gold suitable for this purpose Examples of the genera are gold, palladium and silver.

約100個のダイのワイヤ上への同時的な配置は以下のように処理される。通常 ソーイングによって分割された半導体ウェハは保持されているダイの方向でさい の目に切られ、個々のダイはそれらか例えば吸引ピペットによって整列プレート 上に配置されるマガジンに移動され、ここでそれらの横方向のエツジは互いに平 行に整列され、それらの間において正確に同じ距離にされる。この処理は光学監 視装置によって容易に自動化されることができる。整列されたダイは、別のセッ トの吸引ピペットによってワイヤの取付は面上に位置される。Simultaneous placement of approximately 100 dies onto the wire is handled as follows. usually Semiconductor wafers separated by sawing are diced in the direction of the die being held. The individual dies are then aligned by e.g. a suction pipette on the plate. are moved to the magazine placed above, where their lateral edges are flat with each other. Aligned in rows with exactly the same distance between them. This process is It can be easily automated by visual equipment. Aligned dies are placed in another set. The attachment of the wire is placed on the surface by means of a suction pipette.

配置ステーション75は第1の切取りおよび供給ステーション80によって後続 され、オフセット部分6(第2b図)は切取られ、または中間部分63(第2C 図)かオフセットワイヤから切取られる。したがって、切取り動作の後、得られ た“左”のオフセット自由端部70は対応した前方運動をワイヤに実行させるこ とによってダイ4に移動され、一方“右”ワイヤはその位置に保持されている。Place station 75 is followed by a first cut and feed station 80 the offset part 6 (Fig. 2b) is cut out or the intermediate part 63 (Fig. 2C) ) or cut from offset wire. Therefore, after the cutting operation, the obtained The "left" offset free end 70 causes the wire to perform a corresponding forward movement. and to die 4, while the "right" wire is held in its position.

ステーション80はダイ結合ステーション85によって後続され、そこにおいて ダイ4の2つの主面41.42 (第2C図および第2d図)は錫めっきされた ワイヤにはんだ付けされる。Station 80 is followed by die bonding station 85, in which The two main faces 41, 42 (Figs. 2C and 2d) of die 4 are tin-plated. Soldered to wire.

これは、例えば上記の過剰の水素中の個々の水素炎動作によって行われるため、 錫は過剰の水素によって還元され、残留物か次の浄化処理において除去されなけ ればならないフラックスは不要である。したかって、本発明は導線の結合を処理 する付加的な利点を有し、化学的な工程は不要である。This is done, for example, by individual hydrogen flame operation in the above-mentioned excess hydrogen, so that The tin is reduced by excess hydrogen and the residue must be removed in the next purification process. No flux is required. Therefore, the present invention deals with the coupling of conductors. It has the added advantage that no chemical steps are required.

ステーション85は第2の切取りステーション90によって後続され、ここで例 えば100個のワイヤか同時に切取られる。Station 85 is followed by a second cutting station 90, in which example For example, 100 wires can be cut at the same time.

この地点で完成した半導体装置の予備段階への分離、すなわちカン1か内部導線 端部60.70上をスリップされ(第2e図乃至第2h図)、キャストレジンで 充填される製造段階にへの分離か行われる。At this point, the completed semiconductor device is separated into preliminary stages, i.e. can 1 or internal conductors. It is slipped over the end 60.70 (Figures 2e to 2h) and cast resin. Separation is done at the manufacturing stage where it is filled.

事前に例えば数百例ステーション95中のマガジン99中に設けられたカンは、 カン取付はステーション100において内部導線端部上をスリップされる。各構 造32.80..70.31は第2f図乃至第2h図に示されるようにカンの中 に挿入される。For example, the cans installed in advance in the magazine 99 in the station 95 for several hundred cases are The can attachment is slipped over the inner conductor end at station 100. Each structure Construction 32.80. .. 70.31 is inside the can as shown in Figures 2f to 2h. inserted into.

カン60への挿入を容易にするために後者はその開口1bで角を落されている。To facilitate insertion into the can 60, the latter is rounded at its opening 1b.

第2の切取りステーション90の背後において、伝送方向は90°たけ変化し、 ここでカンに入れられた半導体装置を含む各マガジン99はプラスチック化合物 充填ステーション105に伝送され、その正面において伝送方向は再び90°だ け変化されるため、カン1の開口1aは充填ステーション105の出口の下方に 配置される。出口の数はカンの数に等しく、例えば約100個である。しかしな がら、簡単にするために第3図において1つの出口106だけが示されている。Behind the second cutting station 90, the transmission direction changes by 90°; Each magazine 99 containing semiconductor devices placed in cans is made of plastic compound. is transmitted to the filling station 105, in front of which the direction of transmission is again 90°. opening 1a of can 1 is below the outlet of filling station 105. Placed. The number of outlets is equal to the number of cans, for example about 100. However However, only one outlet 106 is shown in FIG. 3 for simplicity.

マガジン99中のほぼ完成した半導体装置は、加熱部分111および冷却部分1 12からなる硬化ステーション110に移動される。マガジン99は冷却部分1 12の出口から取出され、試験ステーション115の充填入口中に移される。第 3図は半分づつ2つに分割されるため、硬化ステーション110は上部半分およ び下部半分の両方で示されている。これは本発明を理解し易くするために使用さ れているに過ぎず、2つの硬化ステ−ンヨンが存在することを意味するものでは ない。The almost completed semiconductor device in the magazine 99 is located in a heating section 111 and a cooling section 1. 12 to a curing station 110. Magazine 99 is cooling part 1 12 and transferred into the filling inlet of test station 115. No. Figure 3 is divided into two halves, so the curing station 110 is in the upper half and shown in both the upper and lower halves. This is used to make the invention easier to understand. This does not mean that there are two hardened stains. do not have.

第3図の実施例に示された試験および分類ステーション115は約1.00個の 半導体装置を同時に試験して、3つのグループたけに分類し、したがって“不良 品”コンテナ116、セット“良品“状態以外の特性を有する半導体装置用のコ ンテナ117および“良品“範囲にある装置用の出口l18だけを含む。The test and sort station 115 shown in the embodiment of FIG. Semiconductor devices are simultaneously tested and classified into three groups, and therefore "defective" Container 116 for "good product", set for semiconductor devices with characteristics other than "good product" status. It includes only the antenna 117 and the outlet 118 for devices in the "good" range.

“不良品″および″良品ではない″半導体装置が分類された後、この時点まで並 列に処理された“良品“の装置は直列的にすなわち時間的に連続してテーピング ステーション120に、したがって印刷ステーション125に移動される。リー ルステーンヨン130において、印刷されて市販される状態に準備された装置を 有するテープは最終的にリール131に巻取られる。After “defective” and “non-defective” semiconductor devices have been classified, up to this point “Good” devices processed in a row are taped serially, that is, continuously in time. It is moved to station 120 and therefore to printing station 125. Lee At Rusten Yon 130, the device was printed and ready for commercial sale. The tape is finally wound onto a reel 131.

国際調査報告 国際調査報告international search report international search report

Claims (10)

【特許請求の範囲】[Claims] (1)同軸上にある2つの導線と、 好ましくはキャストレジンであるプラスチック化合物を充填され、導線の1つの がその底部を貫通している予め形成されたカン形状の円筒形であることが好まし いプラスチックハウジングと、 対向している導線の内端部の側面間に結合された予め形成された半導体ダイと、 カン中に挿入される導線の内端部とを含む半導体装置。(1) Two conductors on the same axis, One of the conductors is filled with a plastic compound, preferably cast resin. is preferably in the form of a pre-formed can-shaped cylinder passing through its bottom. plastic housing and a preformed semiconductor die coupled between sides of opposing inner ends of the conductive wire; and an inner end of a conductive wire inserted into the can. (2)カン内でオフセットされた少なくとも1つの導線を含む請求項1記載の半 導体装置。(2) The half of claim 1 including at least one conductor offset within the can. conductor device. (3)半導体ダイと接続された側で半導体ダイ用の取付け表面に変形された内端 部を有する円形断面の導線を含む請求項1または2記載の半導体装置。(3) The inner end is transformed into a mounting surface for the semiconductor die on the side connected to the semiconductor die. 3. The semiconductor device according to claim 1, further comprising a conductive wire having a circular cross section. (4)(a)直線化および、または引伸ばされた後、等間隔のオフセット部分を 設けられた錫めっきされていることが好ましいワイヤのスプールから導線ステム が形成され、(b)半導体ダイの1つの主面がオフセット点の近くでオフセット 部分に結合され、 (c)オフセット部分がほぼ中央で切取られ、このようにして得られたオフセッ ト自由端部が結合された半導体ダイ上に移動され、半導体ダイの他方の主面に結 合され、(d)導線端部を具備した半導体ダイがカン中に挿入され、必要量のプ ラスチック化合物がカン中に充填され、続いて硬化され、 (e)機械的に仕上げられた半導体装置が試験され、予め定められた“良品”状 態の範囲にあるものがテーピングされ、続いて印刷される請求項2記載の複数の 市販される状態の半導体装置を製造する方法。(4) (a) After straightening and/or stretching, equally spaced offset portions A conductor stem from a spool of wire, preferably tin-plated, provided is formed and (b) one major surface of the semiconductor die is offset near the offset point. combined into parts, (c) The offset part is cut out approximately in the center, and the offset part thus obtained is The free end of the chip is moved over the bonded semiconductor die and bonded to the other major surface of the semiconductor die. (d) A semiconductor die with conductor ends is inserted into the can and the required amount of plastic is inserted into the can. A plastic compound is filled into the can and subsequently hardened, (e) Mechanically finished semiconductor devices are tested and have a predetermined “good quality” status. 3. A plurality of tapes according to claim 2, wherein the plurality of tapes are taped and subsequently printed. A method of manufacturing a semiconductor device in a commercially available state. (5)(a)直線化および、または引伸ばされた後等間隔のオフセット部分を設 けられ、同時に取付け面を設けられた錫めっきされていることが好ましいワイヤ のスプールから導線ステムが形成され、 (b)半導体ダイの1つの主面がオフセット点の近くで取付け面に結合され、 (c)オフセット部分がほぼ中央で切取られ、このようにして得られたオフセッ ト自由端部の取付け面が結合された半導体ダイ上に移動され、半導体ダイの他方 の主面に結合され、(d)導線端部を具備した半導体ダイがカン中に挿入され、 必要量のプラスチック化合物がカン中に充填され、続いて硬化され、 (e)機械的に仕上げられた半導体装置が試験され、予め定められた“良品”状 態の範囲にあるものがテーピングされ、続いて印刷される請求項2および3記載 の複数の市販される状態の半導体装置を製造する方法。(5) (a) After straightening and/or stretching, set offset portions at equal intervals. wire, preferably tin-plated, with a mounting surface provided at the same time. A conductor stem is formed from a spool of (b) one major surface of the semiconductor die is coupled to the mounting surface near the offset point; (c) The offset part is cut out approximately in the center, and the offset part thus obtained is the mounting surface of the free end is moved onto the bonded semiconductor die, and the other side of the semiconductor die is a semiconductor die coupled to a major surface of the can and (d) having a conductive wire end; The required amount of plastic compound is filled into the can, followed by curing, (e) Mechanically finished semiconductor devices are tested and have a predetermined “good quality” status. Claims 2 and 3, wherein the material is taped and subsequently printed. A method of manufacturing a plurality of commercially available semiconductor devices. (6)2つの連続したオフセット部分は二重オフセットによって形成され、2つ の連続したオフセット部分の中間部分が工程(c)において除去される請求項4 または5記載の方法。(6) Two consecutive offset parts are formed by double offset, and two consecutive offset parts 4. An intermediate portion of successive offset portions of is removed in step (c). or the method described in 5. (7)工程(a)乃至(c)は複数の好ましくは100個のスプールからステム 加工する同数のワイヤに関して同時に実行され、工程(d)は単一動作で同数の カンに対して同時に実行される請求項4および6または5および6記載の方法。(7) Steps (a) to (c) are performed to obtain stems from a plurality of spools, preferably 100. carried out simultaneously on the same number of wires to be processed, step (d) processes the same number of wires in a single operation. 7. A method according to claims 4 and 6 or 5 and 6, which is carried out simultaneously on cans. (8)過剰の水素中で燃える水素炎によりはんだ付けすることによって、各半導 体ダイの両主面が同時にはんだ付けされるか、或は一方の主面が第1のサイクル 工程ではんだ付けされ、他方の主面が次の工程ではんだ付けされる請求項7記載 の方法。(8) Each semiconductor is soldered by a hydrogen flame burning in excess hydrogen. Either both major faces of the body die are soldered at the same time, or one major face is soldered in the first cycle. Claim 7: soldered in a step, and the other main surface is soldered in a subsequent step. the method of. (9)伝送方向に配置された以下のステーション;直線化ステーションおよびま たは引伸しステーションと、必要ならば、取付け面も形成するオフセットステー ションと、 ダイ配置ステーションと、 第1の切取りおよび供給ステーションと、ダイ結合ステーションと、 第2の切取りステーションと、 マガジン中にカンを供給するステーションと、カン取付けステーションと、 プラスチック化合物充填ステーションと、硬化ステーションと、 試験および分類ステーションと、 テーピングステーションと、 印刷ステーションと、 市販される状態の半導体装置を取付けたテープ用のリールステーションとを含む 請求項7または8記載の方法を行うための装置。(9) The following stations arranged in the direction of transmission: straightening stations and or enlarger station and, if necessary, an offset station that also forms the mounting surface. tion and a die placement station; a first cut and feed station; a die bond station; a second cutting station; a station for feeding cans into the magazine; a can mounting station; a plastic compound filling station; a curing station; a testing and sorting station; taping station and printing station and and a reel station for tapes equipped with semiconductor devices in commercially available condition. Apparatus for carrying out the method according to claim 7 or 8. (10)伝送方向は第2の切取りステーションの背後およびプラスチック化合物 充填ステーションの前方において90°変化する請求項9記載の装置。(10) The transmission direction is behind the second cutting station and the plastic compound 10. Apparatus according to claim 9, characterized by a 90 DEG change in front of the filling station.
JP63502209A 1988-03-05 1988-03-05 Semiconductor device manufacturing method and manufacturing apparatus Expired - Lifetime JP2620355B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63502209A JP2620355B2 (en) 1988-03-05 1988-03-05 Semiconductor device manufacturing method and manufacturing apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63502209A JP2620355B2 (en) 1988-03-05 1988-03-05 Semiconductor device manufacturing method and manufacturing apparatus

Publications (2)

Publication Number Publication Date
JPH03503341A true JPH03503341A (en) 1991-07-25
JP2620355B2 JP2620355B2 (en) 1997-06-11

Family

ID=18527169

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63502209A Expired - Lifetime JP2620355B2 (en) 1988-03-05 1988-03-05 Semiconductor device manufacturing method and manufacturing apparatus

Country Status (1)

Country Link
JP (1) JP2620355B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015534286A (en) * 2012-11-10 2015-11-26 ヴィシェイ ジェネラル セミコンダクター,エルエルシーVishay General Semiconductor,Llc Semiconductor axial package

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4823332U (en) * 1971-07-27 1973-03-16

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4823332U (en) * 1971-07-27 1973-03-16

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015534286A (en) * 2012-11-10 2015-11-26 ヴィシェイ ジェネラル セミコンダクター,エルエルシーVishay General Semiconductor,Llc Semiconductor axial package

Also Published As

Publication number Publication date
JP2620355B2 (en) 1997-06-11

Similar Documents

Publication Publication Date Title
US3902148A (en) Semiconductor lead structure and assembly and method for fabricating same
US7365629B2 (en) Surface-mount coil package and method of producing the same
US3444441A (en) Semiconductor devices including lead and plastic housing structure suitable for automated process construction
CN1008569B (en) Invariable inductance and its manufacturing process
CA1086430A (en) Method and apparatus for the assembly of semiconductor devices
US4079509A (en) Method of manufacturing semi-conductor devices
US4196959A (en) Carrier strip for round lead pins and method for making the same
US5166098A (en) Method of manufacturing an encapsulated semiconductor device with a can type housing
US3978516A (en) Lead frame assembly for a packaged semiconductor microcircuit
US5232463A (en) Apparatus for manufacturing a semiconductor device
US5023702A (en) Semiconductor device, method of manufacturing the same, and apparatus for carrying out the method
JPH03503341A (en) Manufacturing method and equipment for semiconductor devices
US6006981A (en) Wirefilm bonding for electronic component interconnection
US20070134845A1 (en) Method of forming molded resin semiconductor device
US4819329A (en) Method of manufacturing multiwire lead assemblies
GB1171467A (en) Semiconductor Manufacturing Method and Apparatus
US4745682A (en) Method of connecting coil
JPH08148623A (en) Semiconductor device
US3941532A (en) Apparatus for manufacturing semiconductor devices
JPH02271511A (en) Manufacture of chip-type inductor
US3429030A (en) Method of fabricating semiconductor devices
JP2776898B2 (en) Manufacturing method of molded electronic parts
US3436821A (en) Method of manufacturing conductive pins and pellets
JPH0227522Y2 (en)
JPH04266036A (en) Semiconductor device in plastic package