JPH0347280Y2 - - Google Patents
Info
- Publication number
- JPH0347280Y2 JPH0347280Y2 JP1983142531U JP14253183U JPH0347280Y2 JP H0347280 Y2 JPH0347280 Y2 JP H0347280Y2 JP 1983142531 U JP1983142531 U JP 1983142531U JP 14253183 U JP14253183 U JP 14253183U JP H0347280 Y2 JPH0347280 Y2 JP H0347280Y2
- Authority
- JP
- Japan
- Prior art keywords
- master
- section
- dimming
- delay circuit
- changes
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000010354 integration Effects 0.000 claims description 11
- 239000003990 capacitor Substances 0.000 description 14
- 238000010586 diagram Methods 0.000 description 7
- 230000007423 decrease Effects 0.000 description 5
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
Description
【考案の詳細な説明】
〔技術分野〕
本考案は照明負荷の明るさを増減操作する調光
装置に関するものである。[Detailed Description of the Invention] [Technical Field] The present invention relates to a light control device that increases or decreases the brightness of a lighting load.
従来、調光レベル設定部(フエーダ)を操作す
ることにより、照明負荷の明るさを自由に増減操
作できるようにした調光装置が広く使用されてい
る。しかしながら、かかる従来例にあつては、フ
エーダを操作すると直ちに照明負荷の明るさが変
化するようになつており、したがつてフエーダを
急激に操作した場合には光出力も急激に変化し
て、視覚的にも心理的にも不快な感じを与えると
いう問題があつた。
BACKGROUND ART Conventionally, dimming devices have been widely used that allow the brightness of a lighting load to be freely increased or decreased by operating a dimming level setting section (fader). However, in such conventional examples, the brightness of the lighting load changes immediately when the fader is operated, and therefore, when the fader is suddenly operated, the light output also changes rapidly. There was a problem in that it gave a visually and psychologically unpleasant feeling.
本考案は上述のような点に鑑みて為されたもの
であり、調光レベル設定部を急激に操作した場合
においても光出力が徐々に変化するようにして常
に快適な調光制御を行ない得るようにした調光装
置を提供することを目的とするものである。
The present invention has been developed in view of the above-mentioned points, and even when the dimming level setting section is suddenly operated, the light output is gradually changed so that comfortable dimming control can be performed at all times. It is an object of the present invention to provide a light control device as described above.
以下本考案の構成を図示実施例について説明す
る。第1図は本考案の一実施例に係る調光装置の
概略構成を示す回路図である。同図において、
MF1〜MF3はマスターフエーダであり、各照明
負荷L1およびL3の明るさを一括して増減操作す
るものである。またSF1およびSF2はシングルフ
エーダであり、調光部A1,A2にそれぞれ調光レ
ベル信号を与えて、各照明負荷L1,L2の明るさ
をそれぞれ個別に増減操作するものである。マス
タフエーダMF1〜MF3およびシングルフエーダ
SF1,SF2は実施例では可変抵抗器によつて構成
されている。T1〜T3はマスタフエーダ切替部で
あり、各マスタフエーダMF1〜MF3のうちいず
れか1つの出力を遅延回路部Bに入力するように
なつている。このマスタフエーダ切替部T1〜T3
はフオトカプラよりなり、マスタフエーダ切替選
択機器Sによつていずれか1つがオンするように
制御されている。マスタフエーダ切替選択機器S
は例えばタイマユニツトよりなり、照明負荷L1,
L2をタイムスケジユール運転するようになつて
いる。遅延回路部Bはエミツタホロア接続された
入力バツフア用のトランジスタQ1と、CR積分回
路を構成するコンデンサCおよび抵抗Rと、エミ
ツタホロア接続された出力バツフア用のトランジ
スタQ2とから構成されている。今、マスタフエ
ーダMF1,MF2,MF3の出力がそれぞれ電位V1,
V2,V3(V1>V2>V3)と設定されており、マス
タフエーダMF1が選ばれている(つまり、マス
タフエーダ切替部T1がオン、T2,T3がオフして
いる)とすると、遅延回路部BのコンデンサCが
ある電位Vc1に充電され、シングルフエーダSF1,
SF2には上記電位Vc1からトランジスタQ2のベー
スエミツタ間順方向降下電圧VBEを差し引いた
電位が与えられる。次にマスタフエーダ切替選択
機器Sからマスタフエーダ切替部T2にオン信号
が出力されて、マスタフエーダMF2が選択され
ると、遅延回路部Bの入力電圧は電位V1から電
位V2に変化するため、コンデンサCの電荷が抵
抗Rを通つて放電されると同時に、調光レベル信
号もコンデンサCの電位と比例しながら緩やかに
別のレベルにまで変化する。以下同様にマスタフ
エーダMF1〜MF3を切替えたときには、各照明
負荷L1,L2の明るさは緩やかに別のレベルに増
減変化するものである。また現在選択されている
マスタフエーダ(例えばMF2)のつまみを操作
した場合にもその変化に追従してコンデンサCの
電位および調光レベル信号が緩やかに変化するも
のであり、したがつて照明負荷L1,L2の明るさ
は緩やかに変化するものである。ただし、シング
ルフエーダSF1やSF2を操作した場合には、照明
負荷L1,L2の明るさは直ちに変化する。これは
シングルフエーダSF1,SF2が本実施例では遅延
回路部Bよりも後段に設けられているためであ
る。
The configuration of the present invention will be described below with reference to illustrated embodiments. FIG. 1 is a circuit diagram showing a schematic configuration of a light control device according to an embodiment of the present invention. In the same figure,
MF 1 to MF 3 are master faders that collectively increase or decrease the brightness of each lighting load L 1 and L 3 . Furthermore, SF 1 and SF 2 are single faders, which apply dimming level signals to the dimming units A 1 and A 2 , respectively, and individually increase or decrease the brightness of each lighting load L 1 and L 2 . It is. Master feeder MF 1 to MF 3 and single feeder
In the embodiment, SF 1 and SF 2 are configured by variable resistors. T 1 to T 3 are master fader switching units, and the output of any one of the master faders MF 1 to MF 3 is input to the delay circuit unit B. This master feeder switching section T 1 to T 3
are composed of photocouplers, and one of them is controlled to be turned on by a master fader switching selection device S. Master fader switching selection device S
consists of a timer unit, for example, and the lighting load L 1 ,
I am starting to run L2 on a time schedule. The delay circuit section B is composed of an emitter-follower connected input buffer transistor Q1 , a capacitor C and a resistor R forming a CR integration circuit, and an emitter-follower connected output buffer transistor Q2 . Now, the outputs of master feeders MF 1 , MF 2 , MF 3 are at potential V 1 , respectively.
V 2 and V 3 (V 1 > V 2 > V 3 ), and master fader MF 1 is selected (that is, master fader switching section T 1 is on and T 2 and T 3 are off). ), the capacitor C of the delay circuit section B is charged to a certain potential Vc 1 , and the single fader SF 1 ,
SF 2 is given a potential obtained by subtracting the base-emitter forward drop voltage VBE of transistor Q 2 from the potential Vc 1 . Next, when an on signal is output from the master fader switching selection device S to the master fader switching unit T 2 and the master fader MF 2 is selected, the input voltage of the delay circuit unit B changes from the potential V 1 to the potential V 2 . At the same time that the charge in the capacitor C is discharged through the resistor R, the dimming level signal also gradually changes to another level in proportion to the potential of the capacitor C. Similarly, when the master faders MF 1 to MF 3 are switched, the brightness of each lighting load L 1 and L 2 gradually increases or decreases to another level. Furthermore, even when the knob of the currently selected master fader (for example, MF 2 ) is operated, the potential of capacitor C and the dimming level signal will gradually change in accordance with the change, and therefore the lighting load L will change gradually. The brightness of 1 and L 2 changes gradually. However, when the single fader SF 1 or SF 2 is operated, the brightness of the lighting loads L 1 and L 2 changes immediately. This is because the single faders SF 1 and SF 2 are provided at a later stage than the delay circuit section B in this embodiment.
ここにおいて、遅延回路部Bは、CR積分回路
の前段にエミツタホロア接続されたトランジスタ
Q1を有しており、マスタフエーダMF1〜MF3が
コンデンサCの充放電経路に挿入されていないか
ら、CR積分回路の時定数は抵抗Rとコンデンサ
Cとのみによつて決定されるのであり、マスタフ
エーダMF1〜MF3の操作によつてコンデンサC
の充放電曲線が変化することはない。すなわち、
マスタフエーダMF1〜MF3の設定状態により、
トランジスタQ1のエミツタ抵抗の両端電圧が変
化するのであり、このエミツタ抵抗の両端電圧と
コンデンサCの両端電圧との差に応じて、一定の
充放電曲線上でコンデンサCの両端電圧が変化す
るのである。 Here, the delay circuit section B is a transistor connected as an emitter follower at the front stage of the CR integration circuit.
Q 1 and the master feeders MF 1 to MF 3 are not inserted in the charging/discharging path of capacitor C, so the time constant of the CR integration circuit is determined only by resistor R and capacitor C. , capacitor C by operating master feeders MF 1 to MF 3 .
There is no change in the charge/discharge curve. That is,
Depending on the settings of master faders MF 1 to MF 3 ,
The voltage across the emitter resistor of transistor Q1 changes, and the voltage across capacitor C changes on a constant charge/discharge curve depending on the difference between the voltage across this emitter resistor and the voltage across capacitor C. be.
第2図は本考案の他の実施例の回路図である。
本実施例にあつては、遅延回路部Bにおける入力
バツフア用のトランジスタQ1の出力と出力バツ
フア用のトランジスタQ2の入力との間にオペア
ンプPと抵抗R、リレー接点r1、コンデンサCを
含む演算増幅部を設けたものであり、マスタフエ
ーダ切替選択機器Sの切替動作時にはワンシヨツ
トマルチバイブレータMVを介してトランジスタ
Q3、リレーR1が一定時間t1だけオンされて、リ
レー接点r1が一定時間t1だけ閉じるようになつて
いる。すなわち、この第2図実施例においては、
選択されているマスタフエーダ(例えばMF2)
を操作したときには、オペアンプPを通して直ち
に調光レベルの変化が得られるものであるが、マ
スタフエーダMF1〜MF3の切替時には上述のよ
うにリレー接点r1が一定時間t1の間オンされて、
オペアンプPの入出力間にコンデンサCが接続さ
れて積分回路が構成され、調光レベル信号が緩や
かに変化するものである。リレー接点r1が閉じて
いる時間t1は、マスタフエーダMF1〜MF3からの
出力電圧を最小から最大へ、または最大から最小
へ変化させたときに、調光レベルが最終到達レベ
ルに落ち着くまでの時間に設定されている。上記
一定時間t1の経過後にはリレーR1の接点r1は再び
開かれて、新たに選択されたマスタフエーダ(例
えばMF3)を操作したときには、調光レベルも
直ちに変化するものである。 FIG. 2 is a circuit diagram of another embodiment of the present invention.
In this embodiment, an operational amplifier P, a resistor R, a relay contact r 1 , and a capacitor C are connected between the output of the input buffer transistor Q 1 and the input of the output buffer transistor Q 2 in the delay circuit section B. When the master fader switching selection device S is switched, the transistor is connected via the one-shot multivibrator MV.
Q 3 , relay R 1 is turned on for a certain period of time t 1 and relay contact r 1 is closed for a certain period of time t 1 . That is, in this FIG. 2 embodiment,
Selected master fader (e.g. MF 2 )
When operating , a change in dimming level is immediately obtained through the operational amplifier P, but when switching the master faders MF 1 to MF 3 , the relay contact r 1 is turned on for a certain period of time t 1 as described above.
A capacitor C is connected between the input and output of the operational amplifier P to form an integrating circuit, and the dimming level signal changes gradually. The time t 1 that relay contact r 1 is closed is the period when the output voltage from master faders MF 1 to MF 3 is changed from minimum to maximum or from maximum to minimum until the dimming level settles to the final level. is set at the time. After the predetermined time t 1 has elapsed, the contact r 1 of the relay R 1 is opened again, and when the newly selected master fader (for example, MF 3 ) is operated, the dimming level changes immediately.
第3図実施例はコンデンサCおよび抵抗Rを含
む遅延回路部BをシングルフエーダSF1,SF2の
出力側、つまり調光部A1,A2の入力側に設けた
ものであり、マスタフエーダMF1〜MF3の切替
時および手動操作時のみならず、シングルフエー
ダSF1,PF2の手動操作時においても調光レベル
が緩やかに変化するようにしたものである。 In the embodiment shown in FIG. 3, a delay circuit section B including a capacitor C and a resistor R is provided on the output side of the single faders SF 1 and SF 2 , that is, on the input side of the dimming sections A 1 and A 2 . The dimming level is made to change gradually not only when switching between MF 1 to MF 3 and during manual operation, but also during manual operation of single faders SF 1 and PF 2 .
なお上記各実施例において、調光部A1,A2と
しては例えば弛張発振回路よりなるトリガ回路を
使用し、トライアツクのようなサイリスタを位相
制御して照明負荷L1,L2の調光レベルを制御す
るものである。また上記各実施例において、例え
ば第4図に例示するように、シングルフエーダ
SF1,SF2の前後にエミツタホロア接続されたト
ランジスタQ2を必ず設けているのは、数本〜数
十本のシングルフエーダSF1,SF2,…が接続さ
れているため、その数によつて各シングルフエー
ダSF1,SF2,…に印加される電圧が降下し、数
が多い場合には最大調光レベルが低下するという
不都合を防止するためである。 In each of the above embodiments, a trigger circuit made of a relaxation oscillation circuit, for example, is used as the dimming units A 1 and A 2 and the dimming level of the lighting loads L 1 and L 2 is adjusted by controlling the phase of a thyristor such as a triac. It controls the Furthermore, in each of the above embodiments, for example, as illustrated in FIG.
The reason why emitter-follower connected transistor Q 2 is always provided before and after SF 1 , SF 2 is because several to several dozen single feeders SF 1 , SF 2 ,... are connected, so the number of This is to prevent the inconvenience that the voltage applied to each single fader SF 1 , SF 2 , . . . drops and the maximum dimming level decreases when there are a large number of faders.
本考案は以上のように構成されており、照明負
荷を入力電圧に応じて調光制御する調光部の前段
に、入力電圧の変化を緩慢な電圧変化として出力
するCR積分回路を含む遅延回路部を接続したも
のであるから、調光レベル設定部の出力が急激に
変化した場合においても、照明負荷の明るさを決
定する調光部の入力電圧は常に緩慢に変化するも
のであり、したがつて照明負荷の明るさが急激に
変化するということはなく、視覚的にも心理的に
も不快な感じを与えることがなくなるという利点
がある。
The present invention is configured as described above, and includes a delay circuit including a CR integrating circuit that outputs changes in input voltage as slow voltage changes, in the front stage of a dimming section that controls dimming of a lighting load according to input voltage. Even if the output of the dimming level setting part changes rapidly, the input voltage of the dimming part, which determines the brightness of the lighting load, always changes slowly. As a result, the brightness of the lighting load does not change suddenly, and there is an advantage that it does not cause any discomfort both visually and psychologically.
また、遅延回路部がCR積分回路の前段にエミ
ツタホロアを備えているので、調光レベル設定部
がCR積分回路におけるコンデンサの充放電経路
に挿入されないのであり、CR積分回路の時定数
を調光レベル設定部とは独立して決定することが
できるのであつて、調光レベル設定部の操作で
CR積分回路の時間に対する電圧変化の特性が変
化することはないのである。このように、調光レ
ベル設定部がCR積分回路の時定数に影響を与え
ないので、CR積分回路を調光レベル設定部とは
独立して設計することができ、設計が容易になる
のである。 In addition, since the delay circuit section is equipped with an emitter follower before the CR integration circuit, the dimming level setting section is not inserted into the charge/discharge path of the capacitor in the CR integration circuit, and the time constant of the CR integration circuit is set to the dimming level. It can be determined independently from the setting section, and can be determined by operating the dimming level setting section.
The characteristics of voltage change with respect to time of the CR integration circuit do not change. In this way, since the dimming level setting section does not affect the time constant of the CR integration circuit, the CR integration circuit can be designed independently from the dimming level setting section, making the design easier. .
第1図は本考案の一実施例の回路図、第2図は
同上の他の実施例の回路図、第3図は同上のさら
に他の実施例の回路図、第4図は第1図実施例の
要部回路図である。
A1,A2は調光部、Bは遅延回路部、L1,L2は
照明負荷、MF1〜MF3はマスタフエーダである。
Fig. 1 is a circuit diagram of one embodiment of the present invention, Fig. 2 is a circuit diagram of another embodiment of the same as above, Fig. 3 is a circuit diagram of still another embodiment of the same as above, and Fig. 4 is a circuit diagram of another embodiment of the same as above. FIG. 2 is a circuit diagram of main parts of an embodiment. A 1 and A 2 are dimming units, B is a delay circuit unit, L 1 and L 2 are lighting loads, and MF 1 to MF 3 are master faders.
Claims (1)
部と、調光部の前段に接続され、入力電圧の変化
を緩慢な電圧変化として出力するCR積分回路を
含む遅延回路部と、遅延回路部の前段に接続され
る調光レベル設定部とを有した調光装置におい
て、遅延回路部は、CR積分回路の前段にエミツ
タホロアを備えて成る調光装置。 A dimmer section that controls dimming of the lighting load according to the input voltage, a delay circuit section that is connected before the dimmer section and includes a CR integration circuit that outputs changes in input voltage as slow voltage changes, and a delay circuit. The delay circuit section includes an emitter follower at the front stage of the CR integration circuit.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP14253183U JPS6060899U (en) | 1983-09-14 | 1983-09-14 | dimmer device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP14253183U JPS6060899U (en) | 1983-09-14 | 1983-09-14 | dimmer device |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS6060899U JPS6060899U (en) | 1985-04-27 |
JPH0347280Y2 true JPH0347280Y2 (en) | 1991-10-08 |
Family
ID=30318448
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP14253183U Granted JPS6060899U (en) | 1983-09-14 | 1983-09-14 | dimmer device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6060899U (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4698560B2 (en) * | 2006-11-24 | 2011-06-08 | スタンレー電気株式会社 | Variable load lighting circuit |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5186277A (en) * | 1975-01-24 | 1976-07-28 | Matsushita Electric Works Ltd |
-
1983
- 1983-09-14 JP JP14253183U patent/JPS6060899U/en active Granted
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5186277A (en) * | 1975-01-24 | 1976-07-28 | Matsushita Electric Works Ltd |
Also Published As
Publication number | Publication date |
---|---|
JPS6060899U (en) | 1985-04-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4747051A (en) | Device for modifying traveling speed of a motor vehicle | |
US4638507A (en) | Audio amplifier switch-on control circuit | |
SE8301026L (en) | CLUTCH DEVICE FOR CONTROL OF THE MOVEMENT OF AN ADJUSTMENT DEVICE, IN PARTICULAR A PATIENT CHAIR | |
JPH0347280Y2 (en) | ||
US5977717A (en) | Logic lighting control system | |
FI65518B (en) | DIGITALREGLERSYSTEM | |
US4560838A (en) | Apparatus for integrating a plurality of audio systems | |
JPS5696519A (en) | Tone control circuit | |
JPS5846721A (en) | Source switching circuit | |
JPS54116870A (en) | Automatic gain control circuit of amplifier | |
JPS56158511A (en) | Automatic gain control circuit | |
JPS5933037Y2 (en) | Tempo fine adjustment device | |
US2904699A (en) | Automatic headlight dimming system | |
JPS5941912A (en) | Dc voltage amplifier | |
JPS6284302A (en) | Proportional-plus-integral type adjuster | |
JPS5620317A (en) | Automatic level variable circuit | |
SU1056352A1 (en) | Stabilized secondary electric power supply system | |
JPH0351274B2 (en) | ||
US4074216A (en) | Receiver tuning circuit | |
US2866131A (en) | Light controlled oscillator-automatic headlamp dimmer system | |
JPS57201382A (en) | Digital television set | |
JPS6325770Y2 (en) | ||
GB2049967A (en) | Exposure control circuit | |
JPS57164220A (en) | Combustion controller | |
JPS5465283A (en) | Control method of heating temperature by heating accumulating floor |