JPH0344205A - Current mirror circuit - Google Patents

Current mirror circuit

Info

Publication number
JPH0344205A
JPH0344205A JP1181083A JP18108389A JPH0344205A JP H0344205 A JPH0344205 A JP H0344205A JP 1181083 A JP1181083 A JP 1181083A JP 18108389 A JP18108389 A JP 18108389A JP H0344205 A JPH0344205 A JP H0344205A
Authority
JP
Japan
Prior art keywords
resistor
transistor
current
circuit
mirror circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1181083A
Other languages
Japanese (ja)
Inventor
Mitsuharu Tsuchiya
土屋 満春
Fumio Yasui
文男 安井
Takashi Nakatsuka
隆 中塚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP1181083A priority Critical patent/JPH0344205A/en
Publication of JPH0344205A publication Critical patent/JPH0344205A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To set and correct the temperature characteristic of a current ratio of two currents of a current mirror circuit optionally by constituting a resistor connecting between a power supply and an emitter of a transistor(TR) pair forming the current mirror circuit with a non-correction part and a correction part and setting and correcting the resistance ratio of two resistors with the correction part. CONSTITUTION:An emitter of one TR Q1 of TRs Q1, Q2 whose bases are connected in common in a current mirror circuit 11 connects to a power supply Vcc via a 1st resistor R1 and the collector connects to a power supply Vee via a constant current circuit 3. Moreover, the emitter of the other TR Q2 connects to the power supply Vcc via a 2nd resistor R2 and the collector connects to a load circuit 4. Furthermore, the 1st resistor R1 consists of a non- correction part R1-1 and a correction part R1-2 and the 2nd resistor R2 consists of a non-correction part R2-1 and a correction part R2-2. Thus, the temperature characteristic attended with the deviation of the characteristic of the pair TR and the temperature dependency caused in the peripheral circuit are eliminated by adjusting the correction part.

Description

【発明の詳細な説明】 産業上の利用分野 本発明はカレントミラー回路に関するもので。[Detailed description of the invention] Industrial applications The present invention relates to a current mirror circuit.

特に精度の高い回路での温度特性を高精度に設定できる
ようにしたものである。
This makes it possible to set the temperature characteristics particularly in highly accurate circuits with high precision.

従来の技術 従来、この種のカレントミラー回路は、第6図に示すよ
うな構成であった。第6図で1はカレントミラー回路、
3は定電流回路、4は負荷回路である。カレントミラー
回路1は、第1.第2の抵抗R1e R2及びペースが
共通に接続されたトランジスタ対Q1. Q2から構成
されている。周知のように、カレントミラー回路ではト
ランジスタ対Q1.Q2及び2つの抵抗”1−R2を同
一特性、同一値とすることによシ、2つの電流11.I
2はその絶対値及び温度特性とも同一となシ、定電流回
路3で発生する定電流11の温度依存性がなければ、負
荷回路4に与えられる電流値は11 で、かつその温度
特性は0となる。しかしこの種のカレントミラー回路で
上記の特性を実現する条件は。
2. Description of the Related Art Conventionally, this type of current mirror circuit has had a configuration as shown in FIG. In Figure 6, 1 is a current mirror circuit.
3 is a constant current circuit, and 4 is a load circuit. The current mirror circuit 1 includes a first . A transistor pair Q1 . with a second resistor R1e R2 and a pace connected in common. It consists of Q2. As is well known, in a current mirror circuit, transistor pair Q1. By making Q2 and the two resistors 1-R2 have the same characteristics and the same value, two currents 11.I
2 has the same absolute value and temperature characteristics.If the constant current 11 generated in the constant current circuit 3 had no temperature dependence, the current value given to the load circuit 4 would be 11, and its temperature characteristics would be 0. becomes. However, what are the conditions for achieving the above characteristics with this type of current mirror circuit?

トランジスタ対Q!、Q2の特性が完全に揃っているこ
とであるが、現実にはIC生産工程で発生する要因や2
つの抵抗R1,R2の僅かな差、さらに当該回路以外の
回路で発生する要因にょシ、どうしても温度依存性を呈
している。これは、D/A。
Transistor vs. Q! , the characteristics of Q2 are completely aligned, but in reality, factors that occur in the IC production process and
The slight difference between the two resistors R1 and R2, as well as factors occurring in circuits other than the circuit concerned, inevitably exhibit temperature dependence. This is D/A.

ム/Dコンバータや高精度演算を行う回路では。In circuits that perform high-precision calculations, such as computer-to-digital converters and high-precision calculations.

温度による特性変動が無視できなくなるなど大きな欠点
を有していた。
It had major drawbacks such as non-negligible variations in characteristics due to temperature.

発明が解決しようとする課題 本発明は、このような問題点を解決するもので。Problems that the invention aims to solve The present invention solves these problems.

高精度回路に適した温度特性の優れたカレントミラー回
路を可能にし、さらには1周辺も含めた回路全体の温度
特性の修正を可能にしたものである。
This makes it possible to create a current mirror circuit with excellent temperature characteristics that is suitable for high-precision circuits, and it also makes it possible to modify the temperature characteristics of the entire circuit, including one periphery.

課題を解決するための手段 この課題を解決するため本発明は、カレントミラー回路
を構成する2つの抵抗比を1/1から僅かにずらすよう
な構成としたものである。
Means for Solving the Problem In order to solve this problem, the present invention has a structure in which the ratio of two resistances constituting a current mirror circuit is slightly shifted from 1/1.

作用 これによう、対トランジスタの特性ずれに伴う温度特性
や周辺回路で発生する温度依存性の解消が可能となる。
In this manner, it is possible to eliminate temperature characteristics caused by deviations in characteristics between transistors and temperature dependence occurring in peripheral circuits.

実施例 第1図は、本発明のカレントミラー回路の一実施例の構
成を示す図で、11は第1のカレントミラー回路であう
、このカレントミラー回路11のベースが共通に接続さ
れたトランジスタ対Q1.Q2の一方のトランジスタQ
1のエミッタは第1の抵抗R1を介して電源Vcoに接
続され、コレクタは定電流回路3を介して電源V・6に
接続され、他方のトランジスタq2のエミッタは第2の
抵抗R2を介して電源Vccに接続され。
Embodiment FIG. 1 is a diagram showing the configuration of an embodiment of the current mirror circuit of the present invention. Reference numeral 11 denotes a first current mirror circuit, and the bases of the current mirror circuit 11 are connected in common to a pair of transistors Q1. .. One transistor Q of Q2
The emitter of one transistor q2 is connected to the power supply Vco through the first resistor R1, the collector is connected to the power supply Vco through the constant current circuit 3, and the emitter of the other transistor q2 is connected to the power supply Vco through the second resistor R2. Connected to power supply Vcc.

コレクタは負荷回路4に接続されている。筐た、上記第
1の抵抗R1は無修正部”1−1と修正部R1−2から
構成され、さらに第2抵抗R2は無修正部R2−1と修
正部R2−2から構成されている。ここでその動作につ
いて説明する。
The collector is connected to a load circuit 4. The first resistor R1 is composed of an unmodified part "1-1" and a modified part R1-2, and the second resistor R2 is composed of an unmodified part R2-1 and a modified part R2-2. .The operation will be explained here.

第1のカレントミラー回路11の2つの抵抗R1* R
2の比R1/R2が1からずれたときの2つの電流11
 m ”2の比”2/Itの温度特性は次のようになる
Two resistors R1*R of the first current mirror circuit 11
Two currents 11 when the ratio R1/R2 of 2 deviates from 1
The temperature characteristics of m "ratio of 2" 2/It are as follows.

II R1+ v!+11 =I1 ”2 + v11
12・・・・・■ 以上の式■、■、■より。
II R1+v! +11 =I1 ”2 + v11
12...■ From the above formulas ■, ■, and ■.

I2/I、温度特性1〒(1,/I、 ) =83.5
X1076上式■は2つの電流の比”2/ Itが、1
のときは温度特性は0となるか、(I2  II)が、
正・負で温度特性の極性が異なり、かり電流比I2/1
1の大きさによう、温度特性の大きさも変わることを示
している。このことはすなわち、カレントミラー回路の
トランジスタ対のそれぞれのエミッタと電源Teaの間
に接続される抵抗R1、R2の比を変えることにより、
この回路の電流比”2/”1の温度特性の極性及び大き
さが変えられることを意味し、第1図の実施例では、2
つの抵抗R+ + ”2を、無修正部R+−1+’2−
1と修正部R1−2+R2−2から構成し、修正部の抵
抗をレーザ修正機等で切削してその抵抗値を変化させる
ことにより、所望の温度特性が得られるようにしている
I2/I, temperature characteristic 1〒(1,/I, ) =83.5
X1076 above formula ■ is the ratio of two currents "2/It" is 1
When , the temperature characteristic is 0 or (I2 II) is
The polarity of the temperature characteristic is different between positive and negative, and the current ratio I2/1
1, the magnitude of the temperature characteristics also changes. This means that by changing the ratio of resistors R1 and R2 connected between the respective emitters of the transistor pairs of the current mirror circuit and the power supply Tea,
This means that the polarity and magnitude of the temperature characteristic of the current ratio "2/"1 of this circuit can be changed, and in the embodiment of FIG.
one resistor R+ + '2, the unmodified part R+-1+'2-
1 and modification parts R1-2+R2-2, and by cutting the resistance of the modification part with a laser modification machine or the like to change its resistance value, desired temperature characteristics can be obtained.

2つの抵抗の比R1/R2をずらせて、カレントミラー
回路の電流比I2/I、の温度特性を精度よく設定する
とき、抵抗比R1/R2をずらす方法として、第1の抵
抗R1と第2の抵抗R2の双方を修正する方法と1片方
のみを修正する方法がある。
When setting the temperature characteristics of the current ratio I2/I of the current mirror circuit with high accuracy by shifting the ratio R1/R2 of the two resistors, one way to shift the resistance ratio R1/R2 is to set the first resistor R1 and the second resistor There are two methods of modifying both resistances R2 and a method of modifying only one of them.

電流比Iz/I+の温度特性調整に求める極性と、その
大きさにより、上記のいずれかの方法が選択される4、
このようにして、カレントミラー回路の電流比12/I
、の温度特性を精度よく設定することによシ、負荷回路
4に与えられる電流は、トランジスタ対Q、、Q2の僅
かな特性ずれや定電流回路3.その他の周辺回路で発生
する全ての温度依存特性を補正して、温度依存性の非常
に小さいものにできる。
One of the above methods is selected depending on the polarity and magnitude required for adjusting the temperature characteristics of the current ratio Iz/I+4.
In this way, the current ratio of the current mirror circuit is 12/I
By accurately setting the temperature characteristics of the transistors Q, , Q2, the current given to the load circuit 4 can be controlled by setting the temperature characteristics of the constant current circuit 3, . All temperature-dependent characteristics occurring in other peripheral circuits can be corrected to have extremely low temperature dependence.

第1図の実施例の場合、その温度特性をほぼ0とするこ
とは説明したが、電流比I2/11を1からずらせてい
るため、負荷回路4に与えられる電流工2は、基の電流
I、とは異なっている。負荷回路によっては、 I、 
:I2となることが要望されるが、それを実現する実施
例を第2図に示す。
In the case of the embodiment shown in FIG. 1, it has been explained that the temperature characteristic is approximately 0, but since the current ratio I2/11 is shifted from 1, the current factor 2 given to the load circuit 4 is the base current It is different from I. Depending on the load circuit, I,
:I2 is desired, and an embodiment that achieves this is shown in FIG.

第2図の実施例は、負荷回路部が第2のカレントミラー
回路で構成されている例で、トランジスタ対Q、、Q2
と抵抗R1、R2からなる第1のカレントミラー回路1
1.トランジスタ対Qs 、Qaと抵抗R5,R4から
なる第2のカレントミラー回路12と定電流回路3から
構成され、第1のカレントミラー回路1の出力電流が第
2のカレントミラー回路12のベースが共通に接続され
たトランジスタ対Q3、Q4の一方のトランジスタQ3
のコレクタに接続され、そのトランジスタQ、のエミ、
フタは第3の抵抗R5を介して電源Veeに接続され、
他方のトランジスタQ4のエミッタは第4の抵抗R4を
介して電源Teaに接続され、第1のカレントミラー回
路11の第1.第2の抵抗比R1/R2(=にとする)
に対応して、第3の抵抗の値はR1/ R2=1の時の
値の1/kとなるようにしている。
The embodiment shown in FIG. 2 is an example in which the load circuit section is composed of a second current mirror circuit, and the transistor pair Q, , Q2
and a first current mirror circuit 1 consisting of resistors R1 and R2.
1. It is composed of a second current mirror circuit 12 consisting of a transistor pair Qs, Qa and resistors R5, R4, and a constant current circuit 3, and the output current of the first current mirror circuit 1 is connected to the base of the second current mirror circuit 12. One transistor Q3 of the transistor pair Q3, Q4 connected to
The emitter of the transistor Q, which is connected to the collector of
The lid is connected to the power supply Vee via a third resistor R5,
The emitter of the other transistor Q4 is connected to the power supply Tea through the fourth resistor R4, and the emitter of the first current mirror circuit 11 is connected to the power source Tea. Second resistance ratio R1/R2 (=)
Correspondingly, the value of the third resistor is set to be 1/k of the value when R1/R2=1.

以下その動作について説明する。The operation will be explained below.

I、XR,:I、XR2・・・・・・■ここで、電流比
I、/I、 :R,/R2:にとすると。
I, XR, :I, XR2... ■Here, if the current ratio is I, /I, :R, /R2:.

I、 == I2より I、XR5=I2XR,’=kXI、XR,’   ・
−=・・■となる第3の抵抗R,°が選択されれば、ト
ランジスタQ4のコレクタ電流l0ut=工4ハ第1の
カレントミラー回路11の第1.第2の抵抗比R/R1
の時と等しくなる。
I, == I2 from I, XR5=I2XR,'=kXI,XR,' ・
If the third resistor R,° is selected such that -=...■, then the collector current l0ut of the transistor Q4 is equal to the first current mirror current l0ut of the first current mirror circuit 11. Second resistance ratio R/R1
It becomes equal to the time of .

ここで、式■より。Here, from formula ■.

R’ = rxR,・・・・・・■ となり、第3の抵抗の値はR,/R2=1の時の値の1
/kとなる。
R' = rxR,...■, and the value of the third resistor is 1 of the value when R, /R2 = 1.
/k.

精度の高いカレントミラー回路では、トランジスタ対の
内、ダイオード接続されるトランジスタCh、Qsのベ
ース電流の影響が無視できなくなる。
In a highly accurate current mirror circuit, the influence of the base currents of the diode-connected transistors Ch and Qs in the transistor pair cannot be ignored.

第3図は、このようなトランジスタのベース電流補正を
かけようとするもので、トランジスタQ、lが、トラン
ジスタQ、のペース電流補正を。
Fig. 3 shows an attempt to correct the base current of such a transistor, and transistors Q and l correct the base current of transistor Q.

そして、トランジスタQ5°が、トランジスタQ5のペ
ース電流補正を行っている。
Transistor Q5° corrects the pace current of transistor Q5.

このようなペース電流補正は、半導体回路で。Such pace current correction is done with semiconductor circuits.

一般に実施されているものであり、説明は省略する。Since this is commonly practiced, the explanation will be omitted.

第4図は本発明の第3の実施例を示すもので。FIG. 4 shows a third embodiment of the present invention.

特に高精度特性が要求されるD/A、ム/Dコンバータ
回路を構成する例である。
This is an example of configuring a D/A and MU/D converter circuit that particularly requires high precision characteristics.

第4図の実施例では、第1のカレントミラー回路11に
トランジスタQ、と対をなすトランジスタQpと、上記
トランジスタQpのエミッタと電源Vocとの間に抵抗
Rpを追加接続し、第2のカレントミラー回路2のトラ
ンジスタQ3と対をなす複数個のトランジスタQ5.Q
6.・・・・・・及び上記複数個のトランジスタQs−
Q6.・・・・・・それぞれのエミッタと電源Veeの
間に抵抗R5,R6,・・・・・・を追加接続し、トラ
ンジスタQpのコレクタからの出力型fiIbpo及び
トランジスタQ−s  と対をなす全てのトランジスタ
の出力電流を加算して!光出力I outとなるように
構成されている。
In the embodiment shown in FIG. 4, a transistor Qp is paired with the transistor Q in the first current mirror circuit 11, and a resistor Rp is additionally connected between the emitter of the transistor Qp and the power supply Voc. A plurality of transistors Q5, which are paired with the transistor Q3 of the mirror circuit 2. Q
6. ...and the plurality of transistors Qs-
Q6.・・・・・・Resistors R5, R6, ・・・・・・ are additionally connected between each emitter and the power supply Vee, and the output type fiIbpo from the collector of the transistor Qp and all that are paired with the transistor Q-s are connected. Add the output currents of the transistors! It is configured so that the optical output is I out.

すなわち、第4図の実施例では、第2図に示した第1.
第2のカレントミラー回路で、トランジスタQ1  と
対をなすもう1個のトランジスタQpと、トランジスタ
Qs  と対をなす複数個のトランジスタQs 、Qb
 、・・・・・・を追加接続している。第4図の実施例
では、第2のカレントミラー回路2のトランジスタQ、
と対をなす複数個のトランジスp Qa + Q5 +
 Q6.・・・・・・のそれぞれのエミッタと電源Ve
eの間に接続された抵抗Qa 、 Qs 、Qb−・・
・・・・の値を1.2,4.・・・・・・と重み付けす
ることにょシ、それぞれノコレクタ′wL流I MSB
 、 Ib1t 2 。
That is, in the embodiment shown in FIG. 4, the first embodiment shown in FIG.
In the second current mirror circuit, another transistor Qp is paired with the transistor Q1, and a plurality of transistors Qs, Qb are paired with the transistor Qs.
,... are additionally connected. In the embodiment of FIG. 4, the transistor Q of the second current mirror circuit 2,
A plurality of transistors p Qa + Q5 + paired with
Q6. Each emitter and power supply Ve
Resistors Qa, Qs, Qb connected between e...
The value of ... is 1.2, 4.・・・・・・It is important to weight each collector'wL style I MSB.
, Ib1t 2 .

I bit a 、−−−・=は2mム、111ム、 
0.5 ml・・・・・と重み付けされた値となう、こ
れらトランジスタQa、Q5.Qb・・・・・・のコレ
クタ出力電流を加算して電流出力Ioutとしている。
I bit a, ---・= is 2 mm, 111 mm,
These transistors Qa, Q5 . . . have a weighted value of 0.5 ml... The collector output currents of Qb... are added to form the current output Iout.

一方、第1のカレントミラー回路11のトランジスタQ
pからの電流I bpoは、電流出力点Ioutに接続
することにより、D/A、ム/Dコンバータをパイホー
ラモードで動作させるのに用いている。第4図の実施例
にかいても、第1のカレントミラー回路11の2つの抵
抗R1、R2の比R1/ R2の設定にょシ、電流比I
2/11の温度特性を任意に設定することが可能で、温
度特性の非常に優れたD/A、ム/Dコンバータの構成
が可能となる。
On the other hand, the transistor Q of the first current mirror circuit 11
The current Ibpo from p is connected to the current output point Iout and is used to operate the D/A and mu/D converters in the pie-hole mode. Also in the embodiment shown in FIG. 4, the setting of the ratio R1/R2 of the two resistors R1 and R2 of the first current mirror circuit 11, and the current ratio I
The temperature characteristics of 2/11 can be set arbitrarily, making it possible to configure D/A and MU/D converters with extremely excellent temperature characteristics.

第4図に示したカレントミラー回路を、実際にD/A、
ム/Dコンバータとして動作させるには。
The current mirror circuit shown in Fig. 4 is actually used as a D/A.
To operate as a system/D converter.

第2のカレントミラー回路12のそれぞれのトランジス
タQ4.Q5.Q6.・・・・・・の電流出力部にスイ
ッチ回路を付加しなければならないが、一般にD/A、
ム/Dコンバータで実施されているものであり、説明を
省略する。
Each transistor Q4 of the second current mirror circuit 12. Q5. Q6. It is necessary to add a switch circuit to the current output section of ......, but generally D/A,
This is implemented in a system/D converter, so the explanation will be omitted.

第6図に示す実施例では1本発明のカレントミラー回路
を重み付け電流発生回路として作動させるD/Aコンバ
ータロを内蔵し、これにコンパレータ6と、逐次近似レ
ジスタ7を接続し、逐次近似型ム/Dコンバータヲ構成
したものである。このム/Dコンバータの場合も、温度
特性の非常に優れた特性を実現することが可能となる。
The embodiment shown in FIG. 6 has a built-in D/A converter that operates the current mirror circuit of the present invention as a weighted current generating circuit, and a comparator 6 and a successive approximation register 7 are connected to this, and a successive approximation type resistor 7 is connected to the D/A converter. /D converter. Also in the case of this MU/D converter, it is possible to realize extremely excellent temperature characteristics.

発明の効果 以上のように本発明によれば、カレントミラー回路を形
成するトランジスタ対のそれぞれのエミッタと電源の間
に接続される抵抗を、無修正部と修正部から構成し、2
つの抵抗の抵抗比を上記の修正部で任意に設定、修正す
ることによう、カレントミラー回路の2つの電流の電流
比の温度特性を任意に設定、修正することが可能となシ
、非常に精度の高い温度特性を有する回路構成が可能と
なる。
Effects of the Invention As described above, according to the present invention, the resistor connected between each emitter of a transistor pair forming a current mirror circuit and a power supply is composed of an unmodified part and a modified part;
Just as it is possible to arbitrarily set and modify the resistance ratio of the two resistors using the correction section described above, it is also possible to arbitrarily set and modify the temperature characteristics of the current ratio of the two currents in the current mirror circuit. A circuit configuration with highly accurate temperature characteristics becomes possible.

【図面の簡単な説明】[Brief explanation of drawings]

第1図〜第4図はそれぞれ本発明の実施例を示す回路図
、第6図は本発明のカレントミラー回路を用いたム/D
コンバータの回路図、第6図は従来のカレントミラー回
路の回路図である。 11.12・・・・・・カレントミラー回路、3・・・
・・・定電流回路、4・・・・・・負荷回路、6・・・
・・・D/Aコンバータ、 Q、−Q2 、Qs 、Q
4.Q、’−Qs°、Qp・・・・・・トランジスタ、
R1・・・・・・第1の抵抗、R2・・・・・・第2の
抵抗、R5・・・・・・第3の抵抗、R4・・・・・・
第4の抵抗。     R 1−1歩   2−1 ・・・・・・無修正部。 R1−2−R2J ・・・・・・修 止部。
Figures 1 to 4 are circuit diagrams showing embodiments of the present invention, and Figure 6 is a circuit diagram using the current mirror circuit of the present invention.
The converter circuit diagram, FIG. 6, is a circuit diagram of a conventional current mirror circuit. 11.12...Current mirror circuit, 3...
...Constant current circuit, 4...Load circuit, 6...
...D/A converter, Q, -Q2, Qs, Q
4. Q, '-Qs°, Qp...transistor,
R1...First resistor, R2...Second resistor, R5...Third resistor, R4...
Fourth resistance. R 1-1 step 2-1 ...... Uncensored part. R1-2-R2J...Repair part.

Claims (5)

【特許請求の範囲】[Claims] (1)ベースが共通に接続されたトランジスタ対のうち
一方のトランジスタのエミッタを第1抵抗を介して電源
に接続するとともに、コレクタを定電流回路を介して電
源に接続し、他方のトランジスタのエミッタを第2抵抗
を介して電源に接続するとともに、コレクタを負荷回路
に接続し、かつ上記第1抵抗、第2抵抗は無修正部と修
正部から構成されていることを特徴とするカレントミラ
ー回路。
(1) Out of a pair of transistors whose bases are commonly connected, the emitter of one transistor is connected to the power supply through the first resistor, the collector is connected to the power supply through the constant current circuit, and the emitter of the other transistor is connected to the power supply through the constant current circuit. is connected to a power source via a second resistor, and its collector is connected to a load circuit, and the first resistor and second resistor are comprised of an unmodified part and a modified part. .
(2)第1抵抗と第2抵抗の双方、又は片方の修正部の
修正により、抵抗比を変化させ、負荷回路に与えられる
電流の温度特性を修正するように構成した請求項1記載
のカレントミラー回路。
(2) The current according to claim 1, wherein the resistance ratio is changed by modifying both or one of the first resistor and the second resistor, and the temperature characteristics of the current applied to the load circuit are modified. mirror circuit.
(3)トランジスタ対Q_1、Q_2と抵抗R_1、R
_2からなる第1カレントミラー回路、トランジスタ対
Q_3、Q_4と抵抗R_3、R_4からなる第2カレ
ントミラー回路および定電流回路から構成され、第1カ
レントミラー回路の出力電流を第2カレントミラー回路
のベースが共通に接続されたトランジスタ対Q_3、Q
_4の一方のトランジスタQ_3のコレクタに入力し、
そのトランジスタQ_3のエミッタを第3抵抗R_3を
介して電源Veeに接続するとともに、他方のトランジ
スタQ_4のエミッタを第4抵抗R_4を介して電源V
eeに接続し、第1カレントミラー回路の第1、第2抵
抗比R_1/R_2(=kとする)に対応して、第3抵
抗の値をR_1/R_2=1の時の値の1/kとなるよ
うにした請求項1記載のカレントミラー回路。
(3) Transistor pair Q_1, Q_2 and resistors R_1, R
It consists of a first current mirror circuit consisting of a transistor pair Q_3 and Q_4 and a resistor R_3 and R_4, and a constant current circuit. A pair of transistors Q_3, Q connected in common
input to the collector of one transistor Q_3 of _4,
The emitter of the transistor Q_3 is connected to the power supply Vee through the third resistor R_3, and the emitter of the other transistor Q_4 is connected to the power supply V through the fourth resistor R_4.
ee, and the value of the third resistor is set to 1/1 of the value when R_1/R_2=1, corresponding to the first and second resistance ratio R_1/R_2 (=k) of the first current mirror circuit. 2. The current mirror circuit according to claim 1, wherein the current mirror circuit is configured such that k.
(4)第1カレントミラー回路にトランジスタQ_1と
対をなすトランジスタQ_pおよびこのトランジスタQ
_pのエミッタと電源Vccとの間に抵抗R_pを接続
し、第2カレントミラー回路のトランジスタQ_3と対
をなす複数個のトランジスタ及び上記複数個のトランジ
スタのそれぞれのエミッタと電源Veeの間に抵抗を接
続し、トランジスタQ_pのコレクタからの出力電流及
びトランジスタQ_3と対をなす全てのトランジスタの
出力電流を加算して電流出力となるようにした請求項3
記載のカレントミラー回路。
(4) Transistor Q_p paired with transistor Q_1 and this transistor Q in the first current mirror circuit
A resistor R_p is connected between the emitter of _p and the power supply Vcc, and a resistor is connected between the emitters of the plurality of transistors paired with the transistor Q_3 of the second current mirror circuit and the plurality of transistors and the power supply Vee. Claim 3, wherein the output current from the collector of the transistor Q_p and the output current of all the transistors paired with the transistor Q_3 are added to form a current output.
The current mirror circuit described.
(5)請求項4記載のカレントミラー回路を重み付け電
流発生回路として作動させるD/A変換回路。
(5) A D/A conversion circuit that operates the current mirror circuit according to claim 4 as a weighting current generation circuit.
JP1181083A 1989-07-12 1989-07-12 Current mirror circuit Pending JPH0344205A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1181083A JPH0344205A (en) 1989-07-12 1989-07-12 Current mirror circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1181083A JPH0344205A (en) 1989-07-12 1989-07-12 Current mirror circuit

Publications (1)

Publication Number Publication Date
JPH0344205A true JPH0344205A (en) 1991-02-26

Family

ID=16094519

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1181083A Pending JPH0344205A (en) 1989-07-12 1989-07-12 Current mirror circuit

Country Status (1)

Country Link
JP (1) JPH0344205A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6271710B1 (en) * 1995-06-12 2001-08-07 Mitsubishi Denki Kabushiki Kaisha Temperature dependent circuit, and current generating circuit, inverter and oscillation circuit using the same
KR20020033678A (en) * 2002-03-02 2002-05-07 김낙구 The apartment made form a core joint ownership for tower type

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5335350A (en) * 1976-09-13 1978-04-01 Hitachi Ltd Current mirror circuit

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5335350A (en) * 1976-09-13 1978-04-01 Hitachi Ltd Current mirror circuit

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6271710B1 (en) * 1995-06-12 2001-08-07 Mitsubishi Denki Kabushiki Kaisha Temperature dependent circuit, and current generating circuit, inverter and oscillation circuit using the same
KR20020033678A (en) * 2002-03-02 2002-05-07 김낙구 The apartment made form a core joint ownership for tower type

Similar Documents

Publication Publication Date Title
US4573005A (en) Current source arrangement having a precision current-mirror circuit
US7388592B2 (en) Gamma voltage generator and method thereof for generating individually tunable gamma voltages
JPS6369324A (en) Variable current source
JPH0344205A (en) Current mirror circuit
US4485313A (en) Low-value current source circuit
JPH02309717A (en) Temperature characteristic correcting circuit
JPS60134628A (en) A/d converter
JPH04117019A (en) Oscillation circuit
JPS60117805A (en) Current source circuit
JPH0225103A (en) Pattern setting circuit
JPH0358603A (en) Gain control circuit
JPH025419Y2 (en)
JP3094764B2 (en) Reference current generation circuit
JPH0682309B2 (en) Reference voltage generation circuit
JP3441260B2 (en) Offset adjustment circuit in differential amplifier circuit
JPH0377412A (en) Semiconductor integrated circuit
JPH0571140B2 (en)
JPH0342535A (en) Temperature sensor circuit
JPH0252523A (en) Current source switching circuit
JPH04263463A (en) Integrated circuit
JPS62221221A (en) D/a converter
JPS62168422A (en) Current switching circuit
JPH05150850A (en) Electric current source circuit
JPH057160A (en) Digital-analog converter
JPH05121503A (en) Semiconductor integrated circuit