JPH0343836B2 - - Google Patents

Info

Publication number
JPH0343836B2
JPH0343836B2 JP17037186A JP17037186A JPH0343836B2 JP H0343836 B2 JPH0343836 B2 JP H0343836B2 JP 17037186 A JP17037186 A JP 17037186A JP 17037186 A JP17037186 A JP 17037186A JP H0343836 B2 JPH0343836 B2 JP H0343836B2
Authority
JP
Japan
Prior art keywords
signal
digital
clock
data
interruption
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP17037186A
Other languages
Japanese (ja)
Other versions
JPS6327196A (en
Inventor
Yumiko Kato
Satoru Kakuma
Juzo Okuyama
Atsuhisa Takahashi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP17037186A priority Critical patent/JPS6327196A/en
Publication of JPS6327196A publication Critical patent/JPS6327196A/en
Publication of JPH0343836B2 publication Critical patent/JPH0343836B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Data Exchanges In Wide-Area Networks (AREA)
  • Use Of Switch Circuits For Exchanges And Methods Of Control Of Multiplex Exchanges (AREA)

Description

【発明の詳細な説明】 〔概 要〕 クロツク信号、データ信号および呼制御信号を
含むデイジタル信号を受信し、後位装置に伝達す
る装置において、受信したデイジタル信号を所定
量宛一時的に保持し、デイジタル信号の途絶を検
出した際に、受信したデイジタル信号の代わり
に、保持済みのデイジタル信号を後位装置に伝達
することにより、呼の異常切断を防止する。
[Detailed Description of the Invention] [Summary] A device that receives digital signals including clock signals, data signals, and call control signals and transmits them to subsequent devices, which temporarily holds a predetermined amount of the received digital signals. When a digital signal interruption is detected, a retained digital signal is transmitted to a subsequent device instead of a received digital signal, thereby preventing abnormal call disconnection.

〔産業上の利用分野〕[Industrial application field]

本発明は、クロツク信号、データ信号および呼
制御信号を含むデイジタル信号を受信し、後位装
置に伝達する装置において、デイジタル信号が途
絶した場合に呼の異常切断を防止可能とする信号
断処理方式に関する。
The present invention provides a signal disconnection processing method that makes it possible to prevent abnormal call disconnections when digital signals are interrupted in a device that receives digital signals including clock signals, data signals, and call control signals and transmits them to downstream devices. Regarding.

〔従来の技術〕[Conventional technology]

デイジタル交換機等においては、各呼の交換接
続を行う通話路網に、デイジタル伝送路を収容す
るデイジタルターミナル、加入者線を収容する集
線装置、アナログ伝送路を収容するアナログトラ
ンク、各種信号音を供給する信号音発生装置等が
接続され、それぞれ通話路網との間でハイウエイ
を経由してデイジタル信号の送受信を行う。
In a digital exchange, etc., a digital terminal that accommodates digital transmission lines, a line concentrator that accommodates subscriber lines, an analog trunk that accommodates analog transmission lines, and various signal tones are supplied to the communication line network that connects each call. A signal tone generating device and the like are connected to each terminal, and each transmits and receives digital signals to and from the communication channel network via the highway.

第3図は本発明の対象となる信号伝送経路の一
例を示す図であり、第4図は第3図における信号
形式の一例を示す図であり、第5図は従来ある信
号断処理方式の一例を示す図である。
FIG. 3 is a diagram showing an example of a signal transmission path to which the present invention is applied, FIG. 4 is a diagram showing an example of the signal format in FIG. 3, and FIG. It is a figure showing an example.

第3図においては、通話路網1とデイジタルタ
ーミナル2とが、ハイウエイ3および4により接
続されている。
In FIG. 3, a communication network 1 and a digital terminal 2 are connected by highways 3 and 4. In FIG.

各ハイウエイ3および4により伝送されるデイ
ジタル信号の信号形式は第4図に示す如く、所定
周期毎に繰返し伝送されるフレームF内に32タ
イムスロツトTSが設けられ、タイムスロツトTS
0でクロツク信号が、タイムスロツトTS16で
呼制御信号が、タイムスロツトTS1乃至TS1
5、並びにタイムスロツトTS17乃至TS31で
30通話路分のデータ信号が、それぞれCMI
(Coded Mark Inversion)形式で伝送される。
As shown in Fig. 4, the signal format of the digital signals transmitted by each highway 3 and 4 is such that 32 time slots TS are provided in a frame F that is repeatedly transmitted at predetermined intervals.
0, the clock signal, time slot TS16, the call control signal, time slot TS1 to TS1.
5 and time slots TS17 to TS31, the data signals for 30 communication paths are sent to CMI.
(Coded Mark Inversion) format.

デイジタルターミナル2においては、符号変換
回路5がハイウエイ3から到着する前記各種信号
から、クロツク信号を抽出してクロツク発生回路
6に伝達すると共に、呼制御信号およびデータ信
号をCMI形式からNRZ(Non Return to Zero)
形式に変換した後、メモリ制御回路7に伝達す
る。
In the digital terminal 2, a code conversion circuit 5 extracts clock signals from the various signals arriving from the highway 3 and transmits them to a clock generation circuit 6, and converts call control signals and data signals from CMI format to NRZ (Non Return). to Zero)
After converting it into a format, it is transmitted to the memory control circuit 7.

クロツク発生回路6はクロツク発振器を内蔵
し、符号変換回路5から伝達されるクロツク信号
に同期したクロツク信号を発生する如く、クロツ
ク発振器を制御する。
The clock generation circuit 6 has a built-in clock oscillator and controls the clock oscillator so as to generate a clock signal synchronized with the clock signal transmitted from the code conversion circuit 5.

メモリ制御回路7は、クロツク発生回路6から
伝達されるクロツク信号に基づき、符号変換回路
5から伝達される呼制御信号およびデータ信号
を、所定量宛メモリ8に一旦蓄積した後順次抽出
し、信号路9を経由してデイジタルターミナル2
内の図示されぬ後位装置に伝達する。
Based on the clock signal transmitted from the clock generation circuit 6, the memory control circuit 7 temporarily stores the call control signal and data signal transmitted from the code conversion circuit 5 in a memory 8 for a predetermined amount, and then sequentially extracts the signals. Digital Terminal 2 via Route 9
The information is transmitted to a downstream device (not shown) within the system.

若しハイウエイ3に障害が発生し、デイジタル
ターミナル2に正常な信号が伝達され無くなる
と、デイジタルターミナル2内の符号変換回路5
に伝達されるクロツク信号、呼制御信号およびデ
ータ信号は何れも異常状態となり、符号変換回路
5は確実にクロツク信号を抽出できず、従つてク
ロツク発生回路6は符号変換回路5から伝達され
るクロツク信号に同期したクロツク信号を発生す
ることが不可能となり、またメモリ制御回路7は
異常状態にある呼制御信号およびデータ信号を、
メモリ8を介して信号路9に出力する。
If a fault occurs on the highway 3 and normal signals are no longer transmitted to the digital terminal 2, the code conversion circuit 5 in the digital terminal 2
The clock signal, call control signal, and data signal transmitted to the clock signal are all in an abnormal state, and the code conversion circuit 5 cannot reliably extract the clock signal. It becomes impossible to generate a clock signal synchronized with the signal, and the memory control circuit 7 handles call control signals and data signals that are in an abnormal state.
It is output via memory 8 to signal path 9 .

特に呼制御信号が異常状態となることにより、
例えば設定中の呼が異常に切断される等の障害が
発生する。
In particular, when the call control signal becomes abnormal,
For example, a failure occurs such as a call being set up being abnormally disconnected.

〔発明が解決しようとする問題点〕[Problem that the invention seeks to solve]

以上の説明から明らかな如く、従来ある信号断
処理方式においては、ハイウエイ3に異常が発生
し、通話路網1からデイジタルターミナル2に伝
達されるデイジタル信号が異常状態となつた場合
に、デイジタルターミナル2において呼の異常切
断等の障害が発生する問題点があつた。
As is clear from the above explanation, in the conventional signal disconnection processing method, when an abnormality occurs on the highway 3 and the digital signal transmitted from the communication path network 1 to the digital terminal 2 becomes abnormal, the digital terminal In No. 2, there was a problem in which failures such as abnormal call disconnections occurred.

〔問題点を解決するための手段〕[Means for solving problems]

第1図は本発明の原理を示す図である。 FIG. 1 is a diagram showing the principle of the present invention.

第1図において、3は、クロツク信号、データ
信号および呼制御信号を含むデイジタル信号が伝
達されるハイウエイ、200はハイウエイ3から
到着するクロツク信号に同期したクロツク信号を
発生するクロツク発生手段である。
In FIG. 1, 3 is a highway through which digital signals including clock signals, data signals and call control signals are transmitted, and 200 is a clock generating means for generating a clock signal synchronized with the clock signal arriving from the highway 3.

100は本発明により設けられ、デイジタル信
号の途絶を検出する信号断検出手段である。
Reference numeral 100 is a signal interruption detection means provided according to the present invention for detecting interruption of the digital signal.

300は本発明により設けられ、受信した呼制
御信号およびデータ信号を所定量宛一時的に保持
するデータ保持手段である。
Reference numeral 300 is a data holding means provided according to the present invention, which temporarily holds a predetermined amount of received call control signals and data signals.

400は本発明により設けられ、信号断検出手
段100がデイジタル信号の途絶を検出した際
に、受信した呼制御信号およびデータ信号を後位
装置に伝達することを中止し、データ保持手段3
00にデイジタル信号が途絶する以前に保持済み
の呼制御信号およびデータ信号を後位装置に伝達
する切替手段である。
Reference numeral 400 is provided according to the present invention, and when the signal interruption detection means 100 detects interruption of the digital signal, it stops transmitting the received call control signal and data signal to the downstream device, and the data holding means 3
This switching means transmits the call control signal and data signal held before the digital signal is interrupted at 00 to the subsequent device.

〔作 用〕[Effect]

ハイウエイ3からデイジタル信号が正常に伝達
され、信号断検出手段100が途絶を検出しない
場合には、ハイウエイ3から伝達される呼制御信
号およびデータ信号は、データ保持手段300お
よび切替手段400に伝達され、データ保持手段
300は伝達されたデイジタル信号を、所定量宛
一時的に保持した後、切替手段400に順次伝達
する。
If the digital signal is normally transmitted from the highway 3 and the signal interruption detection means 100 does not detect any interruption, the call control signal and data signal transmitted from the highway 3 are transmitted to the data holding means 300 and the switching means 400. The data holding means 300 temporarily holds a predetermined amount of the transmitted digital signals, and then sequentially transmits them to the switching means 400.

切替手段400は、信号断検出手段100がデ
イジタル信号の途絶を検出しない場合には、ハイ
ウエイ3から伝達される呼制御信号およびデータ
信号を選択し、後位装置に伝達している。
The switching means 400 selects the call control signal and the data signal transmitted from the highway 3 and transmits them to the subsequent device when the signal interruption detection means 100 does not detect the interruption of the digital signal.

信号断検出手段100がデイジタル信号の途絶
を検出すると、クロツク発生手段200は内部で
発生するクロツク信号をその侭出力する。
When the signal interruption detection means 100 detects an interruption of the digital signal, the clock generation means 200 outputs an internally generated clock signal.

また切替手段400は、受信した呼制御信号お
よびデータ信号を後位装置に伝達することを中止
し、データ保持手段300にデイジタル信号が途
絶する以前に保持済みの呼制御信号およびデータ
信号を後位装置に伝達する。
Furthermore, the switching means 400 stops transmitting the received call control signal and data signal to the subsequent device, and transfers the call control signal and data signal that had been held before the digital signal is interrupted to the data holding means 300 to the subsequent device. Communicate to the device.

呼制御信号は、デイジタル信号が途絶する以前
の状態で保持されることとなる為、後位装置は呼
の設定状態をデイジタル信号の途絶以前の状態に
保持し、デイジタル信号の途絶により呼が異常に
絶断される恐れは無くなる。
Since the call control signal is held in the state it was in before the digital signal was lost, the subsequent device maintains the call setting state in the state it was in before the digital signal was lost, and if the call is abnormal due to the digital signal loss. There is no longer any fear of being cut off.

なおデータ信号もデイジタル信号の途絶以前の
状態を繰返すこととなるが、例えば音声の如き冗
長度の高いデータに対しては、デイジタル信号が
正常に復帰する迄、旧データ信号が繰返されるこ
とが大きな影響を後位装置に及ぼすことは無い。
Note that the data signal also repeats the state before the digital signal was interrupted, but for highly redundant data such as voice, it is very likely that the old data signal will be repeated until the digital signal returns to normal. There is no effect on downstream devices.

以上により、デイジタル信号の伝送が途絶した
場合にも、呼が異常に切断される恐れは無くな
り、設定中の呼が保持される。
As described above, even if the transmission of digital signals is interrupted, there is no possibility that the call will be abnormally disconnected, and the call being set up will be maintained.

〔実施例〕〔Example〕

以下、本発明の一実施例を図面により説明す
る。第2図は本発明の一実施例による信号断処理
方式を示す図である。なお、全図を通じて同一符
号は同一対象物を示す。また対象とする信号伝送
経路は第3図の通りとし、また信号形式は第4図
の通りとする。
An embodiment of the present invention will be described below with reference to the drawings. FIG. 2 is a diagram showing a signal interruption processing method according to an embodiment of the present invention. Note that the same reference numerals indicate the same objects throughout the figures. The target signal transmission path is as shown in FIG. 3, and the signal format is as shown in FIG. 4.

第2図においては、信号断検出回路10が信号
断検出手段100として設けられ、またメモリ制
御回路7a内に切替部71が、切替手段400と
して設けられている。
In FIG. 2, a signal disconnection detection circuit 10 is provided as a signal disconnection detection means 100, and a switching section 71 is provided as a switching means 400 in the memory control circuit 7a.

第2図において、符号変換回路5は前述と同様
にハイウエイ3から到着する前記各種信号から、
クロツク信号を抽出してクロツク発生回路6に伝
達すると共に、CMI形式からNRZ形式に変換し
た後、メモリ制御回路7に伝達する。
In FIG. 2, the code conversion circuit 5 converts the various signals arriving from the highway 3 in the same manner as described above.
The clock signal is extracted and transmitted to the clock generation circuit 6, and after being converted from the CMI format to the NRZ format, it is transmitted to the memory control circuit 7.

一方信号断検出回路10は、ハイウエイ3から
伝達されるデイジタル信号が途絶せず、正常に伝
達される場合には、検出信号d1およびd2を出
力していない。
On the other hand, the signal interruption detection circuit 10 does not output the detection signals d1 and d2 when the digital signal transmitted from the highway 3 is not interrupted and is transmitted normally.

その結果、クロツク発生回路6は前述と同様
に、符号変換回路5から伝達されるクロツク信号
に同期したクロツク信号を発生し、メモリ制御回
路7は、符号変換回路5から伝達される呼制御信
号およびデータ信号をメモリ8に一旦蓄積した後
順次抽出し、信号路9を経由してデイジタルター
ミナル2内の後位装置に送出する。
As a result, the clock generation circuit 6 generates a clock signal synchronized with the clock signal transmitted from the code conversion circuit 5, as described above, and the memory control circuit 7 generates a clock signal synchronized with the clock signal transmitted from the code conversion circuit 5. After the data signals are temporarily stored in the memory 8, they are sequentially extracted and sent to the downstream device in the digital terminal 2 via the signal path 9.

かかる状態で、ハイウエイ3に障害が発生し、
デイジタルターミナル2に正常な信号が伝達され
無くなると、信号断検出回路10はデイジタル信
号の途絶を検出し、検出信号d1およびd2をク
ロツク発生回路6およびメモリ制御回路7aに伝
達する。
In this situation, a problem occurred on Highway 3,
When a normal signal is no longer transmitted to the digital terminal 2, the signal interruption detection circuit 10 detects the interruption of the digital signal and transmits detection signals d1 and d2 to the clock generation circuit 6 and the memory control circuit 7a.

検出信号d1を受信したクロツク発生回路6
は、符号変換回路5から伝達されるクロツク信号
に内蔵するクロツク発振器を同期させることを中
止し、クロツク発振器が発生するクロツク信号を
その侭出力する。
Clock generation circuit 6 receiving detection signal d1
stops synchronizing the built-in clock oscillator with the clock signal transmitted from the code conversion circuit 5, and outputs the clock signal generated by the clock oscillator.

一方検出信号d2を受信したメモリ制御回路7
aは、切替部71を起動する。
On the other hand, the memory control circuit 7 which received the detection signal d2
a activates the switching unit 71.

切替部71は、符号変換回路5から伝達される
異常状態となつた呼制御信号およびデータ信号を
メモリ8に蓄積することを中止し、それ迄メモリ
8内に蓄積済みの正常な呼制御信号およびデータ
信号を繰返し信号路9に送出する。
The switching unit 71 stops storing the abnormal call control signal and data signal transmitted from the code conversion circuit 5 in the memory 8, and stores the normal call control signal and data signal stored in the memory 8 until then. A data signal is repeatedly sent out on signal path 9.

その結果信号路9には、ハイウエイ3に異常が
発生する以前の呼制御信号およびデータ信号が繰
返し送出される。
As a result, the call control signal and data signal before the occurrence of the abnormality on the highway 3 are repeatedly sent to the signal path 9.

かかる呼制御信号を受信した後位装置は、設定
済みの呼を保持し、異常に切断することは防止さ
れる。
A subsequent device that receives such a call control signal holds the set call and is prevented from abnormally disconnecting the call.

なお、デイジタルターミナル2は、信号断検出
回路10により検出されたデイジタル信号の途絶
を、例えばハイウエイ4を経由して通話路網1に
通知する。通話路網1は、例えば二重化された予
備装置に切替え、正常なデイジタル信号をデイジ
タルターミナル2に伝送する様、処理する。
The digital terminal 2 notifies the communication network 1 of the digital signal interruption detected by the signal interruption detection circuit 10 via the highway 4, for example. The communication channel network 1 switches to, for example, a redundant standby device and processes the normal digital signal so as to transmit it to the digital terminal 2.

以上の説明から明らかな如く、本実施例によれ
ば、ハイウエイ3に障害が発生し、デイジタルタ
ーミナル2に伝達されるデイジタル信号が途絶し
た場合には、クロツク発生回路6が独自のクロツ
ク信号を発生し、デイジタル信号が途絶する以前
にメモリ8に蓄積済みの呼制御信号およびデータ
信号が繰返し送出されることとなり、異常状態と
なつた呼制御信号およびデータ信号が後位装置に
伝達されることは防止され、呼が切断されること
が防止される。
As is clear from the above description, according to this embodiment, when a failure occurs on the highway 3 and the digital signal transmitted to the digital terminal 2 is interrupted, the clock generation circuit 6 generates its own clock signal. However, before the digital signal is interrupted, the call control signals and data signals stored in the memory 8 will be sent out repeatedly, and the abnormal call control signals and data signals will not be transmitted to the downstream device. and calls are prevented from being dropped.

なお、第2図、第3図および第4図はあく迄本
発明の一実施例に過ぎず、例えば符号変換回路
5、クロツク発生回路6、メモリ制御回路7a、
メモリ8および信号断検出回路10を具備する装
置はデイジタルターミナル2に限定されることは
無く、集線装置、アナログトランク、信号音発生
装置等他に幾多の変形が考慮されるが、何れの場
合にも本発明の効果は変わらない。
Note that FIGS. 2, 3, and 4 are merely examples of the present invention, and for example, the code conversion circuit 5, the clock generation circuit 6, the memory control circuit 7a,
The device equipped with the memory 8 and the signal disconnection detection circuit 10 is not limited to the digital terminal 2, and many other modifications such as a line concentrator, an analog trunk, a signal tone generator, etc. can be considered, but in any case. However, the effect of the present invention remains unchanged.

〔発明の効果〕〔Effect of the invention〕

以上、本発明によれば、前記装置において、デ
イジタル信号の伝送が途絶した場合にも、呼が異
常に切断される恐れは無くなり、設定中の呼が保
持される。
As described above, according to the present invention, even if the transmission of digital signals is interrupted in the device, there is no possibility that the call will be abnormally disconnected, and the call being set up will be maintained.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明の原理を示す図、第2図は本発
明の一実施例による信号断処理方式を示す図、第
3図は本発明の対象となる信号伝送経路の一例を
示す図、第4図は第3図における信号形式の一例
を示す図、第5図は従来ある信号断処理方式の一
例を示す図である。 図において、1は通話路網、2はデイジタルタ
ーミナル、3および4はハイウエイ、5は符号変
換回路、6はクロツク発生回路、7および7aは
メモリ制御回路、8はメモリ、9は信号路、10
は信号断検出回路、71は切替部、100は信号
断検出手段、200はクロツク発生手段、300
はデータ保持手段、400は切替手段、を示す。
FIG. 1 is a diagram showing the principle of the present invention, FIG. 2 is a diagram showing a signal disconnection processing method according to an embodiment of the present invention, and FIG. 3 is a diagram showing an example of a signal transmission path to which the present invention is applied. FIG. 4 is a diagram showing an example of the signal format in FIG. 3, and FIG. 5 is a diagram showing an example of a conventional signal disconnection processing method. In the figure, 1 is a communication path network, 2 is a digital terminal, 3 and 4 are highways, 5 is a code conversion circuit, 6 is a clock generation circuit, 7 and 7a are memory control circuits, 8 is a memory, 9 is a signal path, and 10
71 is a switching section; 100 is a signal interruption detection means; 200 is a clock generation means; 300 is a signal interruption detection circuit;
4 indicates a data holding means, and 400 indicates a switching means.

Claims (1)

【特許請求の範囲】 1 クロツク信号、呼制御信号およびデータ信号
含むデイジタル信号を受信し、該クロツク信号に
同期したクロツク信号をクロツク発生手段200
により発生し、前記呼制御信号およびデータ信号
を後位装置に伝達する装置において、 前記デイジタル信号の途絶を検出する信号断検
出手段100と、 受信した前記呼制御信号およびデータ信号を所
定量宛一時的に保持するデータ保持手段300
と、 前記信号断検出手段100が前記デイジタル信
号の途絶を検出した際に、前記受信した呼制御信
号およびデータ信号を前記後位装置に伝達するこ
とを中止し、前記データ保持手段300に前記デ
イジタル信号が途絶する以前に保持済みの前記呼
制御信号およびデータ信号を前記後位装置に伝達
する切替手段400とを設け、 且つ信号断検出手段100が前記デイジタル信
号の途絶を検出した際に、前記クロツク発生手段
200に前記デイジタル信号に含まれるクロツク
信号に同期させることを中止させることを特徴と
する信号断処理方式。
[Claims] 1. The clock generating means 200 receives a digital signal including a clock signal, a call control signal, and a data signal, and generates a clock signal synchronized with the clock signal.
A device for transmitting the call control signal and the data signal to a downstream device, the device comprising: a signal interruption detection means 100 for detecting the interruption of the digital signal; Data holding means 300
and, when the signal interruption detection means 100 detects the interruption of the digital signal, it stops transmitting the received call control signal and data signal to the downstream device, and stores the digital signal in the data holding means 300. and switching means 400 for transmitting the call control signal and data signal held before the signal is interrupted to the downstream device, and when the signal interruption detection means 100 detects the interruption of the digital signal, A signal interruption processing method characterized in that the clock generating means 200 is made to stop synchronizing with the clock signal included in the digital signal.
JP17037186A 1986-07-18 1986-07-18 Processing system for signal cut-off Granted JPS6327196A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP17037186A JPS6327196A (en) 1986-07-18 1986-07-18 Processing system for signal cut-off

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP17037186A JPS6327196A (en) 1986-07-18 1986-07-18 Processing system for signal cut-off

Publications (2)

Publication Number Publication Date
JPS6327196A JPS6327196A (en) 1988-02-04
JPH0343836B2 true JPH0343836B2 (en) 1991-07-03

Family

ID=15903694

Family Applications (1)

Application Number Title Priority Date Filing Date
JP17037186A Granted JPS6327196A (en) 1986-07-18 1986-07-18 Processing system for signal cut-off

Country Status (1)

Country Link
JP (1) JPS6327196A (en)

Also Published As

Publication number Publication date
JPS6327196A (en) 1988-02-04

Similar Documents

Publication Publication Date Title
US4939752A (en) Distributed timing recovery for a distributed communication system
KR940020754A (en) Device and method for transmitting and receiving data and supervised signals between end users (Emorgency local switching)
US5475696A (en) Remote alarm transfer method and system
US4730302A (en) Monitoring means for digital signal multiplex equipment
KR100233261B1 (en) Method of switching 1+1 line protection using remote defect indication
US6587236B1 (en) Fiber optic errorless switching system
US4592051A (en) Activation in a digital subscriber connection
JPH0343836B2 (en)
JPH01231450A (en) Synchronizing clock supply system for communication system
JP2664925B2 (en) Line switching method
JP2002281109A (en) Method for thresholding, thresholding system and optical subscriber terminating equipment
JP2669356B2 (en) PDS transmission system
JP2679506B2 (en) Clock switching method
JP2548156B2 (en) Individual line signal converter
JP2728040B2 (en) Fault judging device and judgment method for digital private line network
JPS58105654A (en) Detecting system for line state
JPH11205317A (en) Clock synchronization multiplexer
JPS6257336A (en) Intercommunicaton networks repeater
JP2773572B2 (en) Communication device with data monitoring function
JP3199031B2 (en) Network synchronization device and network synchronization communication system
JP2964653B2 (en) Transmission equipment
JPH03101472A (en) Signal line automatic switching control system
JPH0771143B2 (en) Failure notification method in digital exchange
JPH05292045A (en) Intermediate relay device
JPH0227864B2 (en) TORANKUSEIGYOHOSHIKI