JPH0342701B2 - - Google Patents
Info
- Publication number
- JPH0342701B2 JPH0342701B2 JP60231702A JP23170285A JPH0342701B2 JP H0342701 B2 JPH0342701 B2 JP H0342701B2 JP 60231702 A JP60231702 A JP 60231702A JP 23170285 A JP23170285 A JP 23170285A JP H0342701 B2 JPH0342701 B2 JP H0342701B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode plate
- hollow insulator
- semiconductor device
- semiconductor element
- elastic resin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/02—Containers; Seals
- H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
- H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
- H01L23/051—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body another lead being formed by a cover plate parallel to the base plate, e.g. sandwich type
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Die Bonding (AREA)
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、平形の半導体装置に関するもので
ある。
ある。
平形の半導体装置は、両面から放熱することが
できるため発熱量の大きい電力用半導体装置とし
て適したものであることはよく知られている。
できるため発熱量の大きい電力用半導体装置とし
て適したものであることはよく知られている。
第２図は従来の平形半導体装置の一例を示す断
面図で、１は半導体素子、２，３は銅からなる電
極板で４はセラミツクよりなる環状磁器、５は銅
または鉄−ニツケル系合金よりなるフランジ、６
は鉄−ニツケル系合金よりなる溶接リング、７は
ダイヤフラム、８は溶接リングである。
面図で、１は半導体素子、２，３は銅からなる電
極板で４はセラミツクよりなる環状磁器、５は銅
または鉄−ニツケル系合金よりなるフランジ、６
は鉄−ニツケル系合金よりなる溶接リング、７は
ダイヤフラム、８は溶接リングである。
次にその工程について簡単に説明する。
まず、環状磁器４にメタライズを行い、フラン
ジ５および溶接リング６の金属をろう付けしてな
るセラミツクメタルシールの容器に電極板３をろ
う付けしたのち、半導体素子１を収納し、さらに
その上部にダイヤフラム７および溶接リング８を
銀ろう付けした電極板２をのせたのち、溶接リン
グ６および８の端面をアルゴンアーク溶接等で気
密容器とし、半導体素子１を外部から遮断して保
護する。そして、以上の組立および所定のテスト
が完了すると平形半導体装置が完成する。
ジ５および溶接リング６の金属をろう付けしてな
るセラミツクメタルシールの容器に電極板３をろ
う付けしたのち、半導体素子１を収納し、さらに
その上部にダイヤフラム７および溶接リング８を
銀ろう付けした電極板２をのせたのち、溶接リン
グ６および８の端面をアルゴンアーク溶接等で気
密容器とし、半導体素子１を外部から遮断して保
護する。そして、以上の組立および所定のテスト
が完了すると平形半導体装置が完成する。
上記のような従来の平形半導体装置では、気密
を保つためのセラミツクからなる環状磁器４が高
価なうえ、その加工においてメタライズ層の被
着、金具との銀ろう付け、リークテストおよび高
温処理等の多くの工程を必要とするためにコスト
がかかり、場合によつてはパツケージにかかるコ
ストの方が半導体素子１のコストよりも高くな
り、半導体装置の低コスト化が図れないという問
題点があつた。
を保つためのセラミツクからなる環状磁器４が高
価なうえ、その加工においてメタライズ層の被
着、金具との銀ろう付け、リークテストおよび高
温処理等の多くの工程を必要とするためにコスト
がかかり、場合によつてはパツケージにかかるコ
ストの方が半導体素子１のコストよりも高くな
り、半導体装置の低コスト化が図れないという問
題点があつた。
この発明は、かかる問題点を解決するためにな
されたもので、組立工程が容易に低コスト化の図
れる半導体装置を得ることを目的とする。
されたもので、組立工程が容易に低コスト化の図
れる半導体装置を得ることを目的とする。
この発明に係る半導体装置は、外装となる環状
の中空絶縁物と、この中空絶縁物の下部に螺着さ
れた第１の電極板と、この第１の電極板上に載置
された半導体素子と、中空絶縁物の上部に螺着さ
れた第２の電極板と、中空絶縁物と第１の電極板
間および第２の電極板間を封止する弾性樹脂とか
らなるものである。
の中空絶縁物と、この中空絶縁物の下部に螺着さ
れた第１の電極板と、この第１の電極板上に載置
された半導体素子と、中空絶縁物の上部に螺着さ
れた第２の電極板と、中空絶縁物と第１の電極板
間および第２の電極板間を封止する弾性樹脂とか
らなるものである。
この発明においては、半導体素子が収納され外
装となる環状の中空絶縁物に第１の電極板および
第２の電極板が螺着され、中空絶縁物と第１の電
極板間および第２の電極板間が弾性樹脂によつて
封止される。
装となる環状の中空絶縁物に第１の電極板および
第２の電極板が螺着され、中空絶縁物と第１の電
極板間および第２の電極板間が弾性樹脂によつて
封止される。
第１図はこの発明の半導体装置の一実施例を示
す断面図で、１１は半導体素子、１２，１３は銅
よりなる第１および第２の電極板で、半導体素子
１１の電気、熱を外部に連絡する。１４はエポキ
シ樹脂、シリコン樹脂等よりなる環状の中空絶縁
物である。１５はＯリング、１６ａは前記中空絶
縁物１４のねじ部、１６ｂは前記第１および第２
の電極板１２および１３のねじ部で、このねじ部
１６ａ，１６ｂはねじ止めした際隙間が生じるよ
うにする。１７はシリコンゴム等よりなる弾性樹
脂である。
す断面図で、１１は半導体素子、１２，１３は銅
よりなる第１および第２の電極板で、半導体素子
１１の電気、熱を外部に連絡する。１４はエポキ
シ樹脂、シリコン樹脂等よりなる環状の中空絶縁
物である。１５はＯリング、１６ａは前記中空絶
縁物１４のねじ部、１６ｂは前記第１および第２
の電極板１２および１３のねじ部で、このねじ部
１６ａ，１６ｂはねじ止めした際隙間が生じるよ
うにする。１７はシリコンゴム等よりなる弾性樹
脂である。
次に工程について説明する。
まず、中空絶縁物１４にＯリング１５をはめこ
んだのち、中空絶縁物１４の下部に第１の電極板
１２をねじ部１６ａおよび１６ｂによつてねじ止
めをする。次に、この第１の電極板１２上に半導
体素子１１を載置する。次に、中空絶縁物１４の
上部に第２の電極板１３をねじ部１６ｂおよび１
６ａによつてねじ止めをする。なお、ねじ止めを
容易にするために第１および第２の電極板１２お
よび１３に係り止めを設けてもよい。しかし、Ｏ
リング１５だけでは内部の気密を保てないため、
螺着したねじ部１６ｂと１６ａ間に生じる空隙に
弾性樹脂１７を封入してヒートサイクル、衝撃、
防水等に耐えうる構造としている。そして、弾性
樹脂１７の封入後アフタキユアを行うことにより
気密封止された半導体装置ができる。
んだのち、中空絶縁物１４の下部に第１の電極板
１２をねじ部１６ａおよび１６ｂによつてねじ止
めをする。次に、この第１の電極板１２上に半導
体素子１１を載置する。次に、中空絶縁物１４の
上部に第２の電極板１３をねじ部１６ｂおよび１
６ａによつてねじ止めをする。なお、ねじ止めを
容易にするために第１および第２の電極板１２お
よび１３に係り止めを設けてもよい。しかし、Ｏ
リング１５だけでは内部の気密を保てないため、
螺着したねじ部１６ｂと１６ａ間に生じる空隙に
弾性樹脂１７を封入してヒートサイクル、衝撃、
防水等に耐えうる構造としている。そして、弾性
樹脂１７の封入後アフタキユアを行うことにより
気密封止された半導体装置ができる。
なお、上記実施例では、半導体素子１１が整流
ダイオード等の２端子の場合について述べたが、
サイリスタやトランジスタ等の３端子の場合にも
同様に適用することが可能であり、例えば、サイ
リスタの場合には、ゲートリード線をあらかじめ
中空絶縁物１４の中に埋め込んでおくか、ゲート
リード線を通すパイプを中空絶縁物１４の中に埋
め込んでおけばよい。
ダイオード等の２端子の場合について述べたが、
サイリスタやトランジスタ等の３端子の場合にも
同様に適用することが可能であり、例えば、サイ
リスタの場合には、ゲートリード線をあらかじめ
中空絶縁物１４の中に埋め込んでおくか、ゲート
リード線を通すパイプを中空絶縁物１４の中に埋
め込んでおけばよい。
この発明は以上説明したとおり、外装となる環
状の中空絶縁物と、この中空絶縁物の下部に螺着
される第１の電極板と、この第１の電極板上に載
置された半導体素子と、中空絶縁物の上部に螺着
される第２の電極板と、中空絶縁物と第１の電極
板間および第２の電極板間を封止する弾性樹脂と
から半導体装置を構成したので、中空絶縁物に第
１の電極板および第２の電極板を容易に螺着で
き、弾性樹脂によつて気密を保つことができる。
したがつて、高価なセラミツクを使用せずに済む
うえ工程が容易となり、半導体装置の低コスト化
を図れるという効果がある。
状の中空絶縁物と、この中空絶縁物の下部に螺着
される第１の電極板と、この第１の電極板上に載
置された半導体素子と、中空絶縁物の上部に螺着
される第２の電極板と、中空絶縁物と第１の電極
板間および第２の電極板間を封止する弾性樹脂と
から半導体装置を構成したので、中空絶縁物に第
１の電極板および第２の電極板を容易に螺着で
き、弾性樹脂によつて気密を保つことができる。
したがつて、高価なセラミツクを使用せずに済む
うえ工程が容易となり、半導体装置の低コスト化
を図れるという効果がある。
第１図はこの発明の半導体装置の一実施例を示
す断面図、第２図は従来の平形半導体装置の一例
を示す断面図である。 図において、１１は半導体素子、１２，１３は
第１および第２の電極板、１４は中空絶縁物、１
５はＯリング、１６ａ，１６ｂはねじ部、１７は
弾性樹脂である。
す断面図、第２図は従来の平形半導体装置の一例
を示す断面図である。 図において、１１は半導体素子、１２，１３は
第１および第２の電極板、１４は中空絶縁物、１
５はＯリング、１６ａ，１６ｂはねじ部、１７は
弾性樹脂である。
Claims (1)
- １ 外装となる環状の中空絶縁物と、この中空絶
縁物の下部に螺着された第１の電極板と、この第
１の電極板上に載置された半導体素子と、前記中
空絶縁物の上部に螺着された第２の電極板と、前
記中空絶縁物と第１の電極板間および第２の電極
板間を封止する弾性樹脂とからなることを特徴と
する半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60231702A JPS6290951A (ja) | 1985-10-16 | 1985-10-16 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60231702A JPS6290951A (ja) | 1985-10-16 | 1985-10-16 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6290951A JPS6290951A (ja) | 1987-04-25 |
| JPH0342701B2 true JPH0342701B2 (ja) | 1991-06-28 |
Family
ID=16927660
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60231702A Granted JPS6290951A (ja) | 1985-10-16 | 1985-10-16 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6290951A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5040234B2 (ja) | 2006-09-26 | 2012-10-03 | 三菱電機株式会社 | 圧接型半導体装置 |
-
1985
- 1985-10-16 JP JP60231702A patent/JPS6290951A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6290951A (ja) | 1987-04-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US2887628A (en) | Semiconductor device construction | |
| US4313128A (en) | Compression bonded electronic device comprising a plurality of discrete semiconductor devices | |
| JPS59198740A (ja) | 樹脂封止形半導体複合素子 | |
| US4107727A (en) | Resin sealed semiconductor device | |
| US5436407A (en) | Metal semiconductor package with an external plastic seal | |
| GB1335415A (en) | Disc-shaped semiconductor device and method for manufacturing same | |
| US3736474A (en) | Solderless semiconductor devices | |
| US3328650A (en) | Compression bonded semiconductor device | |
| US3992717A (en) | Housing for a compression bonded encapsulation of a semiconductor device | |
| US3335336A (en) | Glass sealed ceramic housings for semiconductor devices | |
| US2934588A (en) | Semiconductor housing structure | |
| GB1398361A (en) | Integrally housed electric semiconductor bridge assembly | |
| US2896136A (en) | Semiconductor units | |
| JPH0342701B2 (ja) | ||
| US4329701A (en) | Semiconductor package | |
| US4068368A (en) | Closure for semiconductor device and method of construction | |
| US3188536A (en) | Silicon rectifier encapsulation | |
| JP2002353524A (ja) | ペルチェユニット及びその製造方法 | |
| JPS57157550A (en) | Semiconductor device | |
| JPH0328509Y2 (ja) | ||
| JPS62155564A (ja) | 電力用半導体装置 | |
| JPS62128547A (ja) | 半導体装置 | |
| JPH0365019B2 (ja) | ||
| JPS62128537A (ja) | 平形半導体装置 | |
| US3299327A (en) | Housing for a three terminal semiconductor device having two insulation tube sections |