JPH0341281Y2 - - Google Patents

Info

Publication number
JPH0341281Y2
JPH0341281Y2 JP1983101790U JP10179083U JPH0341281Y2 JP H0341281 Y2 JPH0341281 Y2 JP H0341281Y2 JP 1983101790 U JP1983101790 U JP 1983101790U JP 10179083 U JP10179083 U JP 10179083U JP H0341281 Y2 JPH0341281 Y2 JP H0341281Y2
Authority
JP
Japan
Prior art keywords
circuit
amplifier circuit
terminal
power amplifier
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP1983101790U
Other languages
Japanese (ja)
Other versions
JPS6012809U (en
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to JP10179083U priority Critical patent/JPS6012809U/en
Publication of JPS6012809U publication Critical patent/JPS6012809U/en
Application granted granted Critical
Publication of JPH0341281Y2 publication Critical patent/JPH0341281Y2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Amplifiers (AREA)

Description

【考案の詳細な説明】 産業上の利用分野 本考案は集積回路化するのに好適なテープレコ
ーダの電力増幅回路に関する。
[Detailed Description of the Invention] Industrial Application Field The present invention relates to a power amplifier circuit for a tape recorder that is suitable for being integrated into an integrated circuit.

背景技術とその問題点 従来、テープレコーダの電力増幅回路として第
1図に示す如きものが提案されている。即ちこの
第1図において、1はマイクロホン等からの音声
信号が供給される音声信号入力端子を示し、この
音声信号入力端子1に得られる音声信号がスピー
カ駆動用の増幅回路2及び3に夫々供給される。
これらスピーカ駆動用の増幅回路2及び3は夫々
2個のパワートランジスタが出力端子に対して並
列で且つ電源に対して直列に接続されプツシユプ
ル動作するようになされている。この増幅回路2
及び3の出力端子からスピーカ接続用の端子4及
び5が夫々導出され、この端子4及び5間にスピ
ーカ6が接続される。この場合、これら増幅回路
2及び3は所謂バランスドトランスホーマレス
(BTL)接続され互いに逆相で駆動され、スピー
カ6を直接駆動する。又、音声信号入力端子1に
得られる音声信号がイヤホン駆動用の増幅回路7
に供給され、この増幅回路7の出力端子からイヤ
ホンジヤツク接続用の端子8が導出され、この端
子8がイヤホンジヤツク9の可動端子9aに接続
され、このイヤホンジヤツク9の固定端子9bが
抵抗器10及びコンデンサ11の直列回路を介し
て接地される。12及び13は夫々増幅回路2及
び3の接地端と接地との間に接続されたスイツチ
ング用のNPN形のトランジスタである。この場
合、増幅回路2,3の接地端がトランジスタ1
2,13のコレクタに夫々接続され、トランジス
タ12及び13のエミツタが夫々接地される。1
4はレツク信号供給端子であり、このレツク信号
供給端子にはテープレコーダが録音状態であるか
否かをローレベル信号“0”及びハイレベル信号
“1”にて示すレツク信号が供給される。このレ
ツク信号入力端子14がトランジスタ12及び1
3の夫々のベースに接続される。15はイヤホン
ジヤツク9の状態を検出する検出回路であり、こ
の検出回路15の入力端子が端子16を介してイ
ヤホンジヤツク9の可動端子9aに対する常閉接
点9cに接続され、この検出回路15の出力端子
がトランジスタ12及び13のベースに夫々接続
される。この場合、検出回路15はイヤホンジヤ
ツク9にイヤホンのプラグが挿入されているか否
かで端子16に直流電位が得られるのを検出し、
プラグが挿入されているとき出力端子にローレベ
ル信号“0”を発生し、プラグが挿入されていな
いとき出力端子が高インピーダンスとなされる。
BACKGROUND ART AND PROBLEMS Conventionally, a power amplification circuit for a tape recorder as shown in FIG. 1 has been proposed. That is, in this FIG. 1, 1 indicates an audio signal input terminal to which an audio signal from a microphone or the like is supplied, and the audio signal obtained from this audio signal input terminal 1 is supplied to amplifier circuits 2 and 3 for driving speakers, respectively. be done.
These speaker driving amplifier circuits 2 and 3 each have two power transistors connected in parallel to the output terminal and in series to the power supply, so that they operate in a push-pull manner. This amplifier circuit 2
Terminals 4 and 5 for speaker connection are led out from the output terminals of and 3, respectively, and a speaker 6 is connected between these terminals 4 and 5. In this case, these amplifier circuits 2 and 3 are connected in a so-called balanced transformerless (BTL) manner and driven in opposite phases to each other, and directly drive the speaker 6. Further, the audio signal obtained at the audio signal input terminal 1 is transmitted to an amplifier circuit 7 for driving the earphone.
A terminal 8 for connecting an earphone jack is led out from the output terminal of this amplifier circuit 7, and this terminal 8 is connected to a movable terminal 9a of an earphone jack 9. It is grounded through a series circuit of a resistor 10 and a capacitor 11. Reference numerals 12 and 13 indicate switching NPN type transistors connected between the ground terminals of the amplifier circuits 2 and 3 and the ground, respectively. In this case, the ground terminals of amplifier circuits 2 and 3 are connected to transistor 1.
The emitters of transistors 12 and 13 are grounded. 1
Reference numeral 4 denotes a read signal supply terminal, to which a read signal indicating whether or not the tape recorder is in a recording state is supplied with a low level signal "0" and a high level signal "1". This read signal input terminal 14 is connected to the transistors 12 and 1.
3 to each base. 15 is a detection circuit for detecting the state of the earphone jack 9; an input terminal of this detection circuit 15 is connected to a normally closed contact 9c for a movable terminal 9a of the earphone jack 9 via a terminal 16; The output terminals of are connected to the bases of transistors 12 and 13, respectively. In this case, the detection circuit 15 detects whether a DC potential is obtained at the terminal 16 depending on whether the earphone plug is inserted into the earphone jack 9,
When the plug is inserted, a low level signal "0" is generated at the output terminal, and when the plug is not inserted, the output terminal becomes high impedance.

この様にしてなるテープレコーダの電力増幅回
路においては、再生時増幅回路2,3及び7が駆
動され、再生音がスピーカ6より得られる。この
状態でイヤホンジヤツク9にイヤホンのプラグが
挿入されると、検出回路15によりトランジスタ
12及び13が夫々遮断状態となされ、増幅回路
2及び3が夫々不動作状態となされ、音声信号入
力端子1に得られた音声信号が増幅回路7にて電
力増幅され、この電力増幅された音声信号がイヤ
ホンジヤツク9を介してイヤホンにて再生され再
生音が得られる。
In the power amplifier circuit of the tape recorder constructed in this way, the amplifier circuits 2, 3, and 7 are driven during reproduction, and reproduced sound is obtained from the speaker 6. When the earphone plug is inserted into the earphone jack 9 in this state, the detection circuit 15 turns off the transistors 12 and 13, respectively, and the amplifier circuits 2 and 3 become inactive, and the audio signal input terminal 1 The obtained audio signal is power-amplified in the amplifier circuit 7, and this power-amplified audio signal is reproduced by the earphone via the earphone jack 9 to obtain reproduced sound.

又録音時にはレツク信号によりトランジスタ1
2及び13が夫々遮断状態となされ、増幅回路2
及び3が夫々不動作状態となされ、録音される音
声信号が増幅回路7にて増幅されてイヤホンジヤ
ツク9に得られる。このジヤツク9にイヤホンの
プラグを挿入すれば録音される音声信号をモニタ
ーすることができる。
Also, during recording, transistor 1 is activated by the rec signal.
2 and 13 are respectively cut off, and the amplifier circuit 2
and 3 are rendered inactive, and the audio signal to be recorded is amplified by the amplifier circuit 7 and provided to the earphone jack 9. By inserting an earphone plug into this jack 9, the recorded audio signal can be monitored.

ところで、この第1図に示す如き従来のテープ
レコーダの電力増幅回路においては、スピーカ駆
動用のBTL接続された2個の増幅回路2及び3
とイヤホン駆動用の増幅回路7とを別々に必要と
していた。又、この第1図に示す電力増幅回路を
集積回路化しようとするとスピーカ6を接続する
ための2個の端子4及び8と、イヤホンジヤツク
9を接続するための2個の端子8及び16とを
別々に必要としていた。
By the way, in the conventional power amplifier circuit of a tape recorder as shown in FIG. 1, two amplifier circuits 2 and 3 connected to the BTL for driving a speaker are
and an amplifier circuit 7 for driving the earphones were separately required. Furthermore, when attempting to integrate the power amplification circuit shown in FIG. and were needed separately.

考案の目的 本考案は斯かる点に鑑みイヤホン駆動用の増幅
回路を別途に必要とすることがなく且つ集積回路
化したときに端子ピンの数が比較的少ないものを
得ることを目的とする。
Purpose of the invention In view of the above, an object of the present invention is to provide an earphone drive device that does not require a separate amplifier circuit for driving the earphones and has a relatively small number of terminal pins when integrated into an integrated circuit.

考案の概要 本考案は互いに逆相で駆動される第1及び第2
の増幅回路と、この第1の増幅回路の出力端子が
可動接点に接続され、固定接点が交流的に接地さ
れ常閉接点がスピーカを介して第2の増幅回路の
出力端子に接続された3端子の外部出力ジヤツク
と、この外部出力ジヤツクに外部出力プラグが挿
入されたことを第2の増幅回路の出力インピーダ
ンスの変化により検出する検出回路と、記録時に
増幅回路を不動作とする第1及び第2のスイツチ
ング素子とを有し、再生時に第1及び第2の増幅
回路がBTL回路を構成してスピーカを駆動する
様にすると共に記録時に於いて外部出力ジヤツク
に外部出力プラグが挿入されたとき検出回路の出
力信号に依り第1のスイツチング素子を不動作と
し、第1の増幅回路の出力信号を外部出力ジヤツ
クに供給する様にしたテープレコーダの電力増幅
回路であり、斯かる本考案テープレコーダの電力
増幅回路に依れば、イヤホン駆動用の増幅回路を
別途に必要とすることがなく、且つ集積回路化し
たときに端子ピンの数が比較的少ないものを得る
ことができる。
Summary of the invention This invention provides a first and a second drive unit driven in opposite phases to each other.
an amplifier circuit, the output terminal of the first amplifier circuit is connected to a movable contact, the fixed contact is grounded in an alternating current manner, and the normally closed contact is connected to the output terminal of the second amplifier circuit via a speaker. an external output jack of the terminal, a detection circuit that detects insertion of an external output plug into the external output jack by a change in the output impedance of the second amplifier circuit, and a first and second amplifier circuit that disables the amplifier circuit during recording. The first and second amplifier circuits constitute a BTL circuit to drive the speakers during playback, and an external output plug is inserted into the external output jack during recording. This is a power amplification circuit for a tape recorder, in which the first switching element is rendered inactive by the output signal of the detection circuit, and the output signal of the first amplification circuit is supplied to an external output jack, and the tape recorder according to the present invention According to the power amplification circuit of the recorder, there is no need for a separate amplification circuit for driving the earphones, and it is possible to obtain an integrated circuit with a relatively small number of terminal pins.

実施例 以下、第2図を参照しながら本考案テープレコ
ーダの電力増幅回路の一実施例を説明しよう。こ
の第2図において第1図と対応する部分に同一符
号を付してその詳細な説明は省略する。
Embodiment Hereinafter, an embodiment of the power amplifier circuit of the tape recorder of the present invention will be described with reference to FIG. In FIG. 2, parts corresponding to those in FIG. 1 are given the same reference numerals, and detailed explanation thereof will be omitted.

第2図において、2′は入力端子が音声信号入
力端子1に接続された前置増幅回路を示し、この
前置増幅回路2′からの出力信号を電力増幅回路
2に供給し、この電力増幅回路2からの出力信号
を端子4に供給する。3′は入力端子が音声信号
入力端子1に接続された前置増幅回路2′とは逆
相で動作する前置増幅回路を示し、この前置増幅
回路3′からの出力信号を電力増幅回路3に供給
し、この電力増幅回路3からの出力信号を端子5
に供給する。
In FIG. 2, 2' indicates a preamplifier circuit whose input terminal is connected to the audio signal input terminal 1, and the output signal from this preamplifier circuit 2' is supplied to the power amplification circuit 2, and the power amplification circuit 2' is connected to the audio signal input terminal 1. The output signal from circuit 2 is supplied to terminal 4. 3' indicates a preamplifier circuit whose input terminal is connected to the audio signal input terminal 1 and operates in opposite phase to the preamplifier circuit 2', and the output signal from this preamplifier circuit 3' is sent to the power amplifier circuit. 3, and the output signal from this power amplifier circuit 3 is connected to terminal 5.
supply to.

ここで電力増幅回路3について第3図を参照し
て更に説明する。この電力増幅回路3は一対のト
ランジスタ3a及び3bが差動接続された差動増
幅回路と、相補対称な2個のトランジスタ3c,
3dよりなる所謂コンプリメンタリプツシユプル
回路とから構成され、トランジスタ3c及び3d
の接続点より出力端子3eが導出されると共にこ
の接続点がフイードバツク用の抵抗値RNF例えば
30KΩの抵抗器3fを介してトランジスタ3bの
ベースに接続される。3gはこの電力増幅回路3
のセンター電位に等しい電圧1/2・Vccが供給さ れる電源端子であり、この電源端子3gが抵抗値
RB例えば1KΩの抵抗器3h及び3iを介してト
ランジスタ3a及び3bの夫々のベースに接続さ
れる。3jは差動接続されたトランジスタ3a,
3bのエミツタの共通接続点と接地との間に設け
られた定電流源回路である。この定電流源回路3
jはこの電力増幅回路3に接続されたトランジス
タ13により制御される。この様にしてなる電力
増幅回路3は定電流源回路3jが能動状態となさ
れることにより動作状態となされているときその
出力インピーダンスRPは略零と比較的小さく、
又定電流源回路3jが遮断状態となされることに
より不動作状態となされているときその出力イン
ピーダンスRPはフイードバツク用の抵抗器3f
の抵抗値RNFと抵抗器3hの抵抗値RBとの和
(RNF+RB)になり比較的大きなものとなる。又、
電力増幅回路2はこの電力増幅回路3と同様に構
成されている。尚、この電力増幅回路2において
は定電流源回路は常に能動状態となされている。
Here, the power amplifier circuit 3 will be further explained with reference to FIG. This power amplifier circuit 3 includes a differential amplifier circuit in which a pair of transistors 3a and 3b are differentially connected, and two complementary and symmetrical transistors 3c,
It consists of a so-called complementary push-pull circuit consisting of transistors 3c and 3d.
The output terminal 3e is derived from the connection point of
It is connected to the base of transistor 3b via a 30KΩ resistor 3f. 3g is this power amplifier circuit 3
This is the power supply terminal to which voltage 1/2・Vcc equal to the center potential of is supplied, and this power supply terminal 3g has the resistance value
R B is connected to the respective bases of transistors 3a and 3b via resistors 3h and 3i of, for example, 1KΩ. 3j is a differentially connected transistor 3a,
This is a constant current source circuit provided between the common connection point of the emitters 3b and ground. This constant current source circuit 3
j is controlled by a transistor 13 connected to this power amplifier circuit 3. When the power amplifier circuit 3 constructed in this manner is in an operating state by activating the constant current source circuit 3j, its output impedance R P is relatively small, approximately zero.
Further, when the constant current source circuit 3j is in an inoperative state by being cut off, its output impedance R P is equal to the feedback resistor 3f.
The sum (R NF +R B ) of the resistance value R NF of the resistor 3h and the resistance value R B of the resistor 3h is relatively large. or,
Power amplifier circuit 2 is configured similarly to power amplifier circuit 3. In this power amplifier circuit 2, the constant current source circuit is always in an active state.

尚、電力増幅回路2及び3は端子4及び5間に
対してBTL接続する如くなす。本例においては
端子4をイヤホンジヤツク9の可動端子9aに接
続し、この可動端子9aに対する常閉接点9cを
スピーカ6を介して端子5に接続する。
Incidentally, the power amplifier circuits 2 and 3 are connected to terminals 4 and 5 in a BTL manner. In this example, the terminal 4 is connected to the movable terminal 9a of the earphone jack 9, and the normally closed contact 9c for the movable terminal 9a is connected to the terminal 5 via the speaker 6.

一方、レツク信号入力端子14を抵抗器17a
を介してレツクミユート用のNPN形のトランジ
スタ18aのベースに接続し、このトランジスタ
18aのエミツタを接地し、このトランジスタ1
8aのコレクタを定電流I1が供給される電流端子
19aに接続し、この電流端子19aを前置増幅
回路2′に接続されたスイツチング用のNPN形の
トランジスタ12のベースに接続すると共にダイ
オード20aのアノード及びカソードを介して接
地する。21は電力増幅回路2の定電流源を示
す。又、レツク信号入力端子14を抵抗器17b
を介してレツクミユート用のNPN形のトランジ
スタ18bのベースに接続し、このトランジスタ
18bのエミツタを接地し、このトランジスタ1
8bのコレクタを定電流I2が供給される電源端子
19bに接続し、この電源端子19bを前置増幅
回路3′及び電力増幅回路3に接続されたスイツ
チング用のNPN形のトランジスタ13′及び13
のベースに夫々接続すると共にダイオード20b
のアノード及びカソードを介して接地する。
On the other hand, the read signal input terminal 14 is connected to the resistor 17a.
is connected to the base of an NPN type transistor 18a for receiver output, and the emitter of this transistor 18a is grounded.
The collector of 8a is connected to a current terminal 19a to which a constant current I1 is supplied, and this current terminal 19a is connected to the base of an NPN type transistor 12 for switching connected to the preamplifier circuit 2', and a diode 20a. ground through the anode and cathode of the Reference numeral 21 indicates a constant current source of the power amplifier circuit 2. In addition, the read signal input terminal 14 is connected to the resistor 17b.
The emitter of this transistor 18b is grounded, and the transistor 1
8b is connected to a power supply terminal 19b to which a constant current I2 is supplied, and this power supply terminal 19b is connected to NPN type transistors 13' and 13 for switching which are connected to the preamplifier circuit 3' and the power amplification circuit 3.
are connected to the bases of the diodes 20b and 20b.
ground through the anode and cathode of the

他方、端子5をブリーダ抵抗器としての抵抗値
R1例えば100Ω及びR2例えば1KΩの抵抗器22
及び23の直列回路を介して接地し、この抵抗器
22及び23の接続点をNPN形のトランジスタ
24のベースに接続し、このトランジスタ24の
エミツタを接地し、このトランジスタ24のコレ
クタを抵抗器25を介して直流電源が供給さる電
源端子26に接続し、このトランジスタ24のコ
レクタ及び抵抗器25の接続点を抵抗器27を介
してスイツチング用のNPN形のトランジスタ2
8のベースに接続し、このトランジスタ28のエ
ミツタを接地し、このトランジスタ28のコレク
タを抵抗器17a及びトランジスタ18aのベー
スの接続点に接続する。尚、本例においてはテー
プレコーダが録音状態にあるときレツク信号はハ
イレベル信号“1”となし、再生状態にあるとき
レツク信号はローレベル信号“0”となし、その
他は従来と同様に構成する。
On the other hand, the resistance value of terminal 5 as a bleeder resistor
Resistor 22 with R 1 e.g. 100Ω and R 2 e.g. 1KΩ
and 23 are connected to the ground through a series circuit, the connection point of these resistors 22 and 23 is connected to the base of an NPN type transistor 24, the emitter of this transistor 24 is grounded, and the collector of this transistor 24 is connected to a resistor 25. The connection point between the collector of this transistor 24 and the resistor 25 is connected to the power supply terminal 26 to which DC power is supplied through the resistor 27.
The emitter of this transistor 28 is grounded, and the collector of this transistor 28 is connected to the connection point between the resistor 17a and the base of the transistor 18a. In this example, when the tape recorder is in the recording state, the rec signal is a high level signal "1", and when the tape recorder is in the playback state, the rec signal is a low level signal "0", and the other configuration is the same as the conventional one. do.

この様にしてなるテープレコーダの電力増幅回
路の動作について説明する。
The operation of the power amplifier circuit of the tape recorder constructed in this way will be explained.

録音時においては、レツク信号入力端子14に
供給されたレツク信号によりトランジスタ18b
がオンとなされ、これによりトランジスタ13′
及び13夫々がオフとなされ、前置増幅回路3′
及び電力増幅回路3が夫々不動作状態となされ
る。このとき、電力増幅回路2のセンター電位
1/2・Vccが端子4及びジヤツク9を介して端子 5に得られる。この電圧が電力増幅回路2の比較
的小さな出力インピーダンスRP(≒0)と抵抗器
22及び23とにより分圧されトランジスタ24
はオンとなされ、トランジスタ28がオフとなさ
れる。この為、レツク信号によりトランジスタ1
8aがオンとなされ、このトランジスタ18aが
オンとなされることによりトランジスタ12がオ
フとなされて前置増幅回路2′が不動作状態とな
される。従つて、電力増幅回路2が動作状態、前
置増幅回路2′,3′及び電力増幅回路3が夫々不
動作状態となされ、スピーカ6が駆動されずイヤ
ホンジヤツク9に電力増幅された音声信号が得ら
れない。
During recording, the REC signal supplied to the REC signal input terminal 14 causes the transistor 18b to
is turned on, which causes transistor 13'
and 13 are turned off, and the preamplifier circuit 3'
and the power amplifier circuit 3 are rendered inactive. At this time, the center potential 1/2·Vcc of the power amplifier circuit 2 is obtained at the terminal 5 via the terminal 4 and the jack 9. This voltage is divided by the relatively small output impedance R P (≒0) of the power amplifier circuit 2 and the resistors 22 and 23, and the transistor 24
is turned on and transistor 28 is turned off. For this reason, transistor 1 is
8a is turned on, and transistor 18a is turned on, thereby turning off transistor 12 and rendering preamplifier circuit 2' inoperative. Therefore, the power amplifier circuit 2 is in an operating state, the preamplifier circuits 2', 3', and the power amplifier circuit 3 are in an inoperative state, and the speaker 6 is not driven and the earphone jack 9 receives a power-amplified audio signal. is not obtained.

この録音時の状態においてイヤホンジヤツク9
にプラグが挿入されイヤホンが接続されると、イ
ヤホンジヤツク9の常閉接点9cが電気的に浮い
た状態となされる。すると端子5には電力増幅回
路3からセンター電位1/2・Vccが得られる。こ の電圧が抵抗器22及び23により分圧されるの
であるが、電力増幅回路3の出力インピーダンス
RP(=RNF+RB)は比較的大きい為、トランジス
タ24はオフとなされ、これによりトランジスタ
28がオンとなされる。この為、レツク信号がト
ランジスタ28に吸い取られトランジスタ18a
がオフ、トランジスタ12がオンとなされ前置増
幅回路2′が動作状態となされる。従つて、録音
時においてイヤホンジヤツク9にイヤホンのプラ
グが挿入されたとき、前置増幅回路2′及び電力
増幅回路2が夫々動作状態、前置増幅回路3′及
び電力増幅回路3が夫々不動作状態となされ、ス
ピーカ6は駆動されず、イヤホンジヤツク9に電
力増幅された音声信号が得られる。
In this recording state, the earphone jack 9
When the plug is inserted into the earphone and the earphone is connected, the normally closed contact 9c of the earphone jack 9 is placed in an electrically floating state. Then, the center potential 1/2·Vcc is obtained from the power amplifier circuit 3 at the terminal 5. This voltage is divided by the resistors 22 and 23, but the output impedance of the power amplifier circuit 3
Since R P (=R NF +R B ) is relatively large, transistor 24 is turned off, which turns transistor 28 on. For this reason, the read signal is absorbed by the transistor 28 and the transistor 18a
is turned off, transistor 12 is turned on, and preamplifier circuit 2' is put into operation. Therefore, when the earphone plug is inserted into the earphone jack 9 during recording, the preamplifier circuit 2' and the power amplifier circuit 2 are in the operating state, and the preamplifier circuit 3' and the power amplifier circuit 3 are in the disabled state. It is in the operating state, the speaker 6 is not driven, and a power amplified audio signal is provided to the earphone jack 9.

又、再生時においては、再生状態を示すレツク
信号によりトランジスタ18a及び18bが夫々
オフとなされ、トランジスタ12,13′及び1
3が夫々オンとなされ、前置増幅回路2′,3′及
び電力増幅回路2及び3が夫々動作状態となさ
れ、スピーカ6がBTL接続された電力増幅回路
2,3により直接駆動される。そして、この状態
でイヤホンジヤツク9にイヤホンのプラグを挿入
することによりスピーカ6を不動作となし、イヤ
ホンより音声信号をモニターすることができる。
尚、この場合、トランジスタ24及び28は夫々
オン及びオフとなされる。
Further, during reproduction, transistors 18a and 18b are turned off by a read signal indicating the reproduction state, and transistors 12, 13' and 1 are turned off.
3 are respectively turned on, the preamplifier circuits 2' and 3' and the power amplifier circuits 2 and 3 are respectively put into operation, and the speaker 6 is directly driven by the power amplifier circuits 2 and 3 connected by BTL. Then, by inserting the earphone plug into the earphone jack 9 in this state, the speaker 6 is made inactive, and the audio signal can be monitored from the earphone.
Note that in this case, transistors 24 and 28 are turned on and off, respectively.

以上述べた如く本例のテープレコーダの電力増
幅回路に依れば、BTL接続した2個の電力増幅
回路2及び3によりスピーカ6またはイヤホンを
駆動できるようにした為、イヤホン駆動用の専用
の電力増幅回路を必要とせず、その分だけ構成を
簡単にできる利益がある。又、電力増幅回路2,
3から2個の端子4,5を導出するだけでスピー
カ6及びイヤホンが駆動できる為、集積回路化し
たときに端子の数を減らすことができ、その分だ
け生産性が良く安価なものを得ることができる。
As described above, according to the power amplifier circuit of the tape recorder of this example, since the two power amplifier circuits 2 and 3 connected by BTL can drive the speaker 6 or the earphone, the dedicated power for driving the earphone is used. There is an advantage that an amplifier circuit is not required and the configuration can be simplified accordingly. Moreover, the power amplifier circuit 2,
Since the speaker 6 and the earphone can be driven by simply deriving the two terminals 4 and 5 from 3, the number of terminals can be reduced when integrated circuitry is achieved, resulting in better productivity and lower cost. be able to.

尚、本考案は上述実施例に限らず本考案の要旨
を逸脱することなくその他種々の構成を取り得る
ことは勿論である。
It goes without saying that the present invention is not limited to the above-described embodiments, and can take various other configurations without departing from the gist of the present invention.

考案の効果 本考案テープレコーダの電力増幅回路に依れ
ば、イヤホン駆動用の専用の電力増幅回路を必要
とせず、その分だけ構成を簡単にできると共に集
積回路化したときに端子の数を減らすことがで
き、その分だけ生産性が良く安価なものを得るこ
とができる利益がある。
Effects of the invention The power amplifier circuit of the tape recorder of the invention does not require a dedicated power amplifier circuit for driving earphones, which simplifies the configuration and reduces the number of terminals when integrated. There is an advantage in that the product can be manufactured at a higher productivity and at a lower price.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は従来のテープレコーダの電力増幅回路
の例を示す構成図、第2図は本考案テープレコー
ダの電力増幅回路の一実施例を示す構成図、第3
図は電力増幅回路の説明に供する回路図である。 2及び3は夫々電力増幅回路、2′及び3′は
夫々前置増幅回路、4及び5は夫々端子、6はス
ピーカ、9はイヤホンジヤツク、12,13,1
3′,18a及び18bは夫々トランジスタであ
る。
FIG. 1 is a block diagram showing an example of a power amplifier circuit of a conventional tape recorder, FIG. 2 is a block diagram showing an example of a power amplifier circuit of a tape recorder according to the present invention, and FIG.
The figure is a circuit diagram for explaining the power amplifier circuit. 2 and 3 are power amplifier circuits, 2' and 3' are preamplifier circuits, 4 and 5 are terminals, 6 is a speaker, 9 is an earphone jack, 12, 13, 1
3', 18a and 18b are transistors, respectively.

Claims (1)

【実用新案登録請求の範囲】[Scope of utility model registration request] 互いに逆相で駆動される第1及び第2の増幅回
路と、該第1の増幅回路の出力端子が可動接点に
接続され、固定接点が交流的に接地され常閉接点
がスピーカを介して上記第2の増幅回路の出力端
子に接続された3端子の外部出力ジヤツクと、該
外部出力ジヤツクに外部出力プラグが挿入された
ことを上記第2の増幅回路の出力インピーダンス
の変化により検出する検出回路と、記録時に上記
第1及び第2の増幅回路を不動作とする第1及び
第2のスイツチング素子とを有し、再生時に上記
第1及び第2の増幅回路がBTL回路を構成して
上記スピーカを駆動する様にすると共に記録時に
於いて上記外部出力ジヤツクに上記外部出力プラ
グが挿入されたとき上記検出回路の出力信号に依
り上記第1のスイツチング素子を不動作とし、上
記第1の増幅回路の出力信号を上記外部出力ジヤ
ツクに供給する様にしたことを特徴とするテープ
レコーダの電力増幅回路。
First and second amplifier circuits are driven in opposite phases to each other, and the output terminal of the first amplifier circuit is connected to a movable contact, the fixed contact is grounded in an alternating current manner, and the normally closed contact is connected to the above through a speaker. A three-terminal external output jack connected to the output terminal of the second amplifier circuit, and a detection circuit that detects insertion of an external output plug into the external output jack by a change in the output impedance of the second amplifier circuit. and first and second switching elements that disable the first and second amplification circuits during recording, and the first and second amplification circuits constitute a BTL circuit during reproduction. In addition to driving the speaker, when the external output plug is inserted into the external output jack during recording, the first switching element is made inoperable by the output signal of the detection circuit, and the first switching element is inactivated. A power amplifier circuit for a tape recorder, characterized in that the output signal of the circuit is supplied to the external output jack.
JP10179083U 1983-06-30 1983-06-30 Tape recorder power amplifier circuit Granted JPS6012809U (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10179083U JPS6012809U (en) 1983-06-30 1983-06-30 Tape recorder power amplifier circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10179083U JPS6012809U (en) 1983-06-30 1983-06-30 Tape recorder power amplifier circuit

Publications (2)

Publication Number Publication Date
JPS6012809U JPS6012809U (en) 1985-01-28
JPH0341281Y2 true JPH0341281Y2 (en) 1991-08-30

Family

ID=30240225

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10179083U Granted JPS6012809U (en) 1983-06-30 1983-06-30 Tape recorder power amplifier circuit

Country Status (1)

Country Link
JP (1) JPS6012809U (en)

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5758567Y2 (en) * 1976-10-15 1982-12-15
JPS6131371Y2 (en) * 1980-05-07 1986-09-12

Also Published As

Publication number Publication date
JPS6012809U (en) 1985-01-28

Similar Documents

Publication Publication Date Title
US3959817A (en) Switching circuit for connecting a magnetic head in a magnetic recording and reproducing apparatus
US4045744A (en) Low-frequency power amplifier
JPH0341281Y2 (en)
US3995315A (en) Audio circuit with noise muting feature
US3825847A (en) Amplifier system
JP2518404B2 (en) Equalizer amplifier circuit
JP2583916B2 (en) Recording / playback circuit
JPS5853685Y2 (en) DIN output circuit
JPH03239004A (en) Amplifier
JPS645367Y2 (en)
JPS6339965B2 (en)
JP2534913B2 (en) Speaker back electromotive force absorption circuit
JPS5830250Y2 (en) tape recorder
JPS634251Y2 (en)
JPS6112614Y2 (en)
JPH0635535Y2 (en) Click sound prevention circuit in direct-coupled amplifier
JPS5839549Y2 (en) Tape recorder muting device
JPS6115672Y2 (en)
JPH06152270A (en) Switching amplification circuit
JPS6317111Y2 (en)
JPS5834573Y2 (en) Muting circuit
JPH0559606B2 (en)
JPS6020171Y2 (en) Microphone input switching circuit for stereo tape recorder
JPS6112582Y2 (en)
JPH0739088Y2 (en) Tape pre-coder miuteing circuit