JPH033595A - Digital communication network interface equipment - Google Patents

Digital communication network interface equipment

Info

Publication number
JPH033595A
JPH033595A JP1138258A JP13825889A JPH033595A JP H033595 A JPH033595 A JP H033595A JP 1138258 A JP1138258 A JP 1138258A JP 13825889 A JP13825889 A JP 13825889A JP H033595 A JPH033595 A JP H033595A
Authority
JP
Japan
Prior art keywords
digital
data
communication network
circuit
speed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP1138258A
Other languages
Japanese (ja)
Other versions
JP2988668B2 (en
Inventor
Hiroshi Mano
真野 広
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP1138258A priority Critical patent/JP2988668B2/en
Publication of JPH033595A publication Critical patent/JPH033595A/en
Application granted granted Critical
Publication of JP2988668B2 publication Critical patent/JP2988668B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Abstract

PURPOSE:To eliminate the need for a speed conversion circuit between inter and outer data, a phase absorbing circuit and a subsequent synchronizing circuit by sending a digital data in the inside of a digital communication equipment to an external digital communication network and converting the digital signal into an analog signal once on its way when the signal is received from a digital communication network. CONSTITUTION:CODECs 43a, 43b read a voice data (PCM code) at a speed of 2Mbps according to a basic clock PHCLK from a designated time slot and convert it into an analog voice signal. The analog voice signal is inputted to CODECs 49a, 49b through level adjustment amplifiers 47a, 47b. The CODECs 49a, 49b convert the analog voice signal again into the PCM code synchronously with the clock from an ISDN given through an S interface circuit 23 and output to the S interface circuit 23 at a speed of 64kbps. Thus, it is not required to apply speed matching and phase matching of digital data at both sides directly and the constitution is simplified and the cost is reduced.

Description

【発明の詳細な説明】 〔発明の目的〕 (産業上の利用分野) 本発明は、電話機のごとき通信端末をサービス統合デジ
タル網(I S D N : IntegratedS
emces  DIgltal  Network )
のようなデジタル通信網に接続するために、デジタルボ
タン電話主装置やデジタルデータ等に実装されるデジタ
ル通信網インタフェース装置に関する。
[Detailed Description of the Invention] [Objective of the Invention] (Industrial Application Field) The present invention provides communication terminals such as telephones to an integrated service digital network (ISDN).
emces Digital Network)
The present invention relates to a digital communication network interface device that is installed in a digital key telephone main device, digital data, etc., in order to connect to a digital communication network such as a digital button telephone main device, digital data, etc.

(従来の技術) 近年、電話通信網において、既存のアナログ電話網に代
って、サービス統合デジタル網(以下、l5DNという
)と呼ばれるデジタル通信網が運用開始されている。こ
のl5DNの運用に当たっては、既存網との間で相互乗
入れをする必要があり、かつl5DN用の端末が高価で
ある等の理由により、現状では所定の変換器(以下、タ
ーミナルアダプタという)を介して既存の端末をl5D
Nに接続する方式が採用されている。
(Prior Art) In recent years, in telephone communication networks, a digital communication network called an integrated service digital network (hereinafter referred to as 15DN) has been put into operation in place of the existing analog telephone network. In order to operate this L5DN, it is necessary to interoperate with the existing network, and terminals for L5DN are expensive. Convert your existing terminal to 5D
A method of connecting to N is adopted.

第2図はこの種の方式の一般的なシステム構成を示す。FIG. 2 shows a general system configuration of this type of system.

同図において、デジタルボタン電話主装置1(又はデジ
タルPBX)内に、標準電話機3のごとき内線端末を接
続するための端末インタフェースユニット5と、外線と
してのI 5DN7を接続するためのl5DNインタフ
エースユニツト9とが実装されている。それらのインタ
フェースユニット5.9は、共に制御データハイウェイ
11及びスピーチハイウェイ13を介して制御ユニット
15に接続されている。こうして、デジタルボタン電話
主装置1を通じて標準電話機3とI 5DN7間で音声
通話が可能になっている。つまり、デジタルボタン電話
主装置1が、l5DN7に標準電話機3を接続するため
のターミナルアダプタの役割を果たしている。
In the figure, a terminal interface unit 5 for connecting an extension terminal such as a standard telephone 3 and an I5DN interface unit for connecting an I5DN 7 as an outside line are included in a digital key telephone main device 1 (or digital PBX). 9 has been implemented. Both interface units 5.9 are connected to the control unit 15 via a control data highway 11 and a speech highway 13. In this way, voice communication is possible between the standard telephone 3 and the I5DN 7 through the digital key telephone main device 1. That is, the digital key telephone main device 1 plays the role of a terminal adapter for connecting the standard telephone 3 to the 15DN7.

このように、通信データをデジタルデータの状態で内部
処理するデジタルボタン電話主装置1やデジタルPBX
のごとき通信装置を介して端末をl5DNのごときデジ
タル通信網に接続する場合、そうした通信装置内では多
数のチャンネルを多重化するため極めて高速度で音声デ
ータを処理しており、一方、l5DNのデータ入出力速
度はもっと低速である。例えば、デジタルボタン電話主
装置1内では一般にスピーチハイウェイ13上を2Mb
psの速度で音声データが伝送されているが、l5DN
7の音声入出力速度は64Kb p sである。そのた
め、このようなデータ速度の相違を補償することが必要
となる。
In this way, the digital button telephone main device 1 and the digital PBX internally process communication data in the state of digital data.
When a terminal is connected to a digital communication network such as L5DN through a communication device such as L5DN, voice data is processed at an extremely high speed in order to multiplex a large number of channels within such communication device. I/O speeds are much slower. For example, in the digital key telephone main device 1, the speech highway 13 is generally 2 Mb.
Voice data is transmitted at a speed of ps, but l5DN
7's audio input/output speed is 64 Kbps. Therefore, it is necessary to compensate for such data rate differences.

そのような理由から、従来のl5DNインタフエースユ
ニツト9は第3図に示すような構成を採っている。同図
において、第1の音声チャンネル用の64に/2M速度
変換回路17aと第2の音声チャンネル用の64に/2
M速度変換回路17bとがスピーチハイウェイ13に接
続されている。これら速度変換回路17a、17bは、
タイムスロットアサイナ19から各々に指定されたスピ
ーチハイウェイ13のタイムスロットにアクセスする。
For this reason, the conventional 15DN interface unit 9 has a configuration as shown in FIG. In the figure, 64/2M speed conversion circuit 17a for the first audio channel and 64/2M speed conversion circuit 17a for the second audio channel.
The M speed conversion circuit 17b is connected to the speech highway 13. These speed conversion circuits 17a and 17b are
Each designated time slot of the speech highway 13 is accessed from the time slot assigner 19.

指定された2つのタイムスロットから読出された2Mb
psの音声データは夫々速度変換器17a、17bにて
64Kbpsに速度変換された後、位相差を吸収するた
めのエラスティックストアメモリ21a、21bに入力
される。エラスティックストアメモリ21a、21bは
、Sインタフェース回路23を通じてl5DN7から与
えられるクロックに同期して、音声データをSインタフ
ェース回路23に出力する。Sインタフェース回路23
は、l5DN7の加入者インタフェース(8点と呼ばれ
る)22にアクセスするための回路で、エラスティック
ストアメモリ21a121bからの64kbpsの音声
データを所定のフォーマットにしてl5DN7の2つの
音声チャンネルに送出する。また、このSインタフェー
ス回路23は、制御ユニット15内の制御用プロセッサ
24からデータハイウェイ11、中継用マイクロプロセ
ッサ25を通じて送られて来る制御データを、所定のフ
ォーマットにしてl5DN7の制御データチャンネルに
送出する。一方、l5DN7から送られて来る音声デー
タ及び制御データは、上記と逆の経路を通ってスピーチ
ハイウェイ13及び制御用プロセッサ24に送られる。
2Mb read from two specified timeslots
The ps audio data is speed-converted to 64 Kbps by speed converters 17a and 17b, respectively, and then input to elastic store memories 21a and 21b for absorbing phase differences. The elastic store memories 21a and 21b output audio data to the S interface circuit 23 in synchronization with the clock provided from the 15DN7 through the S interface circuit 23. S interface circuit 23
is a circuit for accessing the subscriber interface (referred to as 8 points) 22 of the l5DN7, and converts the 64 kbps audio data from the elastic store memory 21a121b into a predetermined format and sends it to the two audio channels of the l5DN7. Further, this S interface circuit 23 converts control data sent from the control processor 24 in the control unit 15 through the data highway 11 and the relay microprocessor 25 into a predetermined format and sends it to the control data channel of the 15DN7. . On the other hand, the voice data and control data sent from the 15DN7 are sent to the speech highway 13 and the control processor 24 through the reverse route to the above.

l5DN7のクロックはまた、Sインタフェース回路2
3を通じて従属同期回路27にも与えられる。従属同期
回路27は、l5DN7のクロックに従属同期したマス
タクロックDTCLK(4MHz)を生成する。この従
属同期クロックDTCLKは制御ユニット15内のクロ
ック生成回路2つに送られる。クロック生成回路29は
、内部発振器31からの自走クロックと従属同期クロッ
クDTCLKのいずれか一方を選択するようになってお
り、この場合は従属同期クロックDTCLKを選択して
これに基づき基本クロック(2MHz)及びフレーム同
期信号(8kHz)を生成する。こうして従属同期クロ
ックに基づき生成された基本クロック及びフレーム同期
信号によって、スピーチハイウェイ13やタイムスイッ
チ33等でのデータ処理タイミングが決定される。
The clock of l5DN7 is also the clock of S interface circuit 2.
3 to the slave synchronization circuit 27. The slave synchronization circuit 27 generates a master clock DTCLK (4 MHz) slave-synchronized with the clock of 15DN7. This dependent synchronous clock DTCLK is sent to two clock generation circuits within the control unit 15. The clock generation circuit 29 is designed to select either the free-running clock from the internal oscillator 31 or the dependent synchronous clock DTCLK. In this case, it selects the dependent synchronous clock DTCLK and generates the basic clock (2 MHz) based on this. ) and a frame synchronization signal (8kHz). The data processing timing in the speech highway 13, time switch 33, etc. is determined by the basic clock and frame synchronization signal generated based on the slave synchronization clock in this way.

(発明が解決しようとする課題) 上述のように、デジタルボタン電話主装置やデジタルP
BXのようなデジタル通信装置に実装される従来のデジ
タル通信網インタフェースユニットは、通信装置内部と
外部通信網間のデータ速度の相違及び位相ずれを補償す
るため、速度変換回路や位相差吸収用メモリを必要とし
、さらに内部クロックを外部通信網に従属同期させるた
めの回路も必要とする。そのため、従来のものは複雑か
つ大規模な回路構成とならざる得ず、かつ高価であると
いう欠点をもつ。
(Problem to be solved by the invention) As mentioned above, digital button telephone main equipment and digital
A conventional digital communication network interface unit installed in a digital communication device such as BX has a speed conversion circuit and a memory for absorbing phase difference in order to compensate for the difference in data speed and phase shift between the internal communication device and the external communication network. In addition, a circuit for slave synchronizing the internal clock to an external communication network is also required. Therefore, the conventional method has the disadvantage of having a complicated and large-scale circuit configuration and being expensive.

従って、本発明の目的は、簡単な構成でかつ安価なデジ
タル通信網インタフェース装置を提供することにある。
Therefore, an object of the present invention is to provide a digital communication network interface device that has a simple configuration and is inexpensive.

〔発明の構成〕[Structure of the invention]

(課題を解決するための手段) 本発明は、通信データを内部にてデジタルデータの状態
で処理するデジタル通信装置に設けられ、この通信装置
とそれとはデータ速度の異るデジタル通信網との間のデ
ータ通信を中継するためのものにおいて、通信装置内部
のデータ速度に同期して作動し、通信装置内のデジタル
データとアナログ信号間の相互変換を行うための第1の
変換手段と、デジタル通信網のデータ速度に同期して作
動し、上記アナログ信号をデジタル通信網内のデジタル
データ間の相互変換を行うための第2の変換手段とを有
するデジタル通信網インタフェース装置を提供する。
(Means for Solving the Problems) The present invention is provided in a digital communication device that internally processes communication data in the state of digital data, and provides communication between this communication device and a digital communication network having a different data speed. a first conversion means that operates in synchronization with the data rate inside the communication device and performs mutual conversion between digital data and analog signals in the communication device; a second conversion means operating in synchronization with the data rate of the network and for interconverting the analog signal to digital data within the digital communication network.

さらに本発明は、上記構成に加え、アナログ信号のレベ
ルを調整するための手段を有するデジタル通信網インタ
フェース装置を提供する。
Furthermore, the present invention provides a digital communication network interface device having, in addition to the above configuration, means for adjusting the level of an analog signal.

(作 用) 上記構成によれば、デジタル通信装置内部のデジタルデ
ータは一旦アナログ信号に変換された後、外部のデジタ
ル通信網に同期した速度のデジタルデータに変換されて
外部通信網に送出される。また、外部通信網からのデジ
タルデータは一旦アナログ信号に変換された後、通信装
置内部のデータ速度のデジタルデータに変換される。こ
のように、通信データは中間でアナログ信号に変換され
るため、その両側のデジタルデータ同志を直接的に速度
合せや位相合せする必要は生じない。また、通信データ
のレベル調整は、アナログ信号状態のときに行なえるた
め、デジタルパッドに比べて調整量の自由度が大きい。
(Function) According to the above configuration, the digital data inside the digital communication device is once converted to an analog signal, and then converted to digital data at a speed synchronized with the external digital communication network and sent to the external communication network. . Further, digital data from an external communication network is once converted into an analog signal, and then converted into digital data at a data rate within the communication device. In this way, since the communication data is converted into an analog signal in the middle, there is no need to directly match the speed or phase of the digital data on both sides. Furthermore, since the level adjustment of communication data can be performed when the signal is in an analog signal state, the degree of freedom in the amount of adjustment is greater than with a digital pad.

(実施例) 以下、実施例により説明する。(Example) Examples will be explained below.

第1図は、本発明の一実施例に係るI SDN用イレイ
ンタフエースユニット成を示す。尚、従来と同一構成の
要素には第3図の対応する要素と同一の参照番号が付し
である。
FIG. 1 shows the configuration of an interface unit for ISDN according to an embodiment of the present invention. It should be noted that elements having the same configuration as the conventional one are given the same reference numerals as the corresponding elements in FIG.

l5DNインタフエースユニツト41はデジタルボタン
電話主装置内に外線インタフェースユニットとして実装
され、制御データハイウェイ11及びスピーチハイウェ
イ13を介して制御ユニット43に接続される。図示省
略されているが、標準電話機のごとき端末を接続するた
めの端末インターフェースユニットもこの主装置内に実
装され、制御データハイウェイ11及びスピーチハイウ
ェイ13を介して制御ユニット43に接続され、それに
より端末とl5DN間での音声通話が可能になっている
。尚、端末インタフェースユニットのような図示省略し
た部分については、従来のデジタルボタン電話主装置の
それと同構成のものが採用できる。
The I5DN interface unit 41 is implemented as an outside line interface unit in the digital key telephone main unit and is connected to the control unit 43 via the control data highway 11 and the speech highway 13. Although not shown, a terminal interface unit for connecting a terminal such as a standard telephone is also implemented in this main device and is connected to the control unit 43 via the control data highway 11 and the speech highway 13, so that the terminal Voice calls are now possible between 15DN and 15DN. Note that the parts not shown in the drawings, such as the terminal interface unit, may have the same configuration as that of a conventional digital key telephone main unit.

I SDNの基本インタフェースは2つの音声チャンネ
ル(各々64kbps)と、1つの制御データチャンネ
ル(16kbps)とから構成されて、それらが時分割
多重化され、そのフレームの周波数は8kHzとなって
いる。l5DNインタフエースユニツト41はそのよう
なl5DNのインタフェース仕様に合せて構成されてい
る。
The basic interface of ISDN consists of two voice channels (64 kbps each) and one control data channel (16 kbps), which are time-division multiplexed and whose frame frequency is 8 kHz. The 15DN interface unit 41 is configured in accordance with such 15DN interface specifications.

即ち、第1の音声チャンネル用のコーデック43aと第
2の音声チャンネル用のコーデック43bとがスピーチ
ハイウェイ13に接続されており、それらはタイムスロ
ットアサイナ45により指定されたスピーチハイウェイ
13のタイムスロットにアクセスする。スピーチハイウ
ェイ13では、2MHzの基本クロックPHCLKに従
がい32の通話チャンネル(タイムスロット)が時分割
多重化されている。コーデック43a。
That is, the codec 43a for the first audio channel and the codec 43b for the second audio channel are connected to the speech highway 13, and they are connected to the time slot of the speech highway 13 designated by the time slot assigner 45. to access. In the speech highway 13, 32 communication channels (time slots) are time-division multiplexed according to a 2 MHz basic clock PHCLK. Codec 43a.

43bは指定されたタイムスロットから基本クロックP
HCLKに従って2Mbpsの速度で音声データ(PC
Mコード)を読出し、これをアナログ音声信号に変換す
る。このアナログ音声信号はレベル調整用アンプ47a
、47bを通りコーデック49a、49bに入力される
。コーデック49a、49bは、Sインタフェース回路
23を通じて与えられるl5DNからのタロツクに同期
して、アナログ音声信号を再びPCMコードに変換して
64kbpsの速度でSインタフェース回路23に出力
する。
43b is the basic clock P from the designated time slot.
Audio data (PC
M code) and converts it into an analog audio signal. This analog audio signal is sent to the level adjustment amplifier 47a.
, 47b and is input to codecs 49a and 49b. The codecs 49a and 49b convert the analog audio signal into a PCM code again in synchronization with the tarock from the 15DN provided through the S interface circuit 23, and output it to the S interface circuit 23 at a speed of 64 kbps.

Sインタフェース回路23は従来と同一の構成であり、
l5DNとの電気的インタフェースのための3値AMI
符号化/複合化回路、音声及び制御チャンネルの分離及
び多重のための回路、各チャンネルの制御回路などを備
えている。このSインタフェース回路23はl5DNの
加入者側インタフェース(S点)22に接続されており
、コーデック49a、49bからの音声データをl5D
Nの音声チャンネルに送出する。
The S interface circuit 23 has the same configuration as the conventional one,
Tri-level AMI for electrical interface with l5DN
It includes an encoding/complexing circuit, a circuit for separating and multiplexing audio and control channels, and a control circuit for each channel. This S interface circuit 23 is connected to the subscriber side interface (S point) 22 of the l5DN, and converts the audio data from the codecs 49a and 49b to the l5D.
Send to the N audio channel.

また、Sインタフェース回路23はl5DNから送られ
てきた音声データをチャンネル毎に分離して夫々64k
bpsの速度でコーデック49a149bに送る。コー
デック49a、49bはl5DNからのクロックに同期
して音声データを受は取り、これをアナログ音声信号に
変換する。このアナログ音声信号はレベル調整用アンプ
51a。
In addition, the S interface circuit 23 separates the audio data sent from the 15DN into 64K channels for each channel.
It is sent to codec 49a149b at a speed of bps. The codecs 49a and 49b receive and receive audio data in synchronization with the clock from the 15DN, and convert it into an analog audio signal. This analog audio signal is sent to a level adjustment amplifier 51a.

51bを通じてコーデック43a、43bに入力される
。コーデック43a、43bはアナログ音声信号をスピ
ーチハイウェイ13の基本クロックPHCLKに同期し
てPCMコードに戻して2Mbpsの速度でスピーチハ
イウェイ13の指定されたタイムスロットに乗せる。
The signal is input to codecs 43a and 43b through 51b. The codecs 43a and 43b convert the analog audio signal into a PCM code in synchronization with the basic clock PHCLK of the speech highway 13, and transmit it to a designated time slot of the speech highway 13 at a speed of 2 Mbps.

音声のレベル調整は、アナログ信号のときにレベル調整
用アンプ47a、47b、51a。
The audio level is adjusted using level adjustment amplifiers 47a, 47b, and 51a when the signal is an analog signal.

51bによって行われる。これらレベル調整用アンプ4
7a、47b、51a、51bは制御ユニット15内の
制御用プロセッサ24の制御下に置かれている。アナロ
グ信号状態でのレベル調整は、デジタルデータに対する
デジタルパッド方式に比較して、調整量の自由度が大き
いという利点がある。
51b. These level adjustment amplifiers 4
7a, 47b, 51a, and 51b are placed under the control of a control processor 24 within the control unit 15. Level adjustment in an analog signal state has the advantage that the degree of freedom in adjustment is greater than in the digital pad method for digital data.

制御データに関しては、制御ユニット15内の制御用プ
ロセッサ24からデータハイウェイ11、中継用マイク
ロプロセッサ25を通じてSインタフェース回路23に
与えられて、l5DNの制御データチャンネルに送出さ
れる。またこれとは逆の経路で、l5DNから制御用プ
ロセッサ24に制御データが送られる。このl5DNか
ら制御用プロセッサ24に与えられる制御データに従っ
て、呼接続処理等が行われる。
Regarding the control data, it is applied from the control processor 24 in the control unit 15 to the S interface circuit 23 via the data highway 11 and the relay microprocessor 25, and then sent to the control data channel of the 15DN. In addition, control data is sent from the 15DN to the control processor 24 through a route opposite to this. Call connection processing and the like are performed in accordance with control data given to the control processor 24 from this I5DN.

制御ユニット15内のクロック生成回路29は、内部発
振器31からの自走クロックに基づいて基本クロック及
びフレーム同期信号を生成し、スピーチハイウェイ13
やタイムスイッチ33等に供給する。
A clock generation circuit 29 in the control unit 15 generates a basic clock and a frame synchronization signal based on the free-running clock from the internal oscillator 31, and generates a basic clock and a frame synchronization signal.
and the time switch 33, etc.

〔発明の効果〕〔Effect of the invention〕

以上説明したように、本発明によれば、デジタル通信装
置内部のデジタルデータを外部のデジタル通信網に送信
しかつデジタル通信網から受信する場合に、途中で一旦
アナログ信号に変換しているため、内外データ間の速度
変換回路、位相吸収回路及び従属同期回路が不要となる
ので、構成が簡単かつ安価になるとともに、アナログ信
号の段階で自由度の高いレベル調整が可能となる。
As explained above, according to the present invention, when digital data inside a digital communication device is transmitted to an external digital communication network and received from the digital communication network, it is once converted into an analog signal in the middle. Since a speed conversion circuit between internal and external data, a phase absorption circuit, and a dependent synchronization circuit are not required, the configuration becomes simple and inexpensive, and level adjustment with a high degree of freedom is possible at the analog signal stage.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明の一実施例に係るl5DNインタフエー
スユニツトの構成を示すブロック線図、第2図はデジタ
ルボタン電話主装置を用いてl5DNに標準電話機を接
続する場合の一般的システム構成を示すブロック線図、
第3図は従来のl5DNインタフエースユニツトの構成
を示すブロック線図である。 1・・・デジタルボタン電話主装置、3・・・標準電話
機、5・・・端末インタフェースユニット、7・・・サ
ービス統合デジタル網(ISDN)、11・・・制御デ
ータハイウェイ、13・・・スピーチハイウェイ、15
・・・制御ユニット、22・・・l5DNの加入者イン
タフェース(S点) 、23・・・Sインタフェース回
路、41・・・l5DNインタフエースユニツト、43
・・・コーデック、47.51・・・レベル調整用アン
ブ、 49・・・コーデック。
Fig. 1 is a block diagram showing the configuration of an l5DN interface unit according to an embodiment of the present invention, and Fig. 2 shows a general system configuration when a standard telephone is connected to an l5DN using a digital key telephone main device. A block diagram showing,
FIG. 3 is a block diagram showing the configuration of a conventional 15DN interface unit. DESCRIPTION OF SYMBOLS 1... Digital button telephone main device, 3... Standard telephone, 5... Terminal interface unit, 7... Integrated Service Digital Network (ISDN), 11... Control data highway, 13... Speech highway, 15
...Control unit, 22...15DN subscriber interface (S point), 23...S interface circuit, 41...15DN interface unit, 43
... Codec, 47.51 ... Level adjustment amplifier, 49 ... Codec.

Claims (1)

【特許請求の範囲】 1、通信データを内部にてデジタルデータの状態で処理
するデジタル通信装置に設けられ、この通信装置内部と
はデータ速度が異なるデジタル通信網と前記通信装置の
間のデータ通信を中継するためのものにおいて、前記通
信装置内部のデータ速度に同期して作動し、前記通信装
置内のデジタルデータとアナログ信号との間の相互変換
を行う第1の変換手段と、前記デジタル通信網のデータ
速度に同期して作動し、前記アナログ信号と前記デジタ
ル通信網内のデジタルデータとの間の相互変換を行うた
めの第2の変換手段とを有するデジタル通信網インタフ
ェース装置。 2、請求項1記載の装置において、前記アナログ信号の
レベルを調整するための手段をさらに有するデジタル通
信網インターフェース装置。
[Scope of Claims] 1. Data communication between a digital communication network provided in a digital communication device that internally processes communication data in the form of digital data, and having a data rate different from that inside the communication device, and the communication device. a first conversion means that operates in synchronization with a data rate within the communication device and performs mutual conversion between digital data and analog signals in the communication device; and a second conversion means operating synchronously with the data rate of the network for interconverting between said analog signal and digital data in said digital communication network. 2. The apparatus of claim 1 further comprising means for adjusting the level of said analog signal.
JP1138258A 1989-05-31 1989-05-31 Digital communication network interface device Expired - Fee Related JP2988668B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1138258A JP2988668B2 (en) 1989-05-31 1989-05-31 Digital communication network interface device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1138258A JP2988668B2 (en) 1989-05-31 1989-05-31 Digital communication network interface device

Publications (2)

Publication Number Publication Date
JPH033595A true JPH033595A (en) 1991-01-09
JP2988668B2 JP2988668B2 (en) 1999-12-13

Family

ID=15217740

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1138258A Expired - Fee Related JP2988668B2 (en) 1989-05-31 1989-05-31 Digital communication network interface device

Country Status (1)

Country Link
JP (1) JP2988668B2 (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6463591B1 (en) 1999-05-26 2002-10-15 Ikuo Toratani Clothing such as shorts and bathing suit
JP2007253974A (en) * 2006-03-22 2007-10-04 Kurabo Ind Ltd Heat insulating body, opposing structure, and insulating container
US7871966B2 (en) 2007-03-19 2011-01-18 Nippon Oil Corporation Lubricating oil composition

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS556958A (en) * 1978-06-30 1980-01-18 Victor Co Of Japan Ltd Sampling frequency converter
JPS63227194A (en) * 1987-03-17 1988-09-21 Fujitsu Ltd Terminal equipment

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS556958A (en) * 1978-06-30 1980-01-18 Victor Co Of Japan Ltd Sampling frequency converter
JPS63227194A (en) * 1987-03-17 1988-09-21 Fujitsu Ltd Terminal equipment

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6463591B1 (en) 1999-05-26 2002-10-15 Ikuo Toratani Clothing such as shorts and bathing suit
JP2007253974A (en) * 2006-03-22 2007-10-04 Kurabo Ind Ltd Heat insulating body, opposing structure, and insulating container
US7871966B2 (en) 2007-03-19 2011-01-18 Nippon Oil Corporation Lubricating oil composition

Also Published As

Publication number Publication date
JP2988668B2 (en) 1999-12-13

Similar Documents

Publication Publication Date Title
US4740955A (en) Communications system having voice and digital data capability and employing a plurality of voice and data buses in main service unit and serial packetized transmission to and from telephones
AU604650B2 (en) Multiplexed digital packet telephone system
JP2766382B2 (en) Modem pooling system
JPS59500037A (en) A digital loop transceiver for interfacing a digital PABX to a digital subscriber set via subscriber lines.
JPH07131521A (en) Digital communication system
JP2988668B2 (en) Digital communication network interface device
KR100228790B1 (en) Digital keyphone controller
JPS6340067B2 (en)
KR100285717B1 (en) Method of directly converting signals in exchange system
KR100221306B1 (en) A t1/e1 interfacing apparatus of a digital exchange
JP2913994B2 (en) Voice compression and decompression equipment for digital electronic exchanges.
JP3115067B2 (en) Signaling data transmission method
JPH0375106B2 (en)
JP3305271B2 (en) Communication device
JPS6314598A (en) Private branch radio communication system
JPH1023574A (en) Multiplexing system
JPS62262551A (en) Multiplex switching interface system for voice and data
JPH05130254A (en) Isdn terminal equipment
KR20010004438A (en) A PSNT interface circuit of AICPS
JPS59183600A (en) Time division exchange system
KR20040028271A (en) Apparatus for providing tone and digit offering service in private branch exchange
JPS6046192A (en) Switching system of multiple data
JPS63240141A (en) Transmission system for control information of multiplexer
JPH08274884A (en) Line selection system
JPH05276280A (en) Telephone terminal equipment

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees