JPH033426A - Equalizer resetting circuit for demodulator - Google Patents

Equalizer resetting circuit for demodulator

Info

Publication number
JPH033426A
JPH033426A JP13590989A JP13590989A JPH033426A JP H033426 A JPH033426 A JP H033426A JP 13590989 A JP13590989 A JP 13590989A JP 13590989 A JP13590989 A JP 13590989A JP H033426 A JPH033426 A JP H033426A
Authority
JP
Japan
Prior art keywords
signal
channel
reset
equalizer
demodulator
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP13590989A
Other languages
Japanese (ja)
Inventor
Eisaku Sasaki
英作 佐々木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP13590989A priority Critical patent/JPH033426A/en
Publication of JPH033426A publication Critical patent/JPH033426A/en
Pending legal-status Critical Current

Links

Landscapes

  • Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)

Abstract

PURPOSE:To recover the malfunction state of an equalizer in a short time by applying reset periodically only on the equivalent circuit of a channel where the malfunction of a transversal type equalizer occurs. CONSTITUTION:The circuit is comprised by including a demodulator 2, the transversal type equalizer 3, an error correction decoder 4, and a reset signal generation circuit 5. The demodulator 2 demodulates an orthogonal modulation signal 100, and also, outputs a signal cutoff detection signal 102, and the error correction decoder 4 outputs a synchronizing signal 105 simultaneously with the execution of error correction, and outputs a P-channel asynchronizing signal 106 and a Q-channel asynchronizing signal 107 when no synchronism is taken. Also, the reset signal generation circuit 5 can generate signals 121 and 122 to reset a P-channel equivalent circuit and a Q-channel equivalent circuit independently based on the signal cutoff detection signal 102, the synchronizing signal 105, and the asynchronizing signals 106 and 107. Then, automatic reset is repeated until the equalizer 3 in which the malfunction occurs at every channel is recovered. Thereby, the equalizer can be recovered from the malfunction state in a short time.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、直交変調によるデジタルマイクロ波通信方式
の復調装置関し、特に基底帯域で等価するトランスバー
サル型等価器をリセットできる復調装置の等価器リセッ
ト回路に関する。
[Detailed Description of the Invention] [Industrial Application Field] The present invention relates to a demodulator for a digital microwave communication system using orthogonal modulation, and in particular to an equalizer for a demodulator that can reset a transversal equalizer that is equivalent in the baseband. Regarding a reset circuit.

〔従来の技術〕[Conventional technology]

デジタルマイクロ波通信方式は、近年、周波数利用効率
を向上させるという観点から、直交振幅変調の多値化が
進んでいる。このように多値化が進むことに伴い、デジ
タルマイクロ波通信方式は、フェージング等による波形
歪みに対する耐性が弱まっている。このような耐性の弱
体化を克服するため、上、記波通偉方式では、トランス
バーサル型等価器による波形歪みの等価が必要不可欠と
なっている、このトランスバーサル型等価器には、大き
く分けて、空間間波帯域で等価する中間周波帯域型と、
復U8器から出力信号をデジタル的に等価する基底帯域
型との二つの型がある。
In recent years, in digital microwave communication systems, multi-level orthogonal amplitude modulation has been progressing from the viewpoint of improving frequency utilization efficiency. With the progress of multi-level communication, digital microwave communication systems have become less resistant to waveform distortion due to fading and the like. In order to overcome this weakening of resistance, in the above-mentioned Qipongwei method, it is essential to equalize the waveform distortion using a transversal type equalizer. The intermediate frequency band type, which is equivalent to the interspace wave band,
There are two types: a baseband type that digitally equalizes the output signal from the U8 converter.

ところで、上記両等価器とも、等価器が誤動作してタッ
プ係数が発散した場合、等価器をリセットする必要があ
る。
By the way, in both of the equalizers described above, if the equalizer malfunctions and the tap coefficients diverge, it is necessary to reset the equalizer.

中間周波帯域型の等価器の場合は、誤動作により、同相
(P)チャンネルの信号、直交(Q)チャンネルの信号
が誤り、等価器の後にある復調器の同期が外れため、こ
の非同期信号により等価器をリセットすることができる
ことになる。
In the case of an intermediate frequency band type equalizer, due to malfunction, the in-phase (P) channel signal and quadrature (Q) channel signal are erroneous, and the demodulator after the equalizer is out of synchronization, so this asynchronous signal is used to perform equalization. This will allow you to reset the device.

これに対して、基底帯域型の等価器の場合は、復調器の
後に等価器を置き、PチャンネルとQチャンネルとをそ
れぞれ独立に等価を行い、その出力で復調器を制御して
いる。このため、片側のチャンネルだけ誤動作するとい
うことが起こるが、復調器は正常動作しているチャンネ
ルからの制御信号により、キャリア同期が確立してしま
うことになる。したがって、復調器では、等価器の誤動
作を検出できないので、等価器にリセットがかけられず
、この誤動作状態が継続してしまうことになる。
On the other hand, in the case of a baseband type equalizer, the equalizer is placed after the demodulator, the P channel and the Q channel are independently equalized, and the demodulator is controlled by the output thereof. For this reason, only one channel may malfunction, but carrier synchronization is established in the demodulator by the control signal from the normally operating channel. Therefore, since the demodulator cannot detect the malfunction of the equalizer, the equalizer cannot be reset, and this malfunction state continues.

そこで、基底帯域等価器をリセットするための信号とし
゛て、等価器の後に配設される誤り訂正復号器からのフ
レーム非同期信号を用いることが必要になる。誤り訂正
復号器では、誤りの有無をみてフレーム同期をとってお
り、極端に誤りが多い場合、フレーム非同期となる。こ
のフレーム同期は、Pチャンネル、Qチャンネル独立に
行われるため、この非同期信号から等価器の片チャンネ
ルだけ誤動作している状態を検出できる。
Therefore, it is necessary to use a frame asynchronous signal from an error correction decoder disposed after the equalizer as a signal for resetting the baseband equalizer. The error correction decoder performs frame synchronization based on the presence or absence of errors, and if there are an extremely large number of errors, the frame becomes unsynchronized. Since this frame synchronization is performed independently for the P channel and the Q channel, it is possible to detect from this asynchronous signal that only one channel of the equalizer is malfunctioning.

従来は、どちらか一方のチャンネルがフレーム非同期と
なったら、ある一定の周期で等価器の両チャンネル等価
回路にリセットをかけて、誤動作状態を解除するという
方法をとっていた。
Conventionally, when one of the channels becomes frame asynchronous, the equivalent circuits of both channels of the equalizer are reset at a certain period to release the malfunction state.

〔解決すべき課題〕〔Problems to be solved〕

上述した従来の等価器のリセット方法では、トランスバ
ーサル型等価器の両チャンネル等価回路に周期的にリセ
ットをかけるため、正常に動作して引き込んでいるチャ
ンネルの等価回路までリセットしてしまうことになる。
In the conventional equalizer reset method described above, the equivalent circuits of both channels of the transversal equalizer are reset periodically, so even the equivalent circuit of the channel that is operating normally and is being pulled in is reset. .

このため、両チャンネルとも、再び、最初からキャリア
同期および等価の引込み過程に入ることになり、引込み
に時間がかかるという問題点がある。また、最悪の場合
、フェージングによる波形歪みがほとんど無くならない
と、等価器が引込み動作をしないという問題点がある。
Therefore, both channels have to start carrier synchronization and equivalent pull-in process again from the beginning, which poses the problem that pull-in takes time. Furthermore, in the worst case, there is a problem that the equalizer will not perform the pull-in operation unless the waveform distortion due to fading is almost eliminated.

本発明は、上記問題点にかんがみてなされたもので、誤
動作から短時間に復旧できる復調装置の等価器リセット
回路の提供を目的とする。
The present invention has been made in view of the above-mentioned problems, and an object of the present invention is to provide an equalizer reset circuit for a demodulator that can recover from a malfunction in a short time.

(課題の解決手段〕 上記目的を達成するため本発明の復調装置の等価器リセ
ット回路は、直交変調によるデジタルマイクロ波通信方
式の復調装置において、変調信号をデジタル信号に復調
するとともに、信号断検出信号を出力する復調器と、前
記復調器からの出力信号を基底帯域で同相チャンネル等
価する同相チャンネル等価回路および直交チャンネル等
価する直交チャンネル等価回路を含むトランスバーサル
型等価器と、前記トランスバーサル型等価器で等価され
た信号に対して誤り訂正を行た出力信号を出力するとと
もに、同期信号、同期がとれないときに当該非同期状態
により同相チャンネル非同期信号、直交チャンネル非同
期信号を出力する誤り訂正復号器と、前記復調器からの
信号断検出信号および前記誤り訂正復号器からの同期信
号、同相チャンネル非同期信号、直交チャンネル非同期
信号を基に前記トランスバーサル型等価器の同相チャン
ネル等価回路および直交チャンネル等価回路を独立にリ
セットする同相チャンネルリセット信号および直交チャ
ンネルリセット信号を生成するリセット信号発生回路と
から構成したことを特徴とするものである。
(Means for Solving the Problems) In order to achieve the above object, the equalizer reset circuit of the demodulator of the present invention demodulates a modulated signal into a digital signal and detects signal interruption in a demodulator of a digital microwave communication system using orthogonal modulation. a transversal type equalizer including a demodulator that outputs a signal, an in-phase channel equivalent circuit that equalizes an in-phase channel of the output signal from the demodulator in a base band, and an orthogonal channel equivalent circuit that equalizes an orthogonal channel; and the transversal type equalizer. An error correction decoder that outputs an output signal obtained by performing error correction on the signal equalized by the decoder, and also outputs a synchronization signal, and when synchronization cannot be achieved, an in-phase channel asynchronous signal and a quadrature channel asynchronous signal depending on the asynchronous state. and an in-phase channel equivalent circuit and an orthogonal channel equivalent circuit of the transversal equalizer based on the signal disconnection detection signal from the demodulator, the synchronization signal, the in-phase channel asynchronous signal, and the orthogonal channel asynchronous signal from the error correction decoder. The present invention is characterized in that it is comprised of a reset signal generation circuit that generates an in-phase channel reset signal and an orthogonal channel reset signal that independently reset the channels.

〔実施例〕 以下、本発明の一実施例について図面を参照して詳細に
説明する。
[Example] Hereinafter, an example of the present invention will be described in detail with reference to the drawings.

第1図ないし第3図は本発明を説明するためのもので、
第1図は本発明の実施例をしめずブロック図、第2図は
同実施例のリセット信号発生回路を示す回路図、第3図
は同リセット信号発生回路の動作を説明するために示す
タイミングチャートである。
Figures 1 to 3 are for explaining the present invention,
Fig. 1 is a block diagram showing an embodiment of the present invention, Fig. 2 is a circuit diagram showing a reset signal generation circuit of the same embodiment, and Fig. 3 is a timing diagram shown to explain the operation of the reset signal generation circuit. It is a chart.

第1図に示す復調装置の等価器リセット回路1は、復調
器2と、トランスバーサル型等価器3と、誤り訂正復号
器4と、リセット信号発生回路5とを含んで構成されて
いる。
An equalizer reset circuit 1 of the demodulator shown in FIG. 1 includes a demodulator 2, a transversal equalizer 3, an error correction decoder 4, and a reset signal generation circuit 5.

復調器2は、入力端子10から入力される直交変調信号
100をデジタル信号101に復調するとともに、信号
断検出信号102を出力できる゛ように構成されている
。トランスバーサル型等価器3は、復調器2からのデジ
タル信号101を基底帯域でPチャンネル等価するPチ
ャンネル等価回路と、Qチャンネル等価するQチャンネ
ル等価回路とから構成されている。誤り訂正復号器4は
、トランスバーサル型環゛価器3で等価された信号10
3に対して誤り訂正を行た出力信号104を出力すると
ともに、同期信号105.同期がとれないときに当該非
同期状態により、Pチャンネル非同期信号106.Qチ
ャンネル非同期信107をそれぞれ出力できるようにな
っている。リセット信号発生回路5は、信号断検出信号
102、同期信号105、Pチャンネル非同期信号10
6、Qチャンネル非同期信号107をを基に前記トラン
スバーサル型等価器のPチャンネル等価回路およびQチ
ャンネル等価回路を独立にリセットするPチャンネルリ
セット信号121およびQチャンネルリセット信号12
2を生成できるようになっている。
The demodulator 2 is configured to demodulate the orthogonal modulation signal 100 input from the input terminal 10 into a digital signal 101 and output a signal disconnection detection signal 102. The transversal equalizer 3 is composed of a P channel equivalent circuit that equalizes the digital signal 101 from the demodulator 2 in P channels in the base band, and a Q channel equivalent circuit that equalizes the Q channels. The error correction decoder 4 receives the signal 10 equalized by the transversal type encircler 3.
It outputs an output signal 104 which has undergone error correction with respect to synchronization signal 105.3. When synchronization cannot be achieved, the asynchronous state causes the P channel asynchronous signal 106. Q channel asynchronous signals 107 can be output respectively. The reset signal generation circuit 5 includes a signal disconnection detection signal 102, a synchronization signal 105, and a P channel asynchronous signal 10.
6. P-channel reset signal 121 and Q-channel reset signal 12 that independently reset the P-channel equivalent circuit and Q-channel equivalent circuit of the transversal equalizer based on the Q-channel asynchronous signal 107;
It is now possible to generate 2.

第2図に示すリセット信号発生回路5は、次のように構
成されている。入力端子11は、オアゲ−)50.51
の一方に接続されており、信号断検出信号102を供給
できるようになっている。
The reset signal generation circuit 5 shown in FIG. 2 is configured as follows. Input terminal 11 is 50.51
The signal disconnection detection signal 102 can be supplied.

オアゲート50.51の他方の入力端子には、アントゲ
−)52.53の出力端子がそれぞれ接続されており、
出力信号152,153をそれぞれオアゲート50.5
1に供給できるようになっている。入力端子12は、ア
ンドゲート52の一方の入力端子と、排他的オアゲート
54の一方の入力端子とに接続されており、Pチャンネ
ル非同期信号106をそれぞれ供給できるようになって
いる。入力端子13は、アンドゲート53の一方の入力
端子と、排他的オアゲート54の他方の入力端子とに接
続されており、Qチャンネル非同期信号107をそれぞ
れ供給できるようになっている。
The output terminals of the ant gates 52 and 53 are connected to the other input terminals of the OR gates 50 and 51, respectively.
Output signals 152 and 153 are connected to OR gates 50.5 and 50.5, respectively.
1 can be supplied. Input terminal 12 is connected to one input terminal of AND gate 52 and to one input terminal of exclusive OR gate 54, so that they can each supply a P-channel asynchronous signal 106. The input terminal 13 is connected to one input terminal of the AND gate 53 and the other input terminal of the exclusive OR gate 54, so that the Q-channel asynchronous signal 107 can be supplied to each input terminal.

排他的オアゲート54の出力端子は、カウンタ55のロ
ード端子に接続されており、出力信号150をロード端
子に与えるようになつている。入力端子14は、カウン
タ55の入力端子に接続されており、同期信号105を
カウンタ55の入力端子に供給できるようになっている
。カウンタ55の出力端子は、アンドゲート52,53
の他方の入力端子に接続されており、カウンタ出力信号
151をアンドゲート52.53の他方の入力端子に供
給できるようになっている。オアゲート50゜51の出
力端子は、出力端子21.22にそれぞれ接続されてお
り、Pチャンネルリセット信号121、Qチャンネルリ
セット信号122を出力端子21.22に出力できるよ
うになっている。
The output terminal of exclusive-OR gate 54 is connected to the load terminal of counter 55 and is adapted to provide output signal 150 to the load terminal. The input terminal 14 is connected to the input terminal of the counter 55 so that the synchronization signal 105 can be supplied to the input terminal of the counter 55. The output terminal of the counter 55 is the AND gate 52, 53.
The counter output signal 151 can be supplied to the other input terminal of the AND gates 52 and 53. The output terminals of the OR gates 50 and 51 are connected to output terminals 21 and 22, respectively, so that a P channel reset signal 121 and a Q channel reset signal 122 can be outputted to the output terminals 21 and 22.

上述したような実施例の作用を説明する。The operation of the embodiment as described above will be explained.

直交変調信号100の断続したり、直交変調信号100
がフェージングにより波形歪みをうけたときに、復調器
2のキャリア同期が外れた状態からフェージングが弱ま
ったときのトランスバーサル型等価器3の引込み過程お
いて、トランスバーサル型等価器3のPチャンネル等価
回路は正常動作しており、Qチャンネル等価回路が誤動
作状態になった場合について説明する。
Intermittent orthogonal modulation signal 100 or quadrature modulation signal 100
is subjected to waveform distortion due to fading, and during the pull-in process of the transversal equalizer 3 when the fading weakens after the carrier synchronization of the demodulator 2 is lost, A case will be described in which the circuit is operating normally and the Q channel equivalent circuit becomes malfunctioning.

トランスバーサル型等価器3の信号103の内のPチャ
ンネルの信号は正しく復調等価されているので、誤り訂
正復号器4では当該チャンネルのフレーム同期がとれて
Pチャンネル非同期信号106が低(L)レベルになる
Since the P channel signal of the signal 103 of the transversal equalizer 3 has been correctly demodulated and equalized, the error correction decoder 4 can synchronize the frame of the channel and the P channel asynchronous signal 106 is at a low (L) level. become.

一方、トランスバーサル型等価器3からの信号103の
内のQチャンネルの信号は、正しく復調等価されていな
いため、誤り訂正復号器4の当該チャンネルのフレーム
同期がとれず、Qチャンネル非同期信号107が高(H
)レベルになる。
On the other hand, since the Q channel signal of the signal 103 from the transversal equalizer 3 is not demodulated and equalized correctly, the error correction decoder 4 cannot synchronize the frame of the corresponding channel, and the Q channel asynchronous signal 107 is High (H
) level.

リセット信号発生回路5では、第3図に示すように、排
他的オアゲート54でPチャンネル非同朋信号106と
Qチャンネル非同期信号107との排他的オアをとり、
その出力信号150をカウンタ55に供給する。これに
より、カウンタ55は、カウントアツプモードとなり、
その直後に入力された同期信号105に同期して信号1
51を出力する。そして、アンドゲート52にはLレベ
ルのPチャンネル非同期信号106が、アンドゲート5
3にはHレベルのQチャンネル非filiJ 期(f 
号107が供給されているので、出力端子21からはP
チャンネルリセット信号121は出力されず、出力端子
22からはQチャンネルリセット信号122が出力され
る。すなわち、トランスバーサル型等価器3内で、タッ
プ係数の正しい演算結果がでるまで、一定の時間がかか
るため、同期信号105をトランスバーサル型等価器3
のリセットに必要な時間まで分周して引き延ばしてQチ
ャンネル非同期信号107として出力する。
In the reset signal generation circuit 5, as shown in FIG. 3, an exclusive OR gate 54 performs an exclusive OR operation between the P channel non-synchronized signal 106 and the Q channel asynchronous signal 107.
The output signal 150 is supplied to the counter 55. As a result, the counter 55 enters the count-up mode.
The signal 1 is synchronized with the synchronization signal 105 input immediately after that.
Outputs 51. Then, the P-channel asynchronous signal 106 at the L level is applied to the AND gate 52.
3, the H-level Q channel non-filiJ period (f
No. 107 is supplied, so P is output from the output terminal 21.
Channel reset signal 121 is not output, and Q channel reset signal 122 is output from output terminal 22. That is, since it takes a certain amount of time for the transversal equalizer 3 to obtain the correct calculation result for the tap coefficients, the synchronization signal 105 is transferred to the transversal equalizer 3.
The frequency is divided and extended until the time required for resetting the Q channel asynchronous signal 107 is output.

このようにしてリセット信号発生回路5で形成したQチ
ャンネルリセット信号122により、トランスバーサル
型等価器3内のQチャンネル等価回路の誤動作状態は解
除される0次に、Qチャンネルリセット信号122がL
レベルの間、トランスバーサル型等価器3のQチャンネ
ル等価回路は、等価の引き込み過程に入り、タップ係数
が収束した時点で正常動作となり、誤り訂正復号器4の
Qチャンネル等価回路においてもフレーム同期がとれ、
Qチャンネル非同期信号107はLレベルとなり、Qチ
ャンネルリセット信号122もLレベルとなって、すべ
て正常に復旧すする。
In this way, the Q channel reset signal 122 generated by the reset signal generation circuit 5 releases the malfunctioning state of the Q channel equivalent circuit in the transversal equalizer 3. Next, the Q channel reset signal 122 is set to L
During the level, the Q channel equivalent circuit of the transversal equalizer 3 enters an equalization process, and when the tap coefficients converge, it becomes normal operation, and the Q channel equivalent circuit of the error correction decoder 4 also maintains frame synchronization. Take it,
The Q channel asynchronous signal 107 becomes L level, the Q channel reset signal 122 also becomes L level, and everything is restored to normal.

仮に、Qチャンネルリセット信号122が、Lレベルの
間に等価引込みが完了しなかったり、再度誤動作した場
合、トランスバーサル型等価器3が正常復旧するまで、
リセットオートが繰り返される。
If the Q channel reset signal 122 does not complete the equalization while the Q channel reset signal 122 is at the L level or malfunctions again, the operation will continue until the transversal equalizer 3 returns to normal.
Reset auto is repeated.

以上トランスバーサル型等価器3のQチャンネル等価回
路が誤動作して場合の動作について説明したが、Pチャ
ンネル等価回路が誤動作して場合も間挿である。
The operation when the Q channel equivalent circuit of the transversal equalizer 3 malfunctions has been described above, but the case where the P channel equivalent circuit malfunctions is also an interpolation.

また2、復調器2への直交変調信号100が断となった
場合、トランスバーサル型等価器3のタップ係数が発散
してしまう、このときには、復調器2からの信号断検出
信号102がオアゲート50゜51を介してPチャンネ
ルリセット信号121とQチャンネルリセット信号12
2とが出力される。
2. If the orthogonal modulation signal 100 to the demodulator 2 is disconnected, the tap coefficients of the transversal equalizer 3 will diverge; in this case, the signal disconnection detection signal 102 from the demodulator 2 will be P channel reset signal 121 and Q channel reset signal 12 via
2 is output.

これにより、トランスバーサル型等価器3のPチャンネ
ル等価回路とQチャンネル等価回路との両方がリセット
される。
As a result, both the P channel equivalent circuit and the Q channel equivalent circuit of the transversal equalizer 3 are reset.

なお、フェージングによる同期外れからの引き込みのと
き、一般には、どちらか誤り率のよいほうのチャンネル
がまず引き込まれ、その後で他のチャンネルが引き込む
ため、従来の方法では、片チャンネルが引き込んだ途端
にリセットされていまうことになる。結局、従来のもの
は、両チャンネル同時に引き込むことができるようにな
るまで、トランスバーサル型等価器3は引込みができな
かった。しかしながら、・本実施例では、先に引き込ん
だチャンネルの等価回路にはなんら影響を与えないため
、引込み特性の劣化がない。
In addition, when pulling in due to loss of synchronization due to fading, generally the channel with the better error rate is pulled in first, and then the other channels are pulled in, so in the conventional method, as soon as one channel is pulled in, the channel is pulled in. It will be reset to . In the end, in the conventional type, the transversal type equalizer 3 could not be pulled in until it became possible to pull in both channels simultaneously. However, in this embodiment, the equivalent circuit of the previously drawn channel is not affected at all, so there is no deterioration in the drawing characteristics.

〔発明の効果〕〔Effect of the invention〕

以上説明したように本発明は、トランスバーサル型等価
器の誤動作しているチャンネルの等価回路にのみ周期的
にリセットをかけることにより、トランスバーサル型等
価器の誤動作状態を短時間に復旧させることができ、ま
たフェージングがある場合のトランスバーサル型等価器
の引込み特性についても劣化がないという効果がある。
As explained above, the present invention can restore the malfunctioning state of the transversal equalizer in a short time by periodically resetting only the equivalent circuit of the malfunctioning channel of the transversal equalizer. Furthermore, there is no deterioration in the pull-in characteristics of the transversal equalizer when there is fading.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明の実施例を示すブロック図、第2図は同
実施例で用いるリセット信号発生回路の構成例を示す回
路図、第3図は同リセット信号発生回路の動作を説明す
るためのタイムチャートである。 1・・・復調装置の等価器リセット回路、2・・・復調
器、3・・・トランスバーサル型等価器、4・・・誤り
訂正復号器、5・・・リセット信号発生回路。
FIG. 1 is a block diagram showing an embodiment of the present invention, FIG. 2 is a circuit diagram showing a configuration example of a reset signal generation circuit used in the same embodiment, and FIG. 3 is for explaining the operation of the reset signal generation circuit. This is a time chart. DESCRIPTION OF SYMBOLS 1... Equalizer reset circuit of demodulator, 2... Demodulator, 3... Transversal equalizer, 4... Error correction decoder, 5... Reset signal generation circuit.

Claims (1)

【特許請求の範囲】[Claims] 直交変調によるデジタルマイクロ波通信方式の復調装置
において、変調信号をデジタル信号に復調するとともに
、信号断検出信号を出力する復調器と、前記復調器から
の出力信号を基底帯域で同相チャンネル等価する同相チ
ャンネル等価回路および直交チャンネル等価する直交チ
ャンネル等価回路を含むトランスバーサル型等価器と、
前記トランスバーサル型等価器で等価された信号に対し
て誤り訂正を行た出力信号を出力するとともに、同期信
号、同期がとれないときに当該非同期状態により同相チ
ャンネル非同期信号、直交チャンネル非同期信号を出力
する誤り訂正復号器と、前記復調器からの信号断検出信
号および前記誤り訂正復号器からの同期信号、同相チャ
ンネル非同期信号、直交チャンネル非同期信号を基に前
記トランスバーサル型等価器の同相チャンネル等価回路
および直交チャンネル等価回路を独立にリセットする同
相チャンネルリセット信号および直交チャンネルリセッ
ト信号を生成するリセット信号発生回路とから構成した
ことを特徴とする復調装置の等価器リセット回路。
A demodulator for a digital microwave communication system using orthogonal modulation includes a demodulator that demodulates a modulated signal into a digital signal and outputs a signal loss detection signal, and an in-phase demodulator that makes the output signal from the demodulator equivalent to an in-phase channel in the base band. a transversal equalizer including a channel equivalent circuit and an orthogonal channel equivalent circuit that equalizes orthogonal channels;
Outputs an output signal obtained by performing error correction on the signal equalized by the transversal equalizer, and outputs a synchronization signal, and when synchronization cannot be achieved, outputs an in-phase channel asynchronous signal and a quadrature channel asynchronous signal depending on the asynchronous state. and an in-phase channel equivalent circuit of the transversal equalizer based on the signal loss detection signal from the demodulator, the synchronization signal from the error correction decoder, the in-phase channel asynchronous signal, and the orthogonal channel asynchronous signal. and a reset signal generation circuit that generates an in-phase channel reset signal and an orthogonal channel reset signal that independently reset the orthogonal channel equivalent circuit.
JP13590989A 1989-05-31 1989-05-31 Equalizer resetting circuit for demodulator Pending JPH033426A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP13590989A JPH033426A (en) 1989-05-31 1989-05-31 Equalizer resetting circuit for demodulator

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP13590989A JPH033426A (en) 1989-05-31 1989-05-31 Equalizer resetting circuit for demodulator

Publications (1)

Publication Number Publication Date
JPH033426A true JPH033426A (en) 1991-01-09

Family

ID=15162670

Family Applications (1)

Application Number Title Priority Date Filing Date
JP13590989A Pending JPH033426A (en) 1989-05-31 1989-05-31 Equalizer resetting circuit for demodulator

Country Status (1)

Country Link
JP (1) JPH033426A (en)

Similar Documents

Publication Publication Date Title
EP0105503B1 (en) Automatic adaptive equalizer having improved reset function
US4847797A (en) Adaptive blind equilization method and device
JP2000228641A (en) Adaptive channel equalizer having training mode
MXPA00010469A (en) Demodulator for high-definition tv receiver.
US6928111B2 (en) Method and apparatus for controlling equalizer using sync signal in digital vestigial sideband system
CA1279116C (en) Digital sequence polarity detection with adaptive synchronization
JP3898415B2 (en) Automatic equalization circuit
GB2314488A (en) MRC diversity circuit uses branch with maximum RSSI
JPH033426A (en) Equalizer resetting circuit for demodulator
EP1197077B1 (en) Selective gain adjustement to aid carrier acquisition in a high definition television receiver
JPH09214855A (en) Device and method for demodulation for selective digital video reproducing system
CN101277406B (en) Demodulator, method and receiver for demodulation
JP2785964B2 (en) Demodulator
JP4658403B2 (en) Automatic equalization method and automatic equalization apparatus
CN1647525B (en) Packet error signal generator
JP2673487B2 (en) 8-phase PSK demodulator for mobile communication
JP3094422B2 (en) Automatic adaptive equalizer
JPH01176130A (en) Digital demodulation system for two polarized wave
JPH0129324B2 (en)
JP3134442B2 (en) Demodulator
JP2674399B2 (en) Cross polarization interference canceller
JPH09224056A (en) Transmitter and its control method
JP3099867B2 (en) Amplitude equalizer
JPS5916440A (en) Symbol synchronizing device
JP2001285144A (en) Automatic equalization circuit