JPH0334144U - - Google Patents

Description

【図面の簡単な説明】

第１図、第２図、第３図は本考案の実施例を示
す回路図、第４図は第１図、第２図、第３図の各
部波形を示すタイミングチヤートである。 ２，６……抵抗、３……第１のコンデンサ、４
……リセツト制御回路、５……マイクロコンピユ
ータ、７……第２のコンデンサ、８，９……トラ
ンジスタ、１１……ツエナーダイオード、１２…
…ダイオード。

Claims (1)

1. 【実用新案登録請求の範囲】 第１のコンデンサを含み、電源電圧を積分する
   第１の積分回路と、 前記第１の積分回路の積分出力が第１のレベル
   未満の時、リセツト信号を発生し、且つ前記積分
   出力が第１のレベル以上の時、リセツト解除信号
   を発生するリセツト制御回路と、 前記リセツト信号によつてリセツトされるか、
   或は前記リセツト解除信号によつてリセツト解除
   され、リセツト解除されて正常動作する時、一定
   周期のパルス信号を出力するマイクロコンピユー
   タと、 第２のコンデンサを含み、前記電源電圧を積分
   する第２の積分回路と、 前記第２の積分回路の積分出力が第２のレベル
   以上の時、前記第１のコンデンサに蓄えられた電
   荷を放電する第１の放電回路と、 前記パルス信号が出力された時、前記第２のコ
   ンデンサに蓄えられた電荷を放電する第２の放電
   回路と、 前記第２の積分回路と前記第１の放電回路との
   間に選択的に設けられ、前記第１の放電回路を放
   電動作させるための前記第２のレベルを可変制御
   する可変制御回路と、 前記リセツト制御回路の出力と前記第１の放電
   回路との間に選択的に設けられ、前記リセツト制
   御回路からリセツト信号が発生した時、前記第２
   のコンデンサに蓄えられた電荷を放電する第３の
   放電回路とを備え、 前記第３の放電回路を設けることによつて、前
   記リセツト信号を間欠的とし、前記可変制御回路
   を設けることによつて、前記リセツト信号の発生
   期間を可変とすることを特徴とするリセツト回路
   。