JPH0331032B2 - - Google Patents

Info

Publication number
JPH0331032B2
JPH0331032B2 JP57115749A JP11574982A JPH0331032B2 JP H0331032 B2 JPH0331032 B2 JP H0331032B2 JP 57115749 A JP57115749 A JP 57115749A JP 11574982 A JP11574982 A JP 11574982A JP H0331032 B2 JPH0331032 B2 JP H0331032B2
Authority
JP
Japan
Prior art keywords
voltage
circuit
period
flyback
flyback pulse
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP57115749A
Other languages
Japanese (ja)
Other versions
JPS596673A (en
Inventor
Shinji Nogami
Toshikazu Tsurutome
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP11574982A priority Critical patent/JPS596673A/en
Publication of JPS596673A publication Critical patent/JPS596673A/en
Publication of JPH0331032B2 publication Critical patent/JPH0331032B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N3/00Scanning details of television systems; Combination thereof with generation of supply voltages
    • H04N3/10Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical
    • H04N3/16Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical by deflecting electron beam in cathode-ray tube, e.g. scanning corrections
    • H04N3/18Generation of supply voltages, in combination with electron beam deflecting

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Details Of Television Scanning (AREA)

Description

【発明の詳細な説明】 本発明は多倍圧整流回路を具備するフライバツ
クトランス電源回路に関するもので、フライバツ
クパルス発生用スイツチング回路のオン期間に生
じるリンギング電圧を減衰させることを目的とす
るものである。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a flyback transformer power supply circuit equipped with a multiplier rectifier circuit, and its purpose is to attenuate the ringing voltage that occurs during the on period of a switching circuit for generating flyback pulses. It is.

一般に、ビデオカメラ等の撮像管及び映像管ド
ライブ電源回路は、電子ビーム加速用、電子ビー
ム制御用、信号回路用等の各種の電圧が必要で、
数千ボルトから数十ボルトに至る。これらの電圧
は、テレビジヨン受像機の高圧発生回路と同様
に、フライバツクパルス発生用スイツチング回路
のオフ期間に発生するフライバツクパルス電圧
を、トランスを用いて任意の電圧に昇圧、整流す
ることで得ている。
In general, image pickup tubes and picture tube drive power circuits in video cameras, etc., require various voltages for electron beam acceleration, electron beam control, signal circuits, etc.
From thousands of volts to tens of volts. These voltages are generated by boosting and rectifying the flyback pulse voltage generated during the off period of the flyback pulse generation switching circuit to an arbitrary voltage using a transformer, similar to the high voltage generation circuit of a television receiver. It has gained.

ところが、昇圧されたフライバツクパルス電圧
は、トランスのリーケージフラツクス及び浮遊容
量の影響により、リンギング電圧を重畳した波形
となる。このリンギング電圧は、フライバツクパ
ルス発生用スイツチング回路のオン期間において
画面にたてじま等の妨害を与える。
However, the boosted flyback pulse voltage has a waveform in which a ringing voltage is superimposed due to the leakage flux and stray capacitance of the transformer. This ringing voltage causes disturbances such as vertical streaks on the screen during the ON period of the flyback pulse generation switching circuit.

本発明はこのような問題点を解決するもので、
多倍圧整流回路に抵抗素子を挿入することで、従
来、画面に妨害を与えていたリンギング電圧を減
衰させるものである。
The present invention solves these problems,
By inserting a resistive element into the multi-voltage rectifier circuit, the ringing voltage that conventionally caused interference with the screen can be attenuated.

以下、本発明の一実施例について、第1図〜第
5図の図面を用いて説明する。なお、実施例で
は、公称3倍圧コツククロフト回路を用いた場合
について述べる。
Hereinafter, one embodiment of the present invention will be described using the drawings of FIGS. 1 to 5. In the embodiment, a case will be described in which a nominal triple pressure Kotscroft circuit is used.

第1図において、1はフライバツクパルス発生
用のスイツチング回路、2は電源印加端子、3は
フライバツクトランス、4,5は前記フライバツ
クトランス3の第1巻線と第2巻線、6,7は低
圧出力電圧の整流ダイオード、8,9は前記低圧
出力電圧の平滑回路、10,11は前記低圧出力
電圧の出力端子、12は公称3倍圧コツククロフ
ト回路、13,14,15は前記コツククロフト
回路12の整流ダイオード、16,17,18は
前記コツククロフト回路12の積上げ用コンデン
サ、19は負荷、20は前記コツククロフト回路
12の出力端子、21は本発明の目的を遂行する
ために挿入接続した抵抗素子である。
In FIG. 1, 1 is a switching circuit for generating flyback pulses, 2 is a power supply terminal, 3 is a flyback transformer, 4 and 5 are the first and second windings of the flyback transformer 3, 6, 7 is a rectifier diode for the low output voltage, 8 and 9 are smoothing circuits for the low output voltage, 10 and 11 are output terminals for the low output voltage, 12 is a nominal triple voltage Kotscroft circuit, and 13, 14 and 15 are the Kotscrofts. Rectifier diodes of the circuit 12, 16, 17, and 18 are stacking capacitors of the Kotscroft circuit 12, 19 is a load, 20 is an output terminal of the Kotscroft circuit 12, and 21 is a resistor inserted and connected to accomplish the purpose of the present invention. It is element.

電源印加端子2から、フライバツクトランス3
の第1巻線4を介して、スイツチング回路1へ電
源を印加すれば、スイツチング回路1のオン、オ
フ動作により第1巻線4の両端には、フライバツ
クパルス電圧が発生する。第1巻線4に発生した
フライバツクパルス電圧は、トランス作用により
第2巻線5にフライバツクパルス出力電圧を誘起
する。
From power supply terminal 2 to flyback transformer 3
When power is applied to the switching circuit 1 through the first winding 4, a flyback pulse voltage is generated across the first winding 4 as the switching circuit 1 turns on and off. The flyback pulse voltage generated in the first winding 4 induces a flyback pulse output voltage in the second winding 5 due to transformer action.

第2図a,bに前記動作により得られた電圧波
形を示す。第2図aは第1巻線4に発生している
フライバツクパルス電圧、第2図bは第2巻線5
に誘起されているフライバツクパルス出力電圧で
ある。このフライバツクパルス出力電圧は、第2
巻線5に設けられたタツプ端子から、それぞれの
端子に接続された整流ダイオード6,7、平滑回
路8,9及びコツククロフト回路12に導出さ
れ、各々のフライバツクパルス出力電圧に応じた
直流電圧が各々の出力端子10,11,20に得
られる。コツククロフト回路12の各々の積上げ
用コンデンサ16,17,18に以下の電圧が充
電される。すなわち、入力電圧を第2図bの値と
すれば、積上げ用コンデンサ16,18にはフラ
イバツクパルス出力電圧の尖頭対尖頭値V0(=V1
+V2)が、積上げ用コンデンサ17には、フラ
イバツク出力電圧の尖頭値V1がそれぞれ充電さ
れる。
FIGS. 2a and 2b show voltage waveforms obtained by the above operation. Fig. 2a shows the flyback pulse voltage generated in the first winding 4, and Fig. 2b shows the flyback pulse voltage generated in the second winding 5.
is the flyback pulse output voltage induced by This flyback pulse output voltage is
The tap terminal provided on the winding 5 is led out to rectifier diodes 6, 7, smoothing circuits 8, 9, and Kotscroft circuit 12 connected to the respective terminals, and a DC voltage corresponding to each flyback pulse output voltage is output. It is obtained at each output terminal 10, 11, 20. The following voltages are charged to each of the stacking capacitors 16, 17, and 18 of the Kotscroft circuit 12. That is, if the input voltage is the value shown in FIG. 2b, the peak-to-peak value of the flyback pulse output voltage V 0 (=V 1
+V 2 ), and the stacking capacitor 17 is charged with the peak value V 1 of the flyback output voltage.

ここで、コツククロフト回路12のオフ期間、
オン期間の動作について、第3図a,bの等価回
路を用いて説明する。なお、第3図a,bにおい
て、第1図と同一部品については、同一番号を付
している。
Here, the off period of the Kotsukucroft circuit 12,
The operation during the on period will be explained using the equivalent circuits shown in FIGS. 3a and 3b. In addition, in FIGS. 3a and 3b, the same parts as in FIG. 1 are given the same numbers.

第3図aはオフ期間時の動作等価回路図、第3
図bはオン期間時の動作等価回路図である。
Figure 3a is an operational equivalent circuit diagram during the off period;
FIG. b is an operational equivalent circuit diagram during the on period.

まず最初に、オフ期間時の動作について、第3
図aを用いて述べると、整流ダイオード13,1
5はオフ期間のフライバツクパルス出力正電圧期
間で導通する。定常動作時では、積上げ用コンデ
ンサ17,18は、それぞれフライバツクパルス
出力電圧の尖頭値V1及び尖頭対尖頭値V0(V1
V2)に充電される。なお、積上げ用コンデンサ
16は、定常状態において、あらかじめ尖頭対尖
頭値V0に充電されていると仮定している。
First of all, let's talk about the operation during the off period in the third section.
To describe using Figure a, the rectifier diodes 13, 1
5 is conductive during the flyback pulse output positive voltage period of the off period. During steady operation, the stacking capacitors 17 and 18 are connected to the peak value V 1 and peak-to-peak value V 0 (V 1 +
V 2 ). It is assumed that the stacking capacitor 16 is charged in advance to a peak-to-peak value V 0 in a steady state.

次に、オン期間時の動作を第3図bを用いて説
明すると、整流ダイオード14は、フライバツク
パルス出力負電圧、すなわちオン期間の台形波部
電圧期間で導通する。この時の充電電圧及びダイ
オード動作電流を第4図a,bに示す。
Next, the operation during the on period will be explained using FIG. 3b. The rectifier diode 14 is conductive during the flyback pulse output negative voltage, that is, the trapezoidal wave portion voltage period of the on period. The charging voltage and diode operating current at this time are shown in FIGS. 4a and 4b.

初めに、抵抗素子21がない場合を考えると、
整流ダイオード14は、フライバツクパルス出力
負電圧波形のオン期間の始点から導通を始め、尖
頭値V2まで続く。この電圧波形は第4図bに示
すようにオン期間内で徐々に減少していき、やが
て零となる。このダイオード動作電流により、積
上げ用コンデンサ16は、フライバツクパルス出
力正電圧V1と、サイン波形のリンギング電圧を
重畳したフライバツクパルス出力負電圧V2の和
電圧に充電される。この時のフライバツクパルス
出力電圧波形を第5図aに示す。なお、積上げ用
コンデンサ17,18は、オフ期間と同様に、あ
らかじめ尖頭値V1及び尖頭対尖頭値V0に充電さ
れているものとしている。このように、抵抗素子
21がない場合には、整流ダイオード14の導通
電流によつて、オン期間の入力電圧は何ら作用さ
れない。
First, considering the case where there is no resistance element 21,
The rectifier diode 14 begins to conduct from the beginning of the on period of the flyback pulse output negative voltage waveform and continues to conduct until the peak value V2 . As shown in FIG. 4b, this voltage waveform gradually decreases during the on period and eventually reaches zero. This diode operating current charges the stacking capacitor 16 to the sum voltage of the flyback pulse output positive voltage V1 and the flyback pulse output negative voltage V2 , which is a superimposed sine waveform ringing voltage. The flyback pulse output voltage waveform at this time is shown in FIG. 5a. It is assumed that the stacking capacitors 17 and 18 are charged in advance to a peak value V 1 and a peak-to-peak value V 0 as in the off period. In this way, when the resistive element 21 is not present, the input voltage during the on period is not affected by the conduction current of the rectifier diode 14.

次に、抵抗素子21を挿入した場合を考える
と、整流ダイオード14は、抵抗素子21がない
場合と同様に、オン期間の始点から導通を始める
が、ダイオード動作電流は、第4図bに示すよう
に抵抗素子21がない場合に比してゆるやかなカ
ーブで増加、減少していく。このダイオード動作
電流のカーブは、積上げ用コンデンサ16,17
と抵抗素子21との時定数で決定される。ここ
で、ダイオード動作電流がオン期間中流れるよう
に前記時定数を設定すれば、オン期間では、以下
の式の電力Pが消費される。
Next, considering the case where the resistance element 21 is inserted, the rectifier diode 14 starts conducting from the start point of the on period as in the case without the resistance element 21, but the diode operating current is as shown in FIG. 4b. It increases and decreases with a gentler curve compared to the case where the resistance element 21 is not provided. This diode operating current curve is the stacking capacitor 16, 17.
It is determined by the time constant of the resistance element 21 and the resistance element 21. Here, if the time constant is set so that the diode operating current flows during the on period, the power P expressed by the following equation is consumed during the on period.

P=Iv2(t)・R Iv(t)=整流ダイオード14の電流関数 R=抵抗素子21の抵抗値 この電力Pの消費は、リンギング電圧を重畳し
たフライバツクパルス出力負電圧V2の減衰とな
つてあらわれる。一方、オン期間の電圧成分は台
形波とリンギング電圧の和であり、台形波成分の
実効値の方がリンギング電圧の実効値より大きく
なつている。また、電力損失の最大値はリンギン
グ電圧の尖頭値で発生する。従つて、台形波部は
殆んど減衰しないが、前記リンギング電圧は、サ
イン波形の尖頭部で大きく減衰する。この時のフ
ライバツクパルス出力電圧波形を第5図bに示
す。
P=Iv 2 (t)・R Iv(t) = Current function of the rectifier diode 14 R = Resistance value of the resistive element 21 This consumption of power P is the attenuation of the flyback pulse output negative voltage V 2 superimposed on the ringing voltage. It appears. On the other hand, the voltage component during the on period is the sum of the trapezoidal wave and the ringing voltage, and the effective value of the trapezoidal wave component is larger than the effective value of the ringing voltage. Further, the maximum value of power loss occurs at the peak value of the ringing voltage. Therefore, the trapezoidal wave portion is hardly attenuated, but the ringing voltage is greatly attenuated at the peak of the sine waveform. The flyback pulse output voltage waveform at this time is shown in FIG. 5b.

第5図bに示したように、抵抗素子21によつ
てリンギング電圧成分が大きく減衰されることか
ら、フライバツクパルス出力電圧のオン期間電圧
に重畳していたリンギング電圧成分は大幅に低減
される。なお、抵抗素子21の挿入による出力電
圧への影響は、リンギング電圧部のみの減衰作用
だけで、オン期間の電圧には何ら影響を及ぼさな
いことから、出力電圧の低下は殆んどない。
As shown in FIG. 5b, since the ringing voltage component is greatly attenuated by the resistive element 21, the ringing voltage component superimposed on the on-period voltage of the flyback pulse output voltage is significantly reduced. . Note that the effect on the output voltage due to the insertion of the resistive element 21 is only the attenuation effect of the ringing voltage section and has no effect on the voltage during the on period, so there is almost no decrease in the output voltage.

なお、前述の説明では多倍圧回路として公称3
倍圧回路を取り上げたが、本発明の実施効果は、
倍圧段数が4倍圧、5倍圧と増加してもオン期間
の負電圧、すなわち台形波部電圧で導通する整流
ダイオードに、抵抗素子を直列に接続することで
同様の効果が得られることは言うまでもない。
In addition, in the above explanation, the nominal voltage 3 is used as a multiplier circuit.
Although the voltage doubler circuit has been taken up, the effects of implementing the present invention are as follows.
Even if the number of voltage doubler stages increases to 4x or 5x, the same effect can be obtained by connecting a resistive element in series with a rectifier diode that conducts at a negative voltage during the on period, that is, a trapezoidal wave voltage. Needless to say.

以上説明したように本発明によれば、抵抗素子
を挿入接続するだけで、オン期間中に発生してい
たリンギング電圧を簡単に減衰させることがで
き、しかも発生する電圧に殆んど影響を与えない
というフライバツクトランス電源回路が得られ
る。
As explained above, according to the present invention, the ringing voltage that occurs during the on period can be easily attenuated by simply inserting and connecting a resistive element, and moreover, it has almost no effect on the generated voltage. A flyback transformer power supply circuit is obtained.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明の一実施例によるフライバツク
トランス電源回路を示す回路図、第2図a,bは
第1図の回路におけるフライバツクトランスの電
圧波形を示す特性図、第3図a,bは本発明の動
作を説明するための等価回路図、第4図a,bは
第3図の回路の充電電圧及びダイオード動作電流
を示す特性図、第5図a,bは従来及び本発明に
よるフライバツクトランス電源回路の出力電圧波
形図である。 1…スイツチング回路、3…フライバツクトラ
ンス、4…第1巻線、5…第2巻線、6…整流ダ
イオード、8…平滑コンデンサ、12…コツクク
ロフト回路、14…整流ダイオード、21…抵抗
素子。
FIG. 1 is a circuit diagram showing a flyback transformer power supply circuit according to an embodiment of the present invention, FIGS. 2a and 2b are characteristic diagrams showing voltage waveforms of the flyback transformer in the circuit of FIG. 1, and FIGS. 4b is an equivalent circuit diagram for explaining the operation of the present invention, FIGS. 4a and 4b are characteristic diagrams showing the charging voltage and diode operating current of the circuit in FIG. 3, and FIGS. FIG. 3 is an output voltage waveform diagram of a flyback transformer power supply circuit according to the present invention. DESCRIPTION OF SYMBOLS 1... Switching circuit, 3... Flyback transformer, 4... First winding, 5... Second winding, 6... Rectifier diode, 8... Smoothing capacitor, 12... Kotscroft circuit, 14... Rectifier diode, 21... Resistance element.

Claims (1)

【特許請求の範囲】[Claims] 1 一端が電源印加端子に接続され、他の一端が
フライバツクパルス発生用スイツチング回路に接
続されている第1巻線及び複数のタツプ端子を有
する第2巻線を備えているフライバツクトランス
と、前記第2巻線の複数のタツプ端子の各々に接
続されている整流回路及び多倍圧整流回路とを具
備し、かつ前記フライバツクパルス発生用スイツ
チング回路のオン期間に導通してコンデンサを充
電するように配置されている前記多倍圧整流回路
の整流素子に、抵抗素子が直列に接続されている
ことを特徴とするフライバツクトランス電源回
路。
1. A flyback transformer comprising a first winding whose one end is connected to a power supply terminal and whose other end is connected to a flyback pulse generation switching circuit, and a second winding having a plurality of tap terminals; It comprises a rectifier circuit and a multivoltage rectifier circuit connected to each of the plurality of tap terminals of the second winding, and conducts during the ON period of the flyback pulse generation switching circuit to charge the capacitor. A flyback transformer power supply circuit characterized in that a resistive element is connected in series with the rectifying element of the multi-voltage rectifying circuit arranged as shown in FIG.
JP11574982A 1982-07-02 1982-07-02 Power supply circuit for fly-back transformer Granted JPS596673A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11574982A JPS596673A (en) 1982-07-02 1982-07-02 Power supply circuit for fly-back transformer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11574982A JPS596673A (en) 1982-07-02 1982-07-02 Power supply circuit for fly-back transformer

Publications (2)

Publication Number Publication Date
JPS596673A JPS596673A (en) 1984-01-13
JPH0331032B2 true JPH0331032B2 (en) 1991-05-02

Family

ID=14670100

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11574982A Granted JPS596673A (en) 1982-07-02 1982-07-02 Power supply circuit for fly-back transformer

Country Status (1)

Country Link
JP (1) JPS596673A (en)

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS51155018U (en) * 1975-06-04 1976-12-10
JPS5397925U (en) * 1977-01-11 1978-08-09

Also Published As

Publication number Publication date
JPS596673A (en) 1984-01-13

Similar Documents

Publication Publication Date Title
US3828239A (en) High dc voltage generating circuit
JPH06225517A (en) Ac-dc converter
CA1154153A (en) Deflection and power supply circuit with reduced start-up drive
US4079294A (en) Control circuit arrangement for generating a control signal for a voltage converter
US4968106A (en) High voltage generating apparatus for television equipment
US3912972A (en) Line deflection circuit for cathode-ray tubes
US4611152A (en) High DC voltage generator
JPS6348230B2 (en)
JPH10201226A (en) High voltage generating circuitry
JPS60261255A (en) Switching power source
US6072709A (en) Multiple output voltage converter with improved cross-regulation
EP0106482A1 (en) High tension DC voltage generating apparatus
JPH0331032B2 (en)
US5691609A (en) Power supply for a raster center controller for a video display appliance
US4327405A (en) Voltage suppression circuit for a DC-to-DC voltage converter circuit
JPH01195780A (en) Saw-tooth current generating circuit arrangement
US4176302A (en) Vertical deflection output circuit
JP3258620B2 (en) Switching power supply
EP0319011B1 (en) High voltage generating apparatus for television equipment
JP3728899B2 (en) High voltage generation circuit
JPS6114226Y2 (en)
JPS622846Y2 (en)
KR100363795B1 (en) Flyback transformer
KR810002134B1 (en) Inrush current start-up circuit for a television receiver including a start -up decoupling
JP3253469B2 (en) Switching power supply