JPH03284072A - Planer type display device - Google Patents

Planer type display device

Info

Publication number
JPH03284072A
JPH03284072A JP2086223A JP8622390A JPH03284072A JP H03284072 A JPH03284072 A JP H03284072A JP 2086223 A JP2086223 A JP 2086223A JP 8622390 A JP8622390 A JP 8622390A JP H03284072 A JPH03284072 A JP H03284072A
Authority
JP
Japan
Prior art keywords
signal
pulse
circuit
pulse signal
screen
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2086223A
Other languages
Japanese (ja)
Inventor
Yoshinao Umeda
梅田 芳直
Masaaki Nishio
西尾 正昭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Home Electronics Ltd
NEC Corp
Original Assignee
NEC Home Electronics Ltd
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Home Electronics Ltd, Nippon Electric Co Ltd filed Critical NEC Home Electronics Ltd
Priority to JP2086223A priority Critical patent/JPH03284072A/en
Publication of JPH03284072A publication Critical patent/JPH03284072A/en
Pending legal-status Critical Current

Links

Landscapes

  • Studio Circuits (AREA)
  • Transforming Electric Information Into Light Information (AREA)
  • Television Systems (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Controls And Circuits For Display Device (AREA)

Abstract

PURPOSE:To obtain an easy to see picture without missing for the display of an on-screen signal by shifting a pulse eliminating timing of a pulse signal to an on-screen circuit and a vertical driver circuit by a delay time attended with sample-and-hold processing of a video signal. CONSTITUTION:Horizontal display position information is inputted to a liquid crystal display panel 1 from a horizontal driver circuit 2, vertical display position information is inputted from a vertical driver circuit 3, the panel 1 holds a video signal from a signal synthesizer 4 and writes it into a cell of display position information commanded. The circuit 2 forms display position information in the horizontal direction synchronously with an incoming 1st pulse signal INHH and outputs the information to the panel 1. The circuit 3 forms vertical display information synchronously with a 2nd pulse signal INHV1 inputted from an interleave circuit 10 to output it to the panel 1. The signal INHH and a system command signal P/N are inputted to the interleave circuit 10, the pulse signals are outputted as they are in the case of the NTSC system and the pulse signal is interleaved in the case of the PAL system and outputted to the circuits 3, 6.

Description

【発明の詳細な説明】 [産業上の利用分野コ 本発明は、少なくとも水平走査線数が異なる2方式のビ
デオ信号を表示可能な平面型表示装置に関する。
DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a flat display device capable of displaying at least two types of video signals having different numbers of horizontal scanning lines.

[従来の技術] 例えば、携帯型の平面型テレビジョン受像機の中には、
異なるテレビジョン方式に従う地域に携帯され得ること
が考慮されて、複数のテレビジョン方式に従うビデオ信
号が表示可能になされているものがある。例えば、いわ
ゆるNTSC方式及びPAL方式のビデオ信号を表示可
能なものがある。
[Prior Art] For example, some portable flat panel television receivers include
Some devices are capable of displaying video signals according to multiple television standards, taking into account that they can be carried in areas that follow different television standards. For example, there are devices that can display video signals of the so-called NTSC system and PAL system.

ここで、PAL方式の水平走査線数が625本であり、
NTSC方式の水平走査線数が525本であり、概ね6
;5の関係にあるので、従来装置では、NTSC方式の
ビデオ信号に対しては通常の表示動作を実行すると共に
、PAL方式のビデオ信号に対してはその6本毎の水平
走査線を5本の水平走査線に変換して表示することでこ
れら2方式に対応している。第4図は、このような2方
式対応の液晶テレビジョン受像機の表示装置周りの構成
を示す。
Here, the number of horizontal scanning lines in the PAL system is 625,
The number of horizontal scanning lines in the NTSC system is 525, which is approximately 6.
; 5, the conventional device performs normal display operations for NTSC video signals, and displays every 6th horizontal scanning line for PAL video signals by 5. These two systems are supported by converting the image into horizontal scanning lines and displaying it. FIG. 4 shows the configuration around the display device of such a two-system compatible liquid crystal television receiver.

第4図において、液晶表示パネル1には、水平ドライバ
回路2から水平方向の表示位置情報が与えられており、
また、垂直ドライバ回路3から垂直方向の表示位置情報
が与えられており、液晶表示パネル1は、後述する信号
合成器4からのビデオ信号を指示された表示位置情報の
セルに書き込んで表示させる。ここで、液晶表示パネル
1は、ビデオ信号をサンプルホールドしてから書込み動
作をしており、この動作を通じてLH(水平走査期間)
の期間だけ遅れが生じている。
In FIG. 4, the liquid crystal display panel 1 is given horizontal display position information from the horizontal driver circuit 2.
Further, display position information in the vertical direction is given from the vertical driver circuit 3, and the liquid crystal display panel 1 writes a video signal from a signal synthesizer 4, which will be described later, into a cell of the designated display position information and displays it. Here, the liquid crystal display panel 1 performs a writing operation after sampling and holding a video signal, and through this operation, the LH (horizontal scanning period)
There is a delay for a period of

水平ドライバ回路2は、IH毎にスパイク状パルスが生
じている第1のパルス信号INHHに同期して水平表示
位置情報を形成して液晶表示パネル1に出力する。垂直
ドライバ回路3は、間引き回路5から与えられる第2の
パルス信号I NHVに同期して垂直表示位置情報を形
成して液晶表示パネル1に出力する。
The horizontal driver circuit 2 forms horizontal display position information and outputs it to the liquid crystal display panel 1 in synchronization with a first pulse signal INHH in which a spike-like pulse occurs every IH. The vertical driver circuit 3 forms vertical display position information in synchronization with the second pulse signal INHV given from the thinning circuit 5 and outputs it to the liquid crystal display panel 1.

間引き回路5には、第1のパルス信号I NHH及び方
式指令信号P/Nが与えられている。間引き回路5は、
方式指令信号P/NがNTSC方式を指示しているとき
に、到来する第1のパルス信号INHHをそのまま第2
のパルス信号I NHVと出力すると共に、方式指令信
号P/NがPAL方式を指示しているときに、到来する
第1のパルス信号の6パルス毎に1個のパルスを間引い
てその間引き処理後の信号を第2のパルス信号INH■
として出力する。
The thinning circuit 5 is supplied with a first pulse signal I NHH and a method command signal P/N. The thinning circuit 5 is
When the system command signal P/N indicates the NTSC system, the incoming first pulse signal INHH is sent directly to the second pulse signal.
When the pulse signal I NHV is output and the system command signal P/N indicates the PAL system, one pulse is thinned out for every 6 pulses of the first pulse signal that arrives. The signal is converted into the second pulse signal INH■
Output as .

これにより、垂直ドライバ回路3は、PAL方式の場合
には、6水平走査ライン毎にその内の連続する2本の水
平走査ラインに対して同一の垂直表示位置情報を出力し
、2本の水平走査ラインのビデオ信号が液晶表示パネル
1の同一ラインに表示され、5/6の変換表示が実現さ
れる。
Accordingly, in the case of the PAL system, the vertical driver circuit 3 outputs the same vertical display position information for two consecutive horizontal scanning lines every six horizontal scanning lines, and outputs the same vertical display position information for two consecutive horizontal scanning lines every six horizontal scanning lines. The video signals of the scanning lines are displayed on the same line of the liquid crystal display panel 1, and a 5/6 conversion display is realized.

ところで、チャンネル切換え時や音量の切換え時等には
、ビデオ信号にチャンネル指示数字等を重畳させて表示
させている。そのため、オンスクリーン回1i86及び
上述した信号合成器4が設けられている。オンスクリー
ン回路6にはオンスクリーン指令ON、垂直同期信号V
D及び第2のパルス信号INHVが与えられている。オ
ンスクリーン回路6は、垂直同期信号VDが与えられた
後、第2のパルス信号INHVをカウントし、このカウ
ント値に基づいたタイミングでオンスクリーン信号を出
力する。すなわち、オンスクリーン信号自体は間引かれ
なく、パルスの到来個数に応じてオンスクリーン回路号
を出力する。これにより、NTSC方式及びPAL方式
の場合共に、オンスクリーンする文字等の表示位置を同
じにし、同じ大きさにしている。、 [発明が解決しようとする課題] 第5図は、PAL方式が指示されたときの各部タイミン
グチャートを示すものである。
By the way, when switching channels, changing the volume, etc., channel designating numbers and the like are superimposed and displayed on the video signal. Therefore, the on-screen circuit 1i86 and the signal synthesizer 4 described above are provided. The on-screen circuit 6 has an on-screen command ON and a vertical synchronization signal V.
D and a second pulse signal INHV are provided. After receiving the vertical synchronization signal VD, the on-screen circuit 6 counts the second pulse signal INHV and outputs an on-screen signal at a timing based on this count value. That is, the on-screen signal itself is not thinned out, and the on-screen circuit code is output according to the number of arriving pulses. As a result, in both the NTSC system and the PAL system, on-screen characters are displayed in the same position and in the same size. , [Problems to be Solved by the Invention] FIG. 5 shows a timing chart of each part when the PAL system is instructed.

第5図(A>に示す第1のパルス信号I NHHは、6
個毎に1パルス除去されて第5図(B)に示す第2のパ
ルス信号INHVに変換される。従って、オンスクリー
ン回路6からは、第5図(C)に示すように、除去され
たパルスからのIHではオンスクリーン信号が出力され
ずに、その次のIHにオンスクリーン信号が信号合成器
4に出力される。他方、ビデオ信号は、第5図(D>に
示すように全ての水平走査期間で存在する。かくして、
信号合成器4からは第5図(E)に示す合成ビデオ信号
が出力され、液晶表示パネル1は、第5図(F)に示す
ように、これを内部のサンプルホールド回路でホールド
した後、表示位置情報が指示する各セルに供給する。こ
こで、垂直ドライバ回路3からは、パルスが除去された
第2のパルス信号INHVに基づいて、途中の2水平走
査期間では同一の表示位置情報が出力されるので、その
期間に到来した合成ビデオ信号は同一水平走査ラインに
表示される。
The first pulse signal I NHH shown in FIG. 5 (A> is 6
One pulse is removed from each pulse and converted into the second pulse signal INHV shown in FIG. 5(B). Therefore, as shown in FIG. 5(C), the on-screen circuit 6 does not output an on-screen signal in the IH from the removed pulse, but the on-screen signal is output in the next IH to the signal synthesizer 4. is output to. On the other hand, the video signal is present during all horizontal scan periods as shown in FIG.
The signal synthesizer 4 outputs a synthesized video signal shown in FIG. 5(E), and the liquid crystal display panel 1 holds this in an internal sample and hold circuit as shown in FIG. 5(F). It is supplied to each cell indicated by the display position information. Here, since the same display position information is output from the vertical driver circuit 3 in the middle two horizontal scanning periods based on the second pulse signal INHV from which the pulse has been removed, the composite video that has arrived during that period The signals are displayed on the same horizontal scan line.

この第5図(G)から明らかなように、ビデオ信号は各
水平走査ラインで表示されているが、オンスクリーン信
号は一部水平走査うインHLIで表示されない。そのた
め、歯抜は表示になっており、チャンネル表示の文字や
音量を表す記号等が見にくいものとなっていた。
As is clear from FIG. 5(G), the video signal is displayed in each horizontal scanning line, but the on-screen signal is not displayed in part of the horizontal scanning line. As a result, tooth extraction was displayed, and the characters on the channel display and symbols indicating the volume were difficult to see.

本発明は、以上の点を考慮してなされたものであり、水
平走査線数が少ないビデオ信号の表示モードにおいても
、オンスクリーンにかかる文字や記号等を見やすいもの
とすることができる平面型表示装置を提供しようとする
ものである。
The present invention has been made in consideration of the above points, and provides a flat display that allows characters, symbols, etc. displayed on the screen to be easily seen even in a video signal display mode with a small number of horizontal scanning lines. The aim is to provide equipment.

[課題を解決するための手段] かかる課題を解決するため、本発明においては、少なく
とも水平走査線数が異なる2方式のビデオ信号を表示で
きる平面型表示装置を、以下の各要素で構成した。
[Means for Solving the Problems] In order to solve the problems, in the present invention, a flat display device capable of displaying at least two types of video signals having different numbers of horizontal scanning lines is constructed from the following elements.

すなわち、ビデオ信号をサンプルホールドして内部のセ
ルに取り込んで表示する平面型表示パネルと、水平走査
線の開始位置を指示する第1のパルス信号に基づいて、
平面型表示パネルに対する水平表示位置情報を形成する
水平ドライバ回路と、水平走査線数が少ない方式のビデ
オ信号の指示時に、第1のパルス信号を第2及び第3の
パルス信号としてそのまま出力すると共に、水平走査線
数が多い方式のビデオ信号の指示時に、水平走査線数の
差異に応じて、第1のパルス信号のN個毎のパルスから
1個のパルスを除去して第2及び第3のパルス信号を形
成する、しかも、第3のパルス信号のパルス除去位置が
第2のパルス信号のパルス除去位置より、平面型表示パ
ネルにおけるサンプルホールド動作Gこ伴う遅れ時間だ
け前にさせる間引き回路と、第2のパルス信号に基づい
て、平面型表示パネルの垂直表示位置情報を形成する垂
直ドライバ回路と、オンスクリーンモードが選択された
ときに、垂直同期信号及び第3のパルス信号に基づいた
タイミングでオンスクリーン信号を出力するオンスクリ
ーン回路と、このオンスクリーン信号をビデオ信号に合
成させて平面型表示パネルに与える信号合成器とから構
成した。
That is, based on a flat display panel that samples and holds a video signal and captures it into an internal cell for display, and a first pulse signal that indicates the starting position of a horizontal scanning line,
A horizontal driver circuit that forms horizontal display position information for a flat display panel, and outputs a first pulse signal as it is as a second and third pulse signal when instructing a video signal of a method with a small number of horizontal scanning lines; , when a video signal with a large number of horizontal scanning lines is specified, one pulse is removed from every N pulses of the first pulse signal and the second and third pulses are changed according to the difference in the number of horizontal scanning lines. A thinning circuit which forms a pulse signal of 1, and which causes the pulse removal position of the third pulse signal to be earlier than the pulse removal position of the second pulse signal by the delay time associated with the sample and hold operation G in the flat display panel. , a vertical driver circuit that forms vertical display position information of the flat display panel based on the second pulse signal, and a timing based on the vertical synchronization signal and the third pulse signal when the on-screen mode is selected. It consists of an on-screen circuit that outputs an on-screen signal, and a signal synthesizer that combines this on-screen signal with a video signal and provides it to a flat display panel.

[作用] 本発明において、平面型表示パネルは、信号合成器から
与えられたビデオ信号をサンプルホールドしながら水平
ドライバ回路からの水平表示位置情報及び垂直ドライバ
回路からの垂直表示位置情報に応じたセルに取り込んで
表示させる。
[Function] In the present invention, the flat display panel samples and holds the video signal given from the signal synthesizer while displaying cells according to the horizontal display position information from the horizontal driver circuit and the vertical display position information from the vertical driver circuit. and display it.

ここで、オンスクリーンモードにおいては、信号合成器
がオンスクリーン回路からのオンスクリーン信号をビデ
オ信号に重畳して平面型表示パネルに与える。また、水
平ドライバ回路及び垂直ドライバ回路はそれぞれ第1及
び第2のパルス信号に基づいて水平表示位置情報及び垂
直表示位置情報を形成する。
Here, in the on-screen mode, the signal synthesizer superimposes the on-screen signal from the on-screen circuit onto the video signal and provides it to the flat display panel. Further, the horizontal driver circuit and the vertical driver circuit form horizontal display position information and vertical display position information based on the first and second pulse signals, respectively.

以上が基本的構成であるが、2方式のビデオ信号を表示
可能とすべく、間引き回路が設けられている。
The above is the basic configuration, and a thinning circuit is provided to enable display of two types of video signals.

間引き回路は、水平走査線数が少ない方式のビデオ信号
の指示時に、第1のパルス信号を第2及び第3のパルス
信号としてそのまま出力すると共に、水平走査線数が多
い方式のビデオ信号の指示時に、水平走査線数の差異に
応じて、第1のパルス信号のN個毎のパルスから1個の
パルスを除去して第2及び第3のパルス信号を形成する
。この際、第3のパルス信号のパルス除去位置が第2の
パルス信号のパルス除去位置より、平面型表示パネルに
おけるサンプルホールド動作に伴う遅れ時間だけ前にさ
せる。かかる間引き処理で形成された第2のパルス信号
に基づいて、垂直表示位置情報を形成しているので、両
方式のビデオ信号共に表示できる。また、かかる間引き
処理で形成された第3のパルス信号に基づいて、オンス
クリーン回路がオンスクリーン表示位置を制御している
ので、オンスクリーン信号が歯抜けすることなく表示で
きる。
The thinning circuit outputs the first pulse signal as it is as second and third pulse signals when instructing a video signal of a method with a small number of horizontal scanning lines, and outputs the first pulse signal as is as a second and third pulse signal when instructing a video signal of a method with a large number of horizontal scanning lines. Sometimes, one pulse is removed from every N pulses of the first pulse signal to form second and third pulse signals, depending on the difference in the number of horizontal scan lines. At this time, the pulse removal position of the third pulse signal is made to be earlier than the pulse removal position of the second pulse signal by the delay time associated with the sample and hold operation in the flat display panel. Since the vertical display position information is formed based on the second pulse signal formed by such thinning processing, both types of video signals can be displayed. Further, since the on-screen circuit controls the on-screen display position based on the third pulse signal formed by the thinning process, the on-screen signal can be displayed without missing any part.

[実施例] 以下、本発明を液晶テレビジョン受像機に適用した一実
施例を図面を参照しながら詳述する。
[Example] Hereinafter, an example in which the present invention is applied to a liquid crystal television receiver will be described in detail with reference to the drawings.

第1図はこの実施例を示すものであり、第4図との対応
部分に同一符号を付したものである。
FIG. 1 shows this embodiment, and corresponding parts to those in FIG. 4 are given the same reference numerals.

この実施例は、従来装置と比較して間引き回路の構成と
、間引き回路から垂直ドライバ回路及びオンスクリーン
回路に与えるパルス信号が異なるものである。
This embodiment differs from the conventional device in the configuration of the thinning circuit and in the pulse signals given from the thinning circuit to the vertical driver circuit and on-screen circuit.

従って、基本的表示構成は従来と同様である。Therefore, the basic display configuration is the same as the conventional one.

第1図において、液晶表示パネル1には、水平ドライバ
回82から水平表示位置情報が与えられており、また、
垂直ドライバ回路3から垂直表示位置情報が与えられて
おり、液晶表示パネル1は、信号合成器4からのビデオ
信号をホールドして指示された表示位置情報のセルに書
き込んで表示させる。
In FIG. 1, horizontal display position information is given to the liquid crystal display panel 1 from a horizontal driver circuit 82, and
Vertical display position information is given from the vertical driver circuit 3, and the liquid crystal display panel 1 holds the video signal from the signal synthesizer 4 and writes it into the cell of the designated display position information for display.

水平ドライバ回路2は、到来する第1のパルス信号IN
HHに同期して水平方向の表示位置情報を形成して液晶
表示パネル1に出力する。垂直ドライバ回路3は、間引
き回路10から与えられる第2のパルス信号INHVI
に同期して垂直表示位置情報を形成して液晶表示パネル
1に出力する。
The horizontal driver circuit 2 receives the incoming first pulse signal IN.
Horizontal display position information is formed in synchronization with HH and output to the liquid crystal display panel 1. The vertical driver circuit 3 receives a second pulse signal INHVI from the thinning circuit 10.
Vertical display position information is formed in synchronization with and output to the liquid crystal display panel 1.

間引き回路10には、第1のパルス信号INHH及び方
式指令信号P/Nが与えられている。間引き回路10は
、方式指令信号P/NがNTSC方式を指示し、ている
ときに、到来する第1のパルス信号INHHをそのまま
第2及び第3のパルス信号INHV1及びINHV2と
して対応する垂直ドライバ回#13及びオンスクリーン
回#I6に出力する。
The thinning circuit 10 is supplied with a first pulse signal INHH and a method command signal P/N. When the system command signal P/N indicates the NTSC system, the thinning circuit 10 directly outputs the incoming first pulse signal INHH as second and third pulse signals INHV1 and INHV2 to the corresponding vertical driver circuits. Output to #13 and on-screen episode #I6.

他方、間引き回路10は、方式指令信号P/NがPAL
方式を指示しているときには、内蔵する第2図に示す回
路によって形成した第2及び第3のパルス信号INHV
I及びINHV2を対応する垂直ドライバ回路3及びオ
ンスクリーン回路6に出力する。
On the other hand, in the thinning circuit 10, the method command signal P/N is PAL.
When instructing the method, the second and third pulse signals INHV formed by the built-in circuit shown in FIG.
I and INHV2 are output to the corresponding vertical driver circuit 3 and on-screen circuit 6.

この第2図は、PAL方式が選択されたときの問引き回
路10内の処理構成のみを示している。
FIG. 2 shows only the processing configuration within the interrogation circuit 10 when the PAL system is selected.

この図に示すように、6進力ウンタ回路11とデコード
回路12とからなっている。6進力ウンタ回路11のク
ロック入力端子には、第1のパルス信号1NHHが与え
られ、このパルスの到来毎に0から5へ向けてカウント
アツプ動作する。このカウンタ回路11からのカウント
値はデコード回路12に与えられる。
As shown in this figure, it consists of a hexadecimal counter circuit 11 and a decoding circuit 12. A first pulse signal 1NHH is applied to the clock input terminal of the hexadecimal power counter circuit 11, and it counts up from 0 to 5 every time this pulse arrives. The count value from this counter circuit 11 is given to a decoding circuit 12.

デコード回路12は、カウント値が変化する毎にスパイ
ク状パルスを発生し、但し、カウント値「4」への変化
ではスパイク状パルスを発生しないで、垂直ドライバ回
路3への第2のパルス信号INHVユを形成する。また
、デコード回路12は、カウント値が変化する毎にスパ
イク状パルスを発生し、但し、カウント値「3」への変
化ではスパイク状パルスを発生しないで、オンスクリー
ン回路6への第3のパルス信号INHV2を形成する。
The decoding circuit 12 generates a spike-like pulse every time the count value changes, but does not generate a spike-like pulse when the count value changes to "4" and sends a second pulse signal INHV to the vertical driver circuit 3. form yu. Further, the decoding circuit 12 generates a spike-like pulse every time the count value changes, but when the count value changes to "3", it does not generate a spike-like pulse and sends a third pulse to the on-screen circuit 6. A signal INHV2 is formed.

さらに、デコード回路12は、カラントイ直が「5」に
なると、カウンタ回路11をリセットさせる。このよう
にして間引き回IW810は、第1のパルス信号INH
Hの6パルス毎に1パルス除去された第2及び第3のパ
ルス信号INHVI及びINHV2を形成して出力する
Further, the decoding circuit 12 resets the counter circuit 11 when the current count reaches "5". In this way, the thinning circuit IW810 outputs the first pulse signal INH
Second and third pulse signals INHVI and INHV2, in which one pulse is removed from every six H pulses, are formed and output.

オンスクリーン回路6及び信号合成器4は、従来と同様
な構成である。オンスクリーン回路6にはオンスクリー
ン指令ON、垂直同期信号VD及び第3のパルス信号I
NHV2が与えられている。
The on-screen circuit 6 and signal synthesizer 4 have the same configuration as conventional ones. The on-screen circuit 6 receives an on-screen command ON, a vertical synchronization signal VD, and a third pulse signal I.
NHV2 is given.

オンスクリーン回路6は、垂直同期信号VDが与えられ
た後、第3のパルス信号INHV2をカウントし、この
カウント値に基づいたタイミングでオンスクリーン信号
を出力する。これにより、NTSC方式及びPAL方式
の場合共に、オンスクリーンする文字等の表示位置及び
大きさを等しくしている。
After receiving the vertical synchronization signal VD, the on-screen circuit 6 counts the third pulse signal INHV2 and outputs an on-screen signal at a timing based on this count value. As a result, the display position and size of on-screen characters, etc. are made equal in both the NTSC system and the PAL system.

第3図は、この実施例のPAL方式が選択されていると
きの各部タイミングチャートを示すものであり、これを
用いて表示動作を説明する。
FIG. 3 shows a timing chart of each part when the PAL system of this embodiment is selected, and the display operation will be explained using this chart.

第3図(A>に示す第1のパルス信号I NHHは、間
引き回路10によって6個毎に1パルス除去されて第3
図<B)及び(C)に示す第2のパルス信号INHV1
及びINHV2に変換される。
The first pulse signal INHH shown in FIG.
The second pulse signal INHV1 shown in Figures <B) and (C)
and INHV2.

ここで、第2のパルス信号INHVlに比較して第3の
パルス信号INHV2の方がIHだけ早くパルスが除去
される。
Here, the pulses of the third pulse signal INHV2 are removed earlier by IH than the second pulse signal INHV1.

従って、オンスクリーン回路6からは、第3図(D>に
示すように、除去されたパルスからの1水平走査期間で
はオンスクリーン信号が出力されずに、その次の水平走
査期間にオンスクリーン信号が信号合成器4に出力され
る。他方、ビデオ信号は、第3図(E)に示すように、
全ての水平走査期間で与えられる。かくして、信号合成
器4からは第3図(F)に示す合成ビデオ信号が出力さ
れ、液晶表示パネル1は、第3図(G)に示すように、
これを内部のサンプルホールド回路でホールドした後、
表示位置情報が指示する各セルに供給する。
Therefore, as shown in FIG. 3 (D>), the on-screen circuit 6 does not output an on-screen signal during one horizontal scanning period from the removed pulse, but outputs an on-screen signal during the next horizontal scanning period. is output to the signal synthesizer 4. On the other hand, as shown in FIG. 3(E), the video signal is
Given in all horizontal scanning periods. In this way, the signal synthesizer 4 outputs the composite video signal shown in FIG. 3(F), and the liquid crystal display panel 1 outputs the synthesized video signal as shown in FIG. 3(G).
After holding this in the internal sample and hold circuit,
It is supplied to each cell indicated by the display position information.

ここで、垂直ドライバ回路3からは、パルスが除去され
た第3図(B)に示す第2のパルス信号INHV1に基
づいて、途中の2水平走査期間では同一の表示位置情報
が出力されるので、その期間に到来した合成ビデオ信号
は同一水平走査ラインに表示される。
Here, the same display position information is output from the vertical driver circuit 3 in the middle two horizontal scanning periods based on the second pulse signal INHV1 shown in FIG. 3(B) from which the pulse has been removed. , the composite video signals arriving during that period are displayed on the same horizontal scan line.

この実施例の場合、第2のパルス信号I NHVlと第
3のパルス信号INHV2のパルス除去位置をIHだけ
異なるようにしているので、第3図(H)に示すように
、当初のビデオ信号及びオンスクリーン信号共に、各水
平走査ラインで表示される。
In this embodiment, the pulse removal positions of the second pulse signal I NHVl and the third pulse signal INHV2 are made to differ by IH, so that the original video signal and Both on-screen signals are displayed on each horizontal scan line.

従って、上述の実施例では、間引き処理が施されるPA
L方式のビデオ信号にオンスクリーン信号を重畳して表
示する場合にも、歯抜は等のない見やすい表示を実現す
ることができる。
Therefore, in the above embodiment, the PA to which the thinning process is applied
Even when an on-screen signal is superimposed and displayed on an L-format video signal, it is possible to realize an easy-to-see display without any missing teeth or the like.

なお、上述の実施例においては、液晶テレビジョン受像
機に本発明を適用したものを示したが、水平走査線数が
異なる複数方式のビデオ信号を表示する装置に適用でき
、チューナ部を持たないものであっても良い。また、平
面型表示装置としては、上述した液晶表示装置に限定さ
れるものではなく、EL表示装置等、地形式の表示装置
に適用することができる。
In the above embodiment, the present invention is applied to a liquid crystal television receiver, but it can also be applied to a device that displays video signals of multiple systems with different numbers of horizontal scanning lines, and does not have a tuner section. It may be something. Further, the flat display device is not limited to the above-mentioned liquid crystal display device, but can be applied to a flat display device such as an EL display device.

さらに、水平走査線数が異なるテレビジョン方式は、N
TSC方式及びPAL方式の組み合わせに限定されるも
のでなく、現在検討中の水平走査線数が異なる2種類の
高品位テレビジョン方式であっても良い。
Furthermore, television systems with different numbers of horizontal scanning lines have N
The present invention is not limited to the combination of the TSC system and the PAL system, and may be two types of high-definition television systems with different numbers of horizontal scanning lines, which are currently under consideration.

[発明の効果] 以上のように、本発明によれば、水平走査線数が多いビ
デオ信号の表示時において、オンスクリーン信号が重畳
されたビデオ信号を平面表示パネルがサンプルホールド
して各セルに供給する動作に伴う遅れ時間だけ、垂直ド
ライバ回路及びオンスクリーン回路に与えるパルス信号
のパルス除去タイミングをずらせるようにしたので、オ
ンスクリーン信号の表示に歯抜けが生じない見やすい画
像を実現できる。
[Effects of the Invention] As described above, according to the present invention, when displaying a video signal with a large number of horizontal scanning lines, the flat display panel samples and holds the video signal on which the on-screen signal is superimposed and displays it in each cell. Since the pulse removal timing of the pulse signal applied to the vertical driver circuit and the on-screen circuit is shifted by the delay time associated with the supply operation, it is possible to realize an easy-to-see image without any gaps in the display of the on-screen signal.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明による平面型表示装置の一実施例を示す
ブロック図、第2図はその要部の詳細構成図、第3図は
上記実施例の各部タイミングチャート、第4図は従来装
置を示すブロック図、第5図はその各部タイミングチャ
ートである。 1・・・液晶表示パネル、2・・・水平ドライバ回路、
3・・・垂直ドライバ回路、4・・・信号合成器、6・
・・オンスクリーン回路、10・・・間引き回路。
Fig. 1 is a block diagram showing an embodiment of a flat display device according to the present invention, Fig. 2 is a detailed configuration diagram of its main parts, Fig. 3 is a timing chart of each part of the above embodiment, and Fig. 4 is a conventional device. FIG. 5 is a block diagram showing the timing chart of each part. 1...Liquid crystal display panel, 2...Horizontal driver circuit,
3... Vertical driver circuit, 4... Signal combiner, 6.
...On-screen circuit, 10... Thinning circuit.

Claims (1)

【特許請求の範囲】 少なくとも水平走査線数が異なる2方式のビデオ信号を
表示できる平面型表示装置において、ビデオ信号をサン
プルホールドして内部のセルに取り込んで表示する平面
型表示パネルと、水平走査線の開始位置を表す第1のパ
ルス信号に基づいて、上記平面型表示パネルに対する水
平表示位置情報を形成する水平ドライバ回路と、水平走
査線数が少ない方式のビデオ信号の指示時に、第1のパ
ルス信号を第2及び第3のパルス信号としてそのまま出
力すると共に、水平走査線数が多い方式のビデオ信号の
指示時に、水平走査線数の差異に応じて、第1のパルス
信号のN個毎のパルスから1個のパルスを除去して第2
及び第3のパルス信号を形成する、しかも、第3のパル
ス信号のパルス除去位置が第2のパルス信号のパルス除
去位置より、上記平面型表示パネルにおけるサンプルホ
ールド動作に伴う遅れ時間だけ前にさせる間引き回路と
、 第2のパルス信号に基づいて、上記平面型表示パネルの
垂直表示位置情報を形成する垂直ドライバ回路と、 オンスクリーンモードが選択されたときに、垂直同期信
号及び第3のパルス信号に基づいたタイミングでオンス
クリーン信号を出力するオンスクリーン回路と、 このオンスクリーン信号をビデオ信号に合成させて上記
平面型表示パネルに与える信号合成器とからなることを
特徴とする平面型表示装置。
[Claims] A flat display device capable of displaying video signals of at least two different formats with different numbers of horizontal scanning lines, including a flat display panel that samples and holds a video signal and captures it in an internal cell for display; a horizontal driver circuit that forms horizontal display position information for the flat display panel based on a first pulse signal representing a line start position; In addition to outputting the pulse signal as it is as the second and third pulse signals, when instructing a video signal of a system with a large number of horizontal scanning lines, the pulse signal is output every N of the first pulse signal according to the difference in the number of horizontal scanning lines. Remove one pulse from the pulse of
and forming a third pulse signal, and furthermore, the pulse removal position of the third pulse signal is made to be earlier than the pulse removal position of the second pulse signal by a delay time associated with a sample and hold operation in the flat display panel. a thinning circuit; a vertical driver circuit that forms vertical display position information of the flat display panel based on the second pulse signal; and a vertical synchronizing signal and a third pulse signal when the on-screen mode is selected. 1. A flat display device comprising: an on-screen circuit that outputs an on-screen signal at a timing based on the above; and a signal synthesizer that combines the on-screen signal with a video signal and provides the synthesized signal to the flat display panel.
JP2086223A 1990-03-30 1990-03-30 Planer type display device Pending JPH03284072A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2086223A JPH03284072A (en) 1990-03-30 1990-03-30 Planer type display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2086223A JPH03284072A (en) 1990-03-30 1990-03-30 Planer type display device

Publications (1)

Publication Number Publication Date
JPH03284072A true JPH03284072A (en) 1991-12-13

Family

ID=13880790

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2086223A Pending JPH03284072A (en) 1990-03-30 1990-03-30 Planer type display device

Country Status (1)

Country Link
JP (1) JPH03284072A (en)

Similar Documents

Publication Publication Date Title
JPS6292692A (en) Multi-image display television receiver
JPH04138494A (en) Video display device
JPH06217229A (en) Method and apparatus for processing picture-in-picture signal in high picture quality tv
JPH088674B2 (en) Display device
EP0717562B1 (en) Method and apparatus for displaying two video pictures simultaneously
KR100332329B1 (en) Image signal converting apparatus
EP1036389B1 (en) System and methods for 2-tap/3-tap flicker filtering
JP2000206492A (en) Liquid crystal display
EP1164787A2 (en) Video transmission apparatus
JPH03284072A (en) Planer type display device
JPH10503351A (en) Image display device with line number conversion means
JPH07168542A (en) Liquid crystal display device
JPH04292087A (en) Liquid crystal display device
WO1995009412A1 (en) Simplified image reconstruction interface
KR920002048B1 (en) Television system
JPH06165086A (en) Video signal processor
WO1999046935A2 (en) Image and/or data signal processing
JP3712287B2 (en) Video image display method
KR940007547B1 (en) Apparatus for displaying one type two ntsc/hdtv screens on the other type hdtv/ntsc screens
JPS61208981A (en) High definition television receiver with two picture display function
JPH07193747A (en) Picture display device
JPH0194788A (en) Special image device
JPH0683419B2 (en) Television signal receiver
EP0838944A1 (en) TV receiver with teletext function
JPH099164A (en) Multi-screen signal processing unit