JPH0327980B2 - - Google Patents

Info

Publication number
JPH0327980B2
JPH0327980B2 JP60119999A JP11999985A JPH0327980B2 JP H0327980 B2 JPH0327980 B2 JP H0327980B2 JP 60119999 A JP60119999 A JP 60119999A JP 11999985 A JP11999985 A JP 11999985A JP H0327980 B2 JPH0327980 B2 JP H0327980B2
Authority
JP
Japan
Prior art keywords
signal
circuit
recording
same
control pulse
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP60119999A
Other languages
Japanese (ja)
Other versions
JPS61278072A (en
Inventor
Yoshio Tokuyama
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Victor Company of Japan Ltd
Original Assignee
Victor Company of Japan Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Victor Company of Japan Ltd filed Critical Victor Company of Japan Ltd
Priority to JP60119999A priority Critical patent/JPS61278072A/en
Priority to US06/870,250 priority patent/US4796103A/en
Priority to DE198686304218T priority patent/DE204544T1/en
Priority to DE8686304218T priority patent/DE3686359T2/en
Priority to EP86304218A priority patent/EP0204544B1/en
Publication of JPS61278072A publication Critical patent/JPS61278072A/en
Publication of JPH0327980B2 publication Critical patent/JPH0327980B2/ja
Granted legal-status Critical Current

Links

Description

【発明の詳細な説明】 産業上の利用分野 本発明は磁気記録再生装置のコントロールパル
ス記録回路に係り、特に、ダブルギヤツプ方式の
磁気記録装置において、コントロールパルスを記
録する装置に関する。
DETAILED DESCRIPTION OF THE INVENTION Field of the Invention The present invention relates to a control pulse recording circuit for a magnetic recording/reproducing device, and more particularly to a device for recording control pulses in a double gap type magnetic recording device.

従来の技術 いわゆるダブルギヤツプ方式の磁気記録再生装
置では、記録時及びノーマル再生時、第5図A,
Bに示す如く、スタンダードプレイモード(SP)
(2時間モード)ではビデオヘツドSP1,SP2
を使用し、イクスバンドプレイモード(EP)(6
時間モード)ではビデオヘツドEP1,EP2を使
用する。ビデオヘツドEP2,SP1は回転ドラム
円周上で例えば2Hずれて取付けられている。
BACKGROUND TECHNOLOGY In a so-called double-gap type magnetic recording/reproducing device, during recording and normal reproduction, Fig. 5A,
Standard play mode (SP) as shown in B
(2 hour mode), video head SP1, SP2
Ex-band play mode (EP) (6
In time mode), video heads EP1 and EP2 are used. The video heads EP2 and SP1 are mounted offset by, for example, 2H on the circumference of the rotating drum.

ここで、SPモードのスチル再生では、第6図
A、第7図G,Hに示す如く、同アジマス角のビ
デオヘツドEP2,SP2を使用し、EPモードの
スチル再生では第6図B、第7図I,Jに示す如
く、同アジマス角のビデオヘツドEP1,SP1を
使用する。なお、第7図G,Iはビデオヘツドの
切換えモード、同図H,JはスチルFMレベルで
ある。このようにすることにより、スチル時の再
生FMレベルが高く、かつ、フレームスチルに比
していわゆるぶれの少ないフイールドスチルを
SPモード、EPモードともに行ない得る。
Here, for still playback in SP mode, video heads EP2 and SP2 with the same azimuth angle are used, as shown in Figures 6A and 7G and H, and for still playback in EP mode, as shown in Figures 6B and 7H. As shown in Figures I and J, video heads EP1 and SP1 having the same azimuth angle are used. Note that G and I in FIG. 7 are video head switching modes, and H and J in the same figure are still FM levels. By doing this, the playback FM level during still is high, and field still has less blur compared to frame still.
Can be used in both SP mode and EP mode.

一方、記録コントロールパルスについては、磁
気テープの互換性を確保するためにX値が規定さ
れており、第1チヤンネルのビデオヘツドが磁気
テープの入口に来た時にコントロールヘツドにて
磁気テープ上にコントロールパルスを記録するこ
とになつている。これにより、ダブルギヤツプ方
式では、SPモードでは第7図A,B,C,Dの
タイムチヤートになり、EPモードでは同図A,
B,E,Fのタイムチヤートになる。なお、同図
Aはビデオ信号、同図BはドラムPGパルス、同
図C,Eはチヤンネル切換モード、同図D,Fは
記録コントロールパルスである。
On the other hand, for the recording control pulse, an X value is specified to ensure compatibility of the magnetic tape. The pulse is to be recorded. As a result, in the double gap method, the time charts shown in Figure 7 A, B, C, and D are obtained in SP mode, and the time charts shown in Figure 7 A, B, and D are obtained in EP mode.
This is the time chart for B, E, and F. Note that A in the same figure is a video signal, B in the same figure is a drum PG pulse, C and E in the same figure are channel switching modes, and D and F in the same figure are recording control pulses.

従つて、第5図A中、ビデオヘツドSPとEPと
の相対高さHが正規近くにあれば、第7図B,
D,Fに示す如く、ドラムPGパルスに対してSP
モードとEPモードとで記録コントロールパルス
の記録タイミングを1フイールド(16.6msec)
ずらす必要がある。
Therefore, if the relative height H between the video heads SP and EP in Figure 5A is close to normal, then the heights in Figure 7B and
As shown in D and F, SP for drum PG pulse
The recording timing of the recording control pulse is set to 1 field (16.6 msec) in mode and EP mode.
It is necessary to shift it.

第8図は従来装置の一例のブロツク系統図を示
す。記録モードについて説明する。端子1に入来
したビデオ信号イ(第9図A)は垂直同期信号分
離回路2にて垂直同期信号ロ(同図B)を分離さ
れ、水晶発振器18からのクロツクをカウントし
て駆動される30Hzの発振回路(カウンタ)3にて
信号ハ(同図C)とされる。ここには閾値C4
C5,C6(C4<C5<C6)が設定されており、閾値C5
により垂直同期信号ロに同期して30Hzの信号ニ
(同図D)が取出され、SPモードであれば、スイ
ツチSW1を介して波形整形回路4に供給されて信
号ホ(同図E)とされ、記録アンプ5を介してコ
ントロールヘツド6に供給されて磁気テープに記
録される。
FIG. 8 shows a block system diagram of an example of a conventional device. The recording mode will be explained. The video signal A (FIG. 9A) inputted to the terminal 1 is separated from the vertical synchronization signal L (FIG. 9B) by the vertical synchronization signal separation circuit 2, and is driven by counting the clock from the crystal oscillator 18. The 30Hz oscillation circuit (counter) 3 generates a signal C (C in the same figure). Here, the threshold C 4 ,
C 5 , C 6 (C 4 < C 5 < C 6 ) are set, and the threshold C 5
The 30Hz signal D (D in the same figure) is extracted in synchronization with the vertical synchronization signal B, and in the SP mode, it is supplied to the waveform shaping circuit 4 via switch SW1 and becomes the signal H (E in the same figure). The signal is then supplied to the control head 6 via the recording amplifier 5 and recorded on the magnetic tape.

一方、EPモードであれば、発振回路3の出力
信号ニ(同図D)は遅延回路7にて1フイールド
遅延されて信号ヘ(同図F)とされ、波形整形回
路4にて信号ト(同図G)とされ、コントロール
ヘツド6にて磁気テープに記録される。
On the other hand, in the EP mode, the output signal 2 of the oscillation circuit 3 (D in the same figure) is delayed by one field in the delay circuit 7 to become a signal (F in the same figure), and the output signal 2 (D in the figure) is outputted by the waveform shaping circuit 4. G) in the figure, and is recorded on the magnetic tape by the control head 6.

一方、ドラムサーポ系において、発振回路3の
閾値C4によりトリガパルスチ(同図H)が取出
され、台形波整形回路8にて信号リ(同図I)と
され、台形波発生回路9にて台形波信号ヌ(同図
J)とされ、位相比較回路10に供給される。ド
ラムモータ13からドラムPGパルスル(同図K)
が取出され、モノマルチ14,15にて夫々信号
ヲ(同図L)、信号ワ(同図M)とされ、フリツ
プフロツプ16にて信号カ(同図N)とされ、サ
ンプルパルス発生回路17にてサンプルパルスヨ
(同図O)とされる。
On the other hand, in the drum servo system, a trigger pulse pulse (H in the same figure) is extracted by the threshold value C4 of the oscillation circuit 3, is made into a signal signal (I in the same figure) in the trapezoidal wave shaping circuit 8, and a trapezoidal wave is generated in the trapezoidal wave generating circuit 9. The signal N (J in the figure) is supplied to the phase comparator circuit 10. Drum PG pulse from drum motor 13 (K in the same figure)
is taken out and made into signals wo (L in the same figure) and signal wa (M in the same figure) by the monomultis 14 and 15, respectively, and made into a signal F (N in the same figure) by the flip-flop 16, and then sent to the sample pulse generation circuit 17. This is called the sample pulse (O in the same figure).

位相比較回路10において台形波形信号ヌとサ
ンプルパルスヨとが位相比較され、位相比較誤差
信号は低域フイルタLPF11、モータ駆動アン
プMDA12を介してドラムモータ13に供給さ
れ、ドラムモータ13を駆動制御する。
The phase comparison circuit 10 compares the phases of the trapezoidal waveform signal NU and the sample pulse YO, and the phase comparison error signal is supplied to the drum motor 13 via a low-pass filter LPF 11 and a motor drive amplifier MDA 12 to drive and control the drum motor 13. .

一方、キヤプスタンサーボ系において、水晶発
振器18のクロツクはキヤプスタン基準発振回路
19、台形波整形回路20にて信号ツ(同図S)
とされ、台形波発生回路21にて台形波信号ネ
(同図T)とされ、位相比較回路22に供給され
る。キヤプスタンモータ25からのキヤプスタン
FGパルスはアンプ26、分周回路27、サンプ
ルパルス発生回路28を介してサンプルパルスレ
(同図Q)とされる。
On the other hand, in the capstan servo system, the clock of the crystal oscillator 18 is connected to the capstan reference oscillation circuit 19 and the trapezoidal wave shaping circuit 20 to generate a signal (S in the figure).
The trapezoidal wave generating circuit 21 generates a trapezoidal wave signal (T in the figure), and the signal is supplied to the phase comparator circuit 22. Capstan from capstan motor 25
The FG pulse is converted into a sample pulse (Q in the figure) via an amplifier 26, a frequency dividing circuit 27, and a sample pulse generating circuit 28.

位相比較回路22において台形波信号ネとサン
プルパルスレとが位相比較され、位相比較誤差信
号は低域フイルタ(LPF)23、モータ駆動ア
ンプ(MDA)24を介してキヤプスタンモータ
25に供給され、キヤプスタンモータ25を駆動
制御する。
The phase comparison circuit 22 compares the phases of the trapezoidal wave signal and the sample pulse, and the phase comparison error signal is supplied to the capstan motor 25 via a low-pass filter (LPF) 23 and a motor drive amplifier (MDA) 24. Drive control of the capstan motor 25.

一方、再生モードでは発振回路3の閾値C6
より得られた信号からトラツキングモノマルチ2
9にて信号ソ(同図R)が得られ、信号ソから作
られた台形波信号とコントロールヘツド6からの
再生コントロールパルスタ(同図P)をアンプ3
0を介して得た信号から作られたサンプルパルス
とを位相比較し、これにより得られた位相比較誤
差信号にてキヤプスタンモータ25を駆動制御す
る。なお、トラツキングモノマルチ29ではトラ
ツキングずれを調整し得、信号ソにトラツキング
可変範囲τ1を持たせることができる。
On the other hand, in the reproduction mode, the tracking monomulti 2
The signal S (R in the same figure) is obtained at 9, and the trapezoidal wave signal generated from the signal S and the reproduction control pulser (P in the same figure) from the control head 6 are sent to the amplifier 3.
The phase comparison error signal is used to drive and control the capstan motor 25 using the phase comparison error signal obtained as a result. Note that the tracking monomulti 29 can adjust the tracking deviation, and the signal can have a tracking variable range τ 1 .

発明が解決しようとする問題点 上記従来回路は、1フイールドの遅延回路7を
必要とし、安価に構成し得ない問題点があつた。
Problems to be Solved by the Invention The conventional circuit described above requires a one-field delay circuit 7, and has a problem that it cannot be constructed at low cost.

本発明は、60Hz発振回路を用いることにより、
遅延回路を用いないでSPモード及びEPモードに
夫々必要なコントロールパルスを得、従来回路に
比して簡単で、安価に構成し得る磁気記録再生装
置のコントロールパルス記録回路を提供すること
を目的とする。
The present invention uses a 60Hz oscillation circuit to
The purpose of the present invention is to provide a control pulse recording circuit for a magnetic recording/reproducing device that can obtain control pulses necessary for SP mode and EP mode without using a delay circuit, and can be constructed more simply and at lower cost than conventional circuits. do.

問題点を解決するための手段 第1図中、発振回路(カウンタ)31はビデオ
信号から分離された垂直同期信号よりも高い周波
数の信号をカウントして記録時は垂直同期信号に
てリセツトされ、再生時は自走して夫々60Hzの発
振出力を取出す手段、フリツプフロツプ32はカ
ウンタのカウント値が閾値に達した時極性反転す
る30Hzの信号を出力する手段、スイツチSW1、イ
ンバータ35、アンドゲート33、コントロール
パルス発生回路34、コントロールヘツド6は2
組のビデオヘツドの1組毎の使用モード切換えに
応じて30Hzの出力信号の一方の極性に同期した30
Hzのコントロールパルスか又は30Hzの出力信号の
他方の極性に同期した30Hzのコントロールパルス
を発生して記録する手段の各一実施例である。
Means for Solving the Problems In FIG. 1, the oscillation circuit (counter) 31 counts signals with a higher frequency than the vertical synchronizing signal separated from the video signal, and is reset by the vertical synchronizing signal during recording. During reproduction, the flip-flop 32 is a means for self-running and outputting a 60Hz oscillation output, a means for outputting a 30Hz signal whose polarity is inverted when the count value of the counter reaches a threshold, a switch SW 1 , an inverter 35, an AND gate 33 , the control pulse generation circuit 34, and the control head 6 are 2
30Hz synchronized with one polarity of the 30Hz output signal according to the usage mode switching for each video head in the set.
3 is an embodiment of a means for generating and recording a 30 Hz control pulse or a 30 Hz control pulse synchronized to the other polarity of the 30 Hz output signal.

作 用 発振回路31にて60Hzの発振出力を取出し、フ
リツプフロツプ32にてカウンタのカウント値が
閾値に達した時極性反転する30Hzの信号を出力
し、スイツチSW1、インババータ35、アンドゲ
ート33、コントロールパルス発生回路34、コ
ントロールヘツド6にて2組のビデオヘツドの1
組毎の使用モード切換えに応じて30Hzの出力信号
の一方の極性に同期した30Hzのコントロールパル
スか又は30Hzの出力信号の他方の極性に同期した
30Hzのコントロールパルスを発生して記録する。
Operation: The oscillation circuit 31 takes out a 60Hz oscillation output, and the flip-flop 32 outputs a 30Hz signal whose polarity is inverted when the count value of the counter reaches the threshold, and the switch SW1 , inverter 35, AND gate 33, and control Pulse generation circuit 34 and control head 6 control one of two sets of video heads.
30Hz control pulse synchronized with one polarity of the 30Hz output signal or synchronized with the other polarity of the 30Hz output signal depending on the usage mode switching for each set.
Generate and record a 30Hz control pulse.

実施例 第1図は本発明回路の第1実施例のブロツク系
統図を示し、同図中、第8図と同一構成部分には
同一番号を、又、同一信号には同一符号を夫々付
してその説明を省略する。記録モードについて説
明する。垂直同期信号ロ(第2図B)は60Hzの発
振回路(カウンタ)31にて信号c(同図C)と
される。発振回路31には閾値C1,C2,C3(C1
C2<C3)が設定されており、閾値C1によりフリ
ツプフロツプ32から30Hzの信号d(同図D)が
取出され、一方、閾値C3により60Hzの信号f(同
図F)が取出される。
Embodiment FIG. 1 shows a block system diagram of a first embodiment of the circuit of the present invention. In the figure, the same components as in FIG. 8 are given the same numbers, and the same signals are given the same symbols. Therefore, the explanation will be omitted. The recording mode will be explained. The vertical synchronizing signal RO (FIG. 2B) is converted into a signal c (FIG. 2C) by a 60 Hz oscillation circuit (counter) 31. The oscillation circuit 31 has threshold values C 1 , C 2 , C 3 (C 1 <
C 2 <C 3 ) is set, and a 30Hz signal d (D in the same figure) is taken out from the flip-flop 32 by the threshold C1 , and a 60Hz signal f (F in the same figure) is taken out by the threshold C3 . Ru.

SPモードであれば、信号dと信号fとはアン
ドゲート33にてアンドをとられて信号g(同図
G)とされ、コントロールパルス発生回路34に
て記録コントロールパルスh(同図H)とされる。
EPモードであれば、フリツプフロツプ32の出
力信号dをインバータ35にて極性反転された信
号と信号fとがアンドゲート33にてアンドをと
られて信号i(同図I)とされ、コントロールパ
ルス発生回路34にて記録コントロールパルスj
(同図J)とされる。
In the SP mode, the signal d and the signal f are ANDed at the AND gate 33 to generate the signal g (G in the figure), and the control pulse generating circuit 34 generates the recording control pulse h (H in the figure). be done.
In the EP mode, a signal obtained by inverting the polarity of the output signal d of the flip-flop 32 by the inverter 35 and the signal f are ANDed by the AND gate 33 to become the signal i (I in the figure), and a control pulse is generated. Recording control pulse j in circuit 34
(J in the same figure).

このように、本発明では60Hzの発振回路31を
用いて60Hzの信号fを作り、信号fと信号d、及
び信号fと信号dを極性反転した信号とを夫々ス
イツチSW1で切換えてアンドをとり、これによ
り、SPモードのコントロールパルスh及びこれ
より1フイールド遅延されたEPモードのコント
ロールパルスjが得られ、従来装置のように特に
遅延回路を設けないでも済む。
In this way, in the present invention, the 60 Hz oscillation circuit 31 is used to generate the 60 Hz signal f, and the signal f and the signal d, and the signal f and the signal obtained by inverting the polarity of the signal d are respectively switched using the switch SW 1 to perform the AND operation. As a result, the SP mode control pulse h and the EP mode control pulse j delayed by one field can be obtained, and there is no need to provide a particular delay circuit as in the conventional device.

一方、ドラムサーボ系において、発振回路31
の閾値C2によりトリガパルスk(同図K)が取出
され、フリツプフロツプ36に供給される。フリ
ツプフロツプ32の出力信号dはリセツトパルス
発生回路37にてリセツトパルスe(同図E)と
され、フリツプフロツプ36に供給され、フリツ
プフロツプ36からは信号l(同図L)が取出さ
れ、台形波発生回路9にて台形波信号m(同図M)
とされる。
On the other hand, in the drum servo system, the oscillation circuit 31
A trigger pulse k (K in the same figure) is taken out by the threshold value C 2 of , and is supplied to the flip-flop 36. The output signal d of the flip-flop 32 is converted into a reset pulse e (E in the figure) by the reset pulse generation circuit 37, and is supplied to the flip-flop 36. The signal l (L in the figure) is taken out from the flip-flop 36, and is sent to the trapezoidal wave generation circuit. Trapezoidal wave signal m at 9 (M in the same figure)
It is said that

ドラムモータ13からのドラムPGパルスn(同
図N)はモノマルチ14,15にて夫々信号o,
p(同図O,P)とされ、フリツプフロツプ16
にて信号q(同図Q)とされ、サンプルパルス発
生回路17にてサンプルパルスr(同図R)とさ
れる。
The drum PG pulse n (N in the same figure) from the drum motor 13 is sent to the monomultis 14 and 15 as signals o and 15, respectively.
p (O, P in the same figure), and the flip-flop 16
The sample pulse generating circuit 17 generates a signal q (Q in the figure), and the sample pulse generating circuit 17 generates a sample pulse r (R in the figure).

一方、キヤプスタンサーボ系は前記従来回路と
同様の動作を行なうものであり、前記と同様の動
作によりキヤプスタンモータ25が駆動制御され
る。
On the other hand, the capstan servo system performs the same operation as the conventional circuit, and the capstan motor 25 is driven and controlled by the same operation as described above.

第3図は本発明回路の第2実施例のブロツク系
統図を示し、同図中、第1図と同一構成部分には
同一番号、又、同一信号には同一符号を夫々付し
てその説明を省略する。60Hzの発振回路41には
鬨値C1,C2,C9,C3(C1<C2<C9<C3)が設定さ
れており、閾値C9によりフリツプフロツプ43
からドラムFF信号q′(第4図G)が取出される。
FIG. 3 shows a block system diagram of a second embodiment of the circuit of the present invention, in which the same components as those in FIG. omitted. Battle values C 1 , C 2 , C 9 , C 3 (C 1 <C 2 <C 9 <C 3 ) are set in the 60Hz oscillation circuit 41, and the flip-flop 43 is set according to the threshold value C9.
A drum FF signal q' (FIG. 4G) is extracted from.

又、閾値C2によりモノマルチ42から信号y
(同図H)が取出され、フリツプフロツプ36に
て信号l′(同図I)とされ、台形波発生回路9に
て信号m′(同図J)とされる。ドラムモータ13
からのドラムPGパルスn(同図K)は波形整形回
路44、サンプルパルス発生回路17にてサンプ
ルパルスr′(同図L)とされ、信号m′と位相比較
回路10にて位相比較される。
Also, the signal y from the monomulti 42 is determined by the threshold value C2.
(H in the figure) is taken out and made into a signal l' (I in the figure) by the flip-flop 36, and made into a signal m' (J in the figure) by the trapezoidal wave generating circuit 9. drum motor 13
The drum PG pulse n (K in the same figure) from is converted into a sample pulse r' (L in the same figure) in the waveform shaping circuit 44 and the sample pulse generation circuit 17, and its phase is compared with the signal m' in the phase comparator circuit 10. .

なお、本発明は上記実施例に示すものに限定さ
れるものではなく、例えば、発振回路の閾値C2
のみを用いてSPモード及びEPモードのコントロ
ールパルス、及びドラムサーボ用の台形波信号を
得るように構成してもよい。
Note that the present invention is not limited to what is shown in the above embodiments; for example, the threshold value C 2 of the oscillation circuit
The configuration may be such that control pulses for SP mode and EP mode and a trapezoidal wave signal for drum servo are obtained using only the following.

発明の効果 本発明回路によれば、遅延回路を用いないでも
SPモード及びEPモードに夫々必要なコントロー
ルパルスを得ることができ、従来回路に比して簡
単で、安価に構成し得る等の特長を有する。
Effects of the Invention According to the circuit of the present invention, even without using a delay circuit,
It has the advantage of being able to obtain the control pulses required for each of the SP mode and EP mode, and being simpler and cheaper to construct than conventional circuits.

【図面の簡単な説明】[Brief explanation of drawings]

第1図及び第2図は夫々本発明回路の第1実施
例のブロツク系統図及びその信号波形図、第3図
及び第4図は夫々本発明回路の第2実施例のブロ
ツク系統図及びその信号波形図、第5図はダブル
ギヤツプ方式の磁気記録再生装置のビデオヘツド
構成図、第6図はそのトラツクパターン、第7図
はそのコントロールパルスとヘツド切換えとの関
係を示す図、第8図及び第9図は夫々従来回路の
一例のブロツク系統図及びその信号波形図であ
る。 1……ビデオ信号入力端子、2……垂直同期信
号分離回路、6……コントロールヘツド、9……
台形波発生回路、10……位相比較回路、13…
…ドラムモータ、17……サンプルパルス発生回
路、31……60Hz発振回路、32,36……フリ
ツプフロツプ、33……アンドゲート、34……
コントロールパルス発生回路、35……インバー
タ、37……リセツトパルス発生回路、SW1……
スイツチ。
1 and 2 are block system diagrams and their signal waveform diagrams, respectively, of a first embodiment of the circuit of the present invention, and FIGS. 3 and 4 are block system diagrams and their signal waveform diagrams, respectively, of a second embodiment of the circuit of the present invention. A signal waveform diagram, FIG. 5 is a configuration diagram of a video head of a double-gap type magnetic recording/reproducing device, FIG. 6 is a diagram showing its track pattern, FIG. 7 is a diagram showing the relationship between its control pulses and head switching, and FIGS. FIG. 9 is a block system diagram and a signal waveform diagram of an example of a conventional circuit, respectively. 1...Video signal input terminal, 2...Vertical synchronization signal separation circuit, 6...Control head, 9...
Trapezoidal wave generation circuit, 10... Phase comparison circuit, 13...
...Drum motor, 17...Sample pulse generation circuit, 31...60Hz oscillation circuit, 32, 36...Flip-flop, 33...And gate, 34...
Control pulse generation circuit, 35... Inverter, 37... Reset pulse generation circuit, SW 1 ...
Switch.

Claims (1)

【特許請求の範囲】 1 互いに異なるアジマス角のギヤツプを有する
一対のビデオヘツドを2組持ち、異なる磁気テー
プ速度に応じて該2組のビデオヘツドを夫々切換
えてビデオ信号を記録し、これを再生する磁気記
録再生装置のコントロールパルス記録回路におい
て、 上記ビデオ信号から分離された垂直同期信号よ
りも高い周波数の信号をカウントして記録時は該
垂直同期信号にてリセツトされ、再生時は自走し
て夫々60Hzの発振出力を取出すカウンタと、 該カウンタのカウント値が閾値に達した時極性
反転する30Hzの信号を出力する回路と、 上記2組のビデオヘツドの1組毎の使用モード
切換えに応じて該回路の出力信号の一方の極性に
同期した30Hzのコントロールパルスか又は該回路
の出力信号の他方の極性に同期した30Hzのコント
ロールパルスを発生して記録する回路と よりなることを特徴とする磁気記録再生装置の
コントロールパルス記録回路。
[Scope of Claims] 1. Two pairs of video heads having different azimuth angle gaps are provided, and video signals are recorded and played back by switching the two video heads according to different magnetic tape speeds. In a control pulse recording circuit of a magnetic recording/reproducing device, a signal having a higher frequency than a vertical synchronizing signal separated from the video signal is counted, and is reset by the vertical synchronizing signal during recording, and free-running during playback. A circuit that outputs a 30Hz signal whose polarity is inverted when the count value of the counter reaches a threshold value, and a circuit that outputs a 30Hz signal whose polarity is inverted when the count value of the counter reaches a threshold value. and a circuit that generates and records a 30Hz control pulse synchronized with one polarity of the output signal of the circuit or a 30Hz control pulse synchronized with the other polarity of the output signal of the circuit. Control pulse recording circuit for magnetic recording and reproducing equipment.
JP60119999A 1985-06-03 1985-06-03 Control pulse recording circuit for magnetic recording and reproducing device Granted JPS61278072A (en)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP60119999A JPS61278072A (en) 1985-06-03 1985-06-03 Control pulse recording circuit for magnetic recording and reproducing device
US06/870,250 US4796103A (en) 1985-06-03 1986-06-02 Control pulse recording circuit for dual tape speed recording and reproducing apparatuses using two pairs of heads selectively for selected speed including recording delayed control pulses
DE198686304218T DE204544T1 (en) 1985-06-03 1986-06-03 CIRCUIT FOR RECORDING CONTROL IMPULSES.
DE8686304218T DE3686359T2 (en) 1985-06-03 1986-06-03 CIRCUIT FOR RECORDING CONTROL IMPULSES.
EP86304218A EP0204544B1 (en) 1985-06-03 1986-06-03 Control pulse recording circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60119999A JPS61278072A (en) 1985-06-03 1985-06-03 Control pulse recording circuit for magnetic recording and reproducing device

Publications (2)

Publication Number Publication Date
JPS61278072A JPS61278072A (en) 1986-12-08
JPH0327980B2 true JPH0327980B2 (en) 1991-04-17

Family

ID=14775386

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60119999A Granted JPS61278072A (en) 1985-06-03 1985-06-03 Control pulse recording circuit for magnetic recording and reproducing device

Country Status (1)

Country Link
JP (1) JPS61278072A (en)

Also Published As

Publication number Publication date
JPS61278072A (en) 1986-12-08

Similar Documents

Publication Publication Date Title
JPS62632B2 (en)
US4763205A (en) Method of time axis control in an information recording system for compensation of tracking error caused by track jumping
JPS61281688A (en) Pseudo vertical synchronizing signal generating circuit of magnetic recording and reproducing device
JPH0327980B2 (en)
JPH0576713B2 (en)
JPH0150986B2 (en)
JPS6010414A (en) Shaping circuit of deflecting voltage
JPS6214900B2 (en)
JPH0510740B2 (en)
JPH0582662B2 (en)
JPS5937784A (en) Controller for variable speed reproduction of magnetic video recording and reproducing device
JPS6080115A (en) Video tape recorder
JPS6321248B2 (en)
KR890004102B1 (en) Trick signal generating device
JPS6325802Y2 (en)
JPS634256B2 (en)
JPS6134765A (en) Synchronizing signal generator
JP2555749B2 (en) Video tape recorder
JPS6230486A (en) Reproducer
JPS58224459A (en) Video tape recorder
JPS61112482A (en) Magnetic picture recording and reproducing device
JPS59152554A (en) Capstan servo device
JPS58191582A (en) Magnetic recorder and reproducer
JPS61280061A (en) Drum trapezoidal wave signal generating circuit for magnetic recording and reproducing device
JPH0312381B2 (en)