JPH03270675A - Switching regulator - Google Patents

Switching regulator

Info

Publication number
JPH03270675A
JPH03270675A JP6806490A JP6806490A JPH03270675A JP H03270675 A JPH03270675 A JP H03270675A JP 6806490 A JP6806490 A JP 6806490A JP 6806490 A JP6806490 A JP 6806490A JP H03270675 A JPH03270675 A JP H03270675A
Authority
JP
Japan
Prior art keywords
capacitor
transformer
inductance
voltage
field effect
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP6806490A
Other languages
Japanese (ja)
Inventor
Kazuo Kobayashi
和雄 小林
Yasuhiro Arai
康浩 新井
Shigeji Yamashita
茂治 山下
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Telecom Networks Ltd
Original Assignee
Fujitsu Telecom Networks Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Telecom Networks Ltd filed Critical Fujitsu Telecom Networks Ltd
Priority to JP6806490A priority Critical patent/JPH03270675A/en
Publication of JPH03270675A publication Critical patent/JPH03270675A/en
Pending legal-status Critical Current

Links

Landscapes

  • Dc-Dc Converters (AREA)

Abstract

PURPOSE:To improve the efficiency for a wide range of DC input voltage by resetting a transformer through the use of resonance thereby absorbing surge voltage. CONSTITUTION:Upon turn ON of FETs 12, 13, an exciting current IL flows to reset a transformer and capacitors C1, C2 are charged. Upon subsequent turn OFF of the FETs 12, 13, the capacitor C1 is discharged through an inductance L1, a diode D1 and the FET 12 whereas the capacitor C2 is discharged through an inductance L2, a diode D4 and the FET 13. At that time, the capacitors C1, C2 are discharged through series resonance of the capacitor CL and the inductance L1 and the series resonance of the capacitor C2 and the inductance L2.

Description

【発明の詳細な説明】 〔産業上の利用分野] 本発明は、広範囲の入力電圧の変化に対しても所定の出
力電圧が得られるスイッチングレギュレータに関するも
のである。
DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a switching regulator that can obtain a predetermined output voltage even when input voltage changes over a wide range.

設定された直流電圧となるように、トランスの一次巻線
に接続されたトランジスタ等のスイッチング素子のオン
幅等を制御するスイッチングレギュレータに於いては、
商用交流電源を整流して入力直流電圧とする場合が一般
的である。この商用交流電圧としては、日本では100
V、200Vであるが、米国では220Vが多く、又ヨ
ーロッパでは380■或いは415■等が採用されてい
る。従って、このような各種の入力直流電圧に対しても
、安定に動作するスイッチングレギュレータが要望され
ている。
In a switching regulator, which controls the on-width of a switching element such as a transistor connected to the primary winding of a transformer so as to achieve a set DC voltage,
It is common to rectify a commercial AC power source to obtain an input DC voltage. In Japan, this commercial AC voltage is 100
V, 200V, but 220V is often used in the United States, and 380V or 415V is used in Europe. Therefore, there is a need for a switching regulator that operates stably even with such various input DC voltages.

〔従来の技術] 第6図は従来例の要部回路図であり、直列2石式フォワ
ード・コンバータを用いた場合を示し、31はトランス
、31aは巻数N1の一次巻線、31bは巻数N3の二
次巻線、31cは巻数N2の補助巻線部分、32.33
はスイッチング素子としての電界効果トランジスタ、3
4は制御回路、35.36はスナバ回路、37は駆動ト
ランス、37aは一次巻線、37b、37cは二次巻線
、R3−R6は抵抗、D7〜DIOはダイオード、C4
〜C6はコンデンサ、L4はインダクタンスである。
[Prior Art] Fig. 6 is a circuit diagram of a main part of a conventional example, showing the case where a series two-stone forward converter is used, 31 is a transformer, 31a is a primary winding with a number of turns N1, and 31b is a primary winding with a number of turns N3. The secondary winding 31c is the auxiliary winding part with the number of turns N2, 32.33
is a field effect transistor as a switching element, 3
4 is a control circuit, 35.36 is a snubber circuit, 37 is a drive transformer, 37a is a primary winding, 37b, 37c are secondary windings, R3-R6 are resistors, D7 to DIO are diodes, C4
~C6 is a capacitor, and L4 is an inductance.

ダイオードD9.DIOとコンデンサC4とインダクタ
ンスL4とにより整流平滑回路が構成され、トランス3
1の二次巻線31bに誘起した電圧が整流されて平滑化
され、負荷(図示せず)に供給される。この整流平滑回
路の出力電圧が制御回路34に於いて設定基準電圧と比
較され、誤差電圧に対応してパルス幅制御を行う駆動信
号が駆動トランス37の一次巻線37aに加えられ、こ
の駆動トランス37の二次巻線37b、37cにゲート
が接続された電界効果トランジスタ32゜33のオン幅
が制御される。
Diode D9. A rectifying and smoothing circuit is configured by DIO, capacitor C4, and inductance L4, and transformer 3
The voltage induced in the secondary winding 31b of No. 1 is rectified and smoothed, and then supplied to a load (not shown). The output voltage of this rectifying and smoothing circuit is compared with a set reference voltage in the control circuit 34, and a drive signal for controlling the pulse width corresponding to the error voltage is applied to the primary winding 37a of the drive transformer 37. The on-width of field effect transistors 32 and 33 whose gates are connected to the secondary windings 37b and 37c of 37 is controlled.

この電界効果トランジスタ32.33がオンとなると、
直流入力電圧Vinがトランス31の一次巻線31aに
印加され、二次巻線31bに電圧が誘起するから、この
誘起電圧が整流平滑回路により整流されて平滑化される
。又電界効果トランジスタ32.33がオフとなると、
トランス31の補助巻線部分31cに誘起した電圧は、
ダイオードD7.D8を介して直流入力電圧Vinによ
りクランプされる。又電界効果トランジスタ32゜33
がオフとなった時のドレイン・ソース間の電圧Vdsの
急峻な変化(サージ電圧)は、抵抗R5、R6,コンデ
ンサC5,C6からなるスナバ回路35.36により吸
収され、電界効果トランジスタ32.33が保護される
When the field effect transistors 32 and 33 turn on,
Since the DC input voltage Vin is applied to the primary winding 31a of the transformer 31 and a voltage is induced in the secondary winding 31b, this induced voltage is rectified and smoothed by the rectifying and smoothing circuit. Also, when the field effect transistors 32 and 33 are turned off,
The voltage induced in the auxiliary winding portion 31c of the transformer 31 is
Diode D7. It is clamped by the DC input voltage Vin via D8. Also, field effect transistor 32°33
A sharp change (surge voltage) in the voltage Vds between the drain and source when the transistor is turned off is absorbed by the snubber circuit 35.36 consisting of resistors R5, R6 and capacitors C5, C6, and the field effect transistor 32.33 is protected.

第7図は動作説明図であり、(a)、 (b)は電界効
果トランジスタ32.33のオン期間Tonとオフ期間
Toffとに於けるトランス31の一次巻線31aに印
加される電圧Vt、(C)は電界効果トランジスタ32
.33のオン期間Tonとオフ期間Toffとに於ける
電界効果トランジスタ32゜33のドレイン・ソース間
電圧Vdsを示す。
FIG. 7 is an explanatory diagram of the operation, and (a) and (b) show the voltage Vt applied to the primary winding 31a of the transformer 31 during the on period Ton and off period Toff of the field effect transistor 32, 33, (C) is a field effect transistor 32
.. 3 shows the drain-source voltage Vds of the field effect transistors 32 and 33 during the on period Ton and the off period Toff of No. 33.

オン期間Tonに於いてトランス31を励磁し、オフ期
間Toffに於いてトランス31をリセットするから、
リセット電圧をVrとすると、Ton−Vin=Tof
 f ・Vr    −(1)の関係が必要となる。又
Ton+Toff=Tとすると、この周期Tは一定であ
るから、Ton= (Tof f−Vr)/Vin  
−−−(2)となる。
Since the transformer 31 is excited during the on period Ton and reset during the off period Toff,
When the reset voltage is Vr, Ton-Vin=Tof
The relationship f·Vr −(1) is required. Also, if Ton+Toff=T, this period T is constant, so Ton= (Toff f-Vr)/Vin
---(2) becomes.

このリセット電圧Vrは、トランス31の一次巻線31
aの巻数N1と、補助巻線部分31cの巻数N2とによ
り、Vr= (Nl/N2)Vinとなる。従って、(
1)式は、 となる。
This reset voltage Vr is applied to the primary winding 31 of the transformer 31.
Vr=(Nl/N2)Vin by the number of turns N1 of a and the number of turns N2 of the auxiliary winding portion 31c. Therefore, (
1) The formula is as follows.

N1=N2とすると、第7図の(a)に示すように、T
onwToffの関係となり、オン期間Tonは周期T
の172以上とすることができないことになる。そこで
、Nl>N2の関係に設定すると、第7図の(b)に示
すように、Ton>Toffの関係が得られるから、直
流入力電圧Vinの変化範囲を広くすることが可能とな
る。
If N1=N2, as shown in FIG. 7(a), T
onwToff, and the on period Ton is the period T.
172 or more is not possible. Therefore, by setting the relationship Nl>N2, the relationship Ton>Toff is obtained as shown in FIG. 7(b), so it is possible to widen the range of change in the DC input voltage Vin.

〔発明が解決しようとする問題点〕[Problem that the invention seeks to solve]

広範囲の直流入力電圧Vinに対しても、所定の直流出
力電圧を得る為には、オン期間Tonを広くできること
が必要である。そこで、前述のように、補助巻線部分3
1cの巻数N2を一次巻線31aの巻数Nlに比較して
少なくし、リセット電圧Vrを高くすることが考えられ
る。
In order to obtain a predetermined DC output voltage even for a wide range of DC input voltage Vin, it is necessary to widen the on-period Ton. Therefore, as mentioned above, the auxiliary winding part 3
It is conceivable to make the number of turns N2 of the primary winding 31a smaller than the number of turns Nl of the primary winding 31a and to increase the reset voltage Vr.

しかし、リセット電圧Vrを高くすると、電界効果トラ
ンジスタ32.33等のスイッチング素子に於けるスイ
ッチング損失が増大し、又サージ電圧も大きくなるから
、スナバ回路35.36に於ける損失が増大する欠点が
ある。
However, increasing the reset voltage Vr increases switching loss in switching elements such as field effect transistors 32 and 33, and also increases surge voltage, which has the disadvantage of increasing loss in snubber circuits 35 and 36. be.

本発明は、広範囲の直流入力電圧に対しても、効率の良
い制御を可能とすることを目的とするものである。
An object of the present invention is to enable efficient control even over a wide range of DC input voltages.

〔課題を解決するための手段] 本発明のスイッチングレギュレータは、共振を利用して
トランスのリセットを行うと共に、サージ電圧を吸収で
きるようにしたものであり、第1図を参照して説明する
[Means for Solving the Problems] The switching regulator of the present invention is capable of resetting a transformer using resonance and absorbing surge voltage, and will be described with reference to FIG. 1.

トランス1の一次巻線に接続されて直流電源から電流を
供給するトランジスタ等のスイッチング素子2と、この
トランス1の二次巻線に接続された整流平滑回路3と、
この整流平滑回路3の出力電圧を検出し、スイッチング
素子2のオン幅を制御して出力電圧を一定化する制御回
路4とを備えたスイッチングレギュレータに於いて、ス
イッチング素子2と並列に、コンデンサ5とインダクタ
ンス6と第1のダイオード7とからなる直列共振回路を
接続し、且つコンデンサ5とトランス1の一次巻線の蓄
積エネルギによる充電電流が流れるように、コンデンサ
5と直流電源との間に第2のダイオード8を接続したも
のである。
A switching element 2 such as a transistor that is connected to the primary winding of the transformer 1 and supplies current from a DC power source, and a rectifying and smoothing circuit 3 that is connected to the secondary winding of the transformer 1.
In a switching regulator equipped with a control circuit 4 that detects the output voltage of the rectifying and smoothing circuit 3 and controls the on-width of the switching element 2 to keep the output voltage constant, a capacitor 5 is connected in parallel with the switching element 2. A series resonant circuit consisting of an inductance 6 and a first diode 7 is connected, and a first diode is connected between the capacitor 5 and the DC power supply so that a charging current due to the stored energy of the primary winding of the capacitor 5 and the transformer 1 flows. 2 diodes 8 are connected.

〔作用〕[Effect]

制御回路4によりスイッチング素子2のオン。 The switching element 2 is turned on by the control circuit 4.

オフが制御され、オンとなると、直流電源からトランス
1の一次巻線に電流が供給され、二次巻線に誘起した電
圧が整流平滑回路3により整流されて平滑化され、直流
出力電圧となる。又スイッチング素子2がオフとなると
、トランス1の一次巻線の蓄積エネルギによりコンデン
サ5がダイオード8を介して充電される。それによって
、トランス1のリセットが行われると共に、スイッチン
グ素子2に印加されるサージ電圧が緩和される。
When turned off and turned on, current is supplied from the DC power source to the primary winding of the transformer 1, and the voltage induced in the secondary winding is rectified and smoothed by the rectifier and smoothing circuit 3, resulting in a DC output voltage. . When the switching element 2 is turned off, the capacitor 5 is charged via the diode 8 by the energy stored in the primary winding of the transformer 1. As a result, the transformer 1 is reset, and the surge voltage applied to the switching element 2 is alleviated.

次にスイッチング素子2がオンとなると、コンデンサ5
とインダクタンス6とによる共振回路により、スイッチ
ング素子2とダイオード7とを介してコンデンサ5の充
1tt荷が放電される。
Next, when switching element 2 is turned on, capacitor 5
Due to the resonant circuit formed by the inductance 6 and the inductance 6, the charge of the capacitor 5 is discharged via the switching element 2 and the diode 7.

〔実施例〕〔Example〕

以下図面を参照して本発明の実施例について詳細に説明
する。
Embodiments of the present invention will be described in detail below with reference to the drawings.

第2図は本発明の一実施例の要部回路図であり、11は
トランス、12.13はスイッチング素子としての電界
効果トランジスタ、14は制御回路、15は駆動トラン
ス、D1〜D6はダイオード、C1〜C3はコンデンサ
、L1〜L3はインダクタンス、R1,R2は抵抗であ
る。
FIG. 2 is a circuit diagram of main parts of an embodiment of the present invention, in which 11 is a transformer, 12 and 13 are field effect transistors as switching elements, 14 is a control circuit, 15 is a drive transformer, D1 to D6 are diodes, C1 to C3 are capacitors, L1 to L3 are inductances, and R1 and R2 are resistors.

ダイオードD5.D6とコンデンサC3とインダクタン
スL3とにより整流平滑回路を構威し、コンデンサC1
とインダクタンスL1とにより直列共振回路を構成し、
又コンデンサC2とインダクタンスL2とにより直列共
振回路を構成している。又トランス11は一次巻線と二
次巻線とからなり、補助巻線部分を備えていないもので
ある。
Diode D5. D6, capacitor C3, and inductance L3 constitute a rectifying and smoothing circuit, and capacitor C1
A series resonant circuit is constituted by and inductance L1,
Further, a series resonant circuit is constituted by the capacitor C2 and the inductance L2. Further, the transformer 11 consists of a primary winding and a secondary winding, and has no auxiliary winding section.

制御回路14から駆動トランス15を介して電界効果ト
ランジスタ12.13のゲートに駆動信号が加えられ、
電界効果トランジスタ12.13がオンとなると、トラ
ンス11の一次巻線に電流が供給され、トランス11の
二次巻線に電圧が誘起し、整流平滑回路により整流され
て平滑化され、直流出力電圧となる。この直流出力電圧
と設定基準電圧とが制御回路14に於いて比較され、誤
差電圧に対応して、オン幅の制御が行われる。
A drive signal is applied from the control circuit 14 to the gates of the field effect transistors 12 and 13 via the drive transformer 15,
When the field effect transistors 12 and 13 are turned on, current is supplied to the primary winding of the transformer 11, and a voltage is induced in the secondary winding of the transformer 11, which is rectified and smoothed by the rectifier and smoothing circuit, resulting in a DC output voltage. becomes. This DC output voltage and a set reference voltage are compared in the control circuit 14, and the on-width is controlled in accordance with the error voltage.

第3図は動作説明用回路図であり、第2図の要部を同一
符号で示し、LOはトランス11のインダクタンス、V
+Sは直流入力電圧、VCI+  VeZはコンデンサ
CI、C2の端子電圧、■、はトランス11の励磁電流
、■。はドレインを流である。
FIG. 3 is a circuit diagram for explaining the operation, and the main parts in FIG.
+S is the DC input voltage, VCI+VeZ is the terminal voltage of capacitor CI and C2, ■, is the exciting current of the transformer 11, and ■. The drain is flowing.

電界効果トランジスタ12.13がオンとなると、直流
入力電圧VINにより、電界効果トランジスタ12. 
インダクタンスLO,fi界効果トランジスタ13の経
路でトランスの励磁電流ILが流れる。又電界効果トラ
ンジスタ12.13がオフとなると、ダイオードD3.
  コンデンサC1,インダクタンスLO,コンデンサ
C2,ダイオードD2の経路で励磁電流ILがトランス
11のリセットを行うように流れ、コンデンサC1,C
2が充電される。
When the field effect transistors 12.13 are turned on, the DC input voltage VIN causes the field effect transistors 12.13 to turn on.
The excitation current IL of the transformer flows through the path of the inductance LO and the fi field effect transistor 13. Also, when field effect transistors 12.13 are turned off, diodes D3.
Excitation current IL flows through the path of capacitor C1, inductance LO, capacitor C2, and diode D2 to reset the transformer 11, and capacitors C1 and C
2 is charged.

次に電界効果トランジスタ12.13がオフとなると、
コンデンサCIの充電電荷は、インダクタンスLl、ダ
イオードDI、電界効果トランジスタ12の経路で放電
する。又コンデンサC2の充電電荷は、インダクタンス
L2.ダイオードD2、電界効果トランジスタ13の経
路で放電する。
Next, when field effect transistors 12 and 13 are turned off,
The charge in the capacitor CI is discharged through a path including the inductance Ll, the diode DI, and the field effect transistor 12. Furthermore, the charge in the capacitor C2 is transferred to the inductance L2. Discharge occurs through the path of the diode D2 and the field effect transistor 13.

その場合に、コンデンサC1とインダクタンスL1との
直列共振及びコンデンサC2とインダクタンスL2との
直列共振によりコンデンサC1,C2の充電電荷は放電
される。
In this case, the charges in the capacitors C1 and C2 are discharged due to the series resonance between the capacitor C1 and the inductance L1 and the series resonance between the capacitor C2 and the inductance L2.

第4図は本発明の実施例の動作説明図であり、(a)は
電界効果トランジスタ12.13のドレイン・ソース間
電圧vos、(b)は励磁電流I L 、(C)はコン
デンサCI、C2の端子電圧VC1)  VC!、(d
)は直流入力電圧が高い時に於ける電界効果トランジス
タ12.13のドレイン電流IDを示す。
FIG. 4 is an explanatory diagram of the operation of the embodiment of the present invention, in which (a) is the drain-source voltage vos of the field effect transistor 12, 13, (b) is the excitation current I L , (C) is the capacitor CI, C2 terminal voltage VC1) VC! , (d
) shows the drain current ID of the field effect transistor 12, 13 when the DC input voltage is high.

又(a)に於ける曲線AI、A2は、コンデンサC1、
C2及びインダクタンスLl、C2を設けない場合、曲
線Bl、B2は、コンデンサCI、C2及びインダクタ
ンスLl、C2を設けた場合であり、又曲線AI、Bl
及びい)の曲線ILIは、直流入力電圧VINが高い場
合、曲線A2.B2及びい)の曲線IL!は、直流入力
電圧VINが低い場合である。
Also, the curve AI, A2 in (a) is the capacitor C1,
When C2 and inductance Ll, C2 are not provided, curves Bl, B2 are the case when capacitor CI, C2 and inductance Ll, C2 are provided, and curves AI, Bl
When the DC input voltage VIN is high, the curve ILI of A2. B2 and I) curve IL! is the case where the DC input voltage VIN is low.

時刻toに電界効果トランジスタ12.13がオンとな
ると、直流入力電圧VINが高い時は、励磁電流■、は
曲線■、で示すように急速に増加し、直流入力電圧VI
Nが低い時は、曲111Lzで示すように徐々に増加す
る。又直流入力電圧VINが高い時はオン期間が短くな
り、例えば、tO〜t1がオン期間、C1〜t5がオフ
期間となる。又直流入力電圧VINが低い時はオン期間
が長くなり、例えば、to−C3がオン期間、C3〜t
5がオフ期間となる。
When the field effect transistors 12 and 13 are turned on at time to, when the DC input voltage VIN is high, the exciting current increases rapidly as shown by the curve ■, and the DC input voltage VI
When N is low, it gradually increases as shown in song 111Lz. Furthermore, when the DC input voltage VIN is high, the on period becomes short; for example, the on period is from tO to t1, and the off period is from C1 to t5. Also, when the DC input voltage VIN is low, the on period becomes long, for example, to-C3 is on period, C3-t
5 is the off period.

電界効果トランジスタ12.13が時刻t1又はC3に
於いてオフとなると、ダイオードD3を介してコンデン
サC1、ダイオードD4を介してコンデンサC2の充電
が行われ、それによって、トランス11のリセットが行
われる。又コンデンサC1,C2の端子電圧■。は、(
C)に示すように上昇する。この場合、C1=C2=C
及びL1=L2=Lとすると、端子電圧■。の最大値V
 c#axは、vC□x= IL ITr7r−1/2
となる。又この最大値■。、Xになるまでの時間T1は
、T。
When field effect transistors 12, 13 are turned off at time t1 or C3, capacitor C1 is charged via diode D3 and capacitor C2 is charged via diode D4, thereby resetting the transformer 11. Also, the terminal voltage of capacitors C1 and C2 ■. teeth,(
It rises as shown in C). In this case, C1=C2=C
And when L1=L2=L, the terminal voltage is ■. maximum value V
c#ax is vC□x=IL ITr7r-1/2
becomes. Also, this maximum value ■. , the time T1 until reaching X is T.

−(π/2)・J丁て7丁となる。即ち、電界効果トラ
ンジスタ12.13がオフとなってから、T、の時間が
経過することにより、トランス11のリセットが完了す
ることになる。
-(π/2)・J-cho becomes 7-cho. That is, the reset of the transformer 11 is completed when a time period T has elapsed since the field effect transistors 12 and 13 were turned off.

又電界効果トランジスタ12.13が次にオンとなると
、コンデンサC1,C2の端子電圧vcにより、電界効
果トランジスタ12.13には、(d)に示すドレイン
電流Inが流れ、最初のピーク値1 p ハ、I P 
= V cmmxl”Σ7T”’ トft /)、ソノ
期間T2は、Tz=πf丁でとなる。即ち、コンデンサ
CIとインダクタンスL1とによる共振回路及びコンデ
ンサC2とインダクタンスL2とによる共振回路によっ
て共振電流が流れて、コンデンサCI、C2の放電が行
われる。そして、次の電界効果トランジスタ12.13
がオフとなった時のトランス11の一次巻線の蓄積エネ
ルギによる電流がコンデンサC1,C2に充電される。
When the field effect transistor 12.13 is turned on next time, the drain current In shown in (d) flows through the field effect transistor 12.13 due to the terminal voltage VC of the capacitors C1 and C2, and the initial peak value 1 p Ha, I P
= V cmmxl"Σ7T"'tft/), the sono period T2 becomes Tz=πft. That is, a resonant current flows through the resonant circuit formed by the capacitor CI and the inductance L1 and the resonant circuit formed by the capacitor C2 and the inductance L2, and the capacitors CI and C2 are discharged. And the next field effect transistor 12.13
The capacitors C1 and C2 are charged with a current due to the energy stored in the primary winding of the transformer 11 when the transformer 11 is turned off.

第5図は本発明の他の実施例の要部回路図であり、第2
図と同一符号は同一部分を示し、16はインダクタンス
Ll、C2に相当する相互インダクタンスである。この
相互インダクタンス16とコンデンサC1又はC2とに
より直列共振回路を構成し、電界効果トランジスタ12
.13がオンとなると、コンデンサC1,C2の充t!
荷が共振電流として放電され、又電界効果トランジスタ
12.13がオフとなると、トランス11の一次巻線の
蓄積エネルギによる電流がコンデンサC1゜C2に充電
電流として流れ、且つトランス11のリセットが行われ
る。この実施例に於いては、相互インダクタンスエ6を
用いていることにより、インダクタンスLl、C2を小
型化することが可能となる。
FIG. 5 is a circuit diagram of a main part of another embodiment of the present invention.
The same reference numerals as in the figure indicate the same parts, and 16 is a mutual inductance corresponding to the inductances Ll and C2. This mutual inductance 16 and the capacitor C1 or C2 constitute a series resonant circuit, and the field effect transistor 12
.. 13 turns on, capacitors C1 and C2 are charged!
When the load is discharged as a resonant current and the field effect transistors 12 and 13 are turned off, a current due to the stored energy in the primary winding of the transformer 11 flows as a charging current to the capacitors C1 and C2, and the transformer 11 is reset. . In this embodiment, by using the mutual inductance A 6, it is possible to reduce the size of the inductances L1 and C2.

〔発明の効果〕〔Effect of the invention〕

以上説明したように、本発明は、電界効果トランジスタ
等のスイッチング素子2と並列に、コンデンサ5とイン
ダクタンス6と第1のダイオード7とからなる直列共振
回路を接続し、且つコンデンサ5にトランスlの一次巻
線の蓄積エネルギによる充電電流が流れるような極性で
第2のダイオード8を接続したものであり、スイッチン
グ素子2をオフとした時に、コンデンサ5を充電するよ
うに電流が流れてトランス1のリセットが行われ、コン
デンサ5の容量は比較的大きくすることができるから、
スイッチング素子2の両端に印加される電圧の変化を緩
やかにすることができ、スイッチング素子2を保護する
ことができる。
As explained above, the present invention connects a series resonant circuit consisting of a capacitor 5, an inductance 6, and a first diode 7 in parallel with a switching element 2 such as a field effect transistor, and connects a transformer l to the capacitor 5. A second diode 8 is connected with a polarity such that a charging current flows due to the energy stored in the primary winding, and when the switching element 2 is turned off, a current flows to charge the capacitor 5 and the transformer 1 is charged. Since the reset is performed and the capacitance of the capacitor 5 can be made relatively large,
Changes in the voltage applied to both ends of the switching element 2 can be made gentler, and the switching element 2 can be protected.

又コンデンサ5の充電電荷は、共振電流として放電させ
るので、オン期間Tonを短くした場合に於いても、確
実にコンデンサ5を放電し、次にスイッチング素子2を
オフとした時に、充電電流を流すことができる。又トラ
ンス1にリセットの為の補助巻線部分を形成する必要が
ないので、トランス1の構成を簡単化することができる
Furthermore, since the charge charged in the capacitor 5 is discharged as a resonant current, even when the on-period Ton is shortened, the capacitor 5 is reliably discharged, and the charging current flows when the switching element 2 is turned off next time. be able to. Furthermore, since there is no need to form an auxiliary winding part for resetting in the transformer 1, the configuration of the transformer 1 can be simplified.

従って、直流入力電圧VINが高い場合でも、スイッチ
ング素子2のオン期間Tonを短くしてもトランス1の
リセットが可能となり、且つスイッチング損失の増加も
ない利点があり、又抵抗とコンデンサとからなるスナバ
回路によりザージ電圧を吸収するものではないから、直
流入力電圧v1、が高い場合でも、損失の増加がない利
点がある。
Therefore, even when the DC input voltage VIN is high, the transformer 1 can be reset even if the on-period Ton of the switching element 2 is shortened, and there is an advantage that there is no increase in switching loss. Since the surge voltage is not absorbed by the circuit, there is an advantage that there is no increase in loss even when the DC input voltage v1 is high.

即ち、広範囲の直流入力電圧VINに対して所望の直流
出力電圧を得ることが可能となり、且つ装置を大型化す
ることなく、効率を向上することができる利点がある。
That is, it is possible to obtain a desired DC output voltage for a wide range of DC input voltages VIN, and there is an advantage that efficiency can be improved without increasing the size of the device.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明の原理説明図、第2図は本発明の一実施
例の要部回路図、第3図は本発明の実施例の動作説明用
回路図、第4図は本発明の実施例の動作説明図、第5図
は本発明の他の実施例の要部回路図、第6図は従来例の
要部回路図、第7図は従来例の動作説明図である。 1はトランス、2はスイッチング素子、3は整流平滑回
路、4は制御回路、5はコンデンサ、6はインダクタン
ス、7,8は第1.第2のダイオードである。
Fig. 1 is a diagram for explaining the principle of the present invention, Fig. 2 is a main circuit diagram of an embodiment of the invention, Fig. 3 is a circuit diagram for explaining the operation of the embodiment of the invention, and Fig. 4 is a diagram for explaining the operation of the embodiment of the invention. FIG. 5 is a circuit diagram of a main part of another embodiment of the present invention, FIG. 6 is a circuit diagram of a main part of a conventional example, and FIG. 7 is a diagram illustrating an operation of a conventional example. 1 is a transformer, 2 is a switching element, 3 is a rectifier and smoothing circuit, 4 is a control circuit, 5 is a capacitor, 6 is an inductance, 7 and 8 are first . This is the second diode.

Claims (1)

【特許請求の範囲】 トランス(1)の一次巻線に接続されて直流電源から電
流を供給するスイッチング素子(2)と、該トランス(
1)の二次巻線に接続された整流平滑回路(3)と、該
整流平滑回路(3)の出力電圧を検出し、前記スイッチ
ング素子(2)のオン幅を制御して、前記出力電圧を一
定化する制御回路(4)とを備えたスイッチングレギュ
レータに於いて、 前記スイッチング素子(2)と並列に、コンデンサ(5
)とインダクタンス(6)と第1のダイオード(7)と
からなる直列共振回路を接続し、且つ前記コンデンサ(
5)に前記トランス(1)の一次巻線の蓄積エネルギに
よる充電電流が流れるように、該コンデンサ(5)と前
記直流電源との間に第2のダイオード(8)を接続した ことを特徴とするスイッチングレギュレータ。
[Claims] A switching element (2) that is connected to the primary winding of a transformer (1) and supplies current from a DC power source, and
A rectifying and smoothing circuit (3) connected to the secondary winding of 1) detects the output voltage of the rectifying and smoothing circuit (3), controls the ON width of the switching element (2), and adjusts the output voltage. In a switching regulator equipped with a control circuit (4) for making constant the switching element (2), a capacitor (5) is connected in parallel with the switching element (2).
), an inductance (6), and a first diode (7) are connected in a series resonant circuit, and the capacitor (
5) A second diode (8) is connected between the capacitor (5) and the DC power source so that a charging current due to the energy stored in the primary winding of the transformer (1) flows through the capacitor (5). switching regulator.
JP6806490A 1990-03-20 1990-03-20 Switching regulator Pending JPH03270675A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6806490A JPH03270675A (en) 1990-03-20 1990-03-20 Switching regulator

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6806490A JPH03270675A (en) 1990-03-20 1990-03-20 Switching regulator

Publications (1)

Publication Number Publication Date
JPH03270675A true JPH03270675A (en) 1991-12-02

Family

ID=13362980

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6806490A Pending JPH03270675A (en) 1990-03-20 1990-03-20 Switching regulator

Country Status (1)

Country Link
JP (1) JPH03270675A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015114577A (en) * 2013-12-13 2015-06-22 株式会社リコー Induction heating device, fixing device, and image forming apparatus

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02241360A (en) * 1989-03-13 1990-09-26 Fanuc Ltd Switching regulator

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02241360A (en) * 1989-03-13 1990-09-26 Fanuc Ltd Switching regulator

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015114577A (en) * 2013-12-13 2015-06-22 株式会社リコー Induction heating device, fixing device, and image forming apparatus

Similar Documents

Publication Publication Date Title
US6970366B2 (en) Phase-shifted resonant converter having reduced output ripple
US7245087B2 (en) Power conversion device
US8242754B2 (en) Resonant power converter with half bridge and full bridge operations and method for control thereof
US7113411B2 (en) Switching power supply
KR100681689B1 (en) Switching power supply device
JP3475892B2 (en) Switching power supply
US20040036450A1 (en) Method for detecting the null current condition in a PWM driven inductor and a relative driving circuit
JP2513381B2 (en) Power supply circuit
JP4683364B2 (en) Composite resonant switching power supply
JP2001333576A (en) Method of controlling dc-dc converter
JPH06311743A (en) Dc-dc converter
JP3259128B2 (en) Synchronous rectification circuit
JPH05176532A (en) Power circuit
US20020000923A1 (en) Switching power supply circuit
JPH03270675A (en) Switching regulator
JP3061093B2 (en) Step-down chopper type switching power supply
JP2835899B2 (en) Soft-switching circuit of discontinuous switching power supply in discontinuous current mode
JPH0993917A (en) Synchronous rectifier circuit
JP3351482B2 (en) Insulated switching power supply
JP3386740B2 (en) Inverter circuit and DC power supply
JPH03222671A (en) Switching power supply
JPH114578A (en) Voltage converter device
JPH0670491U (en) Ringing choke converter
JPH0681499B2 (en) Snubber circuit
JPH11275859A (en) Switching power unit