JPH03269483A - Memory dump system of display processor - Google Patents

Memory dump system of display processor

Info

Publication number
JPH03269483A
JPH03269483A JP2069444A JP6944490A JPH03269483A JP H03269483 A JPH03269483 A JP H03269483A JP 2069444 A JP2069444 A JP 2069444A JP 6944490 A JP6944490 A JP 6944490A JP H03269483 A JPH03269483 A JP H03269483A
Authority
JP
Japan
Prior art keywords
dump
display processor
range
memory
display
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2069444A
Other languages
Japanese (ja)
Inventor
Akihiko Takeuchi
竹内 亜紀彦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2069444A priority Critical patent/JPH03269483A/en
Publication of JPH03269483A publication Critical patent/JPH03269483A/en
Pending legal-status Critical Current

Links

Landscapes

  • Debugging And Monitoring (AREA)
  • Digital Computer Display Output (AREA)

Abstract

PURPOSE:To enable efficient dump sampling by referring to the dump range setting table of the display processor at the time of dump detection and setting a dump range in a register, and dumping the contents of a display memory. CONSTITUTION:When the display processor 12 is shut down, the factor of the shutdown is detected and a dump range setting means 121 refers to the dump range table 122 to take out a dump range corresponding to the factor, and sets the dump range in the register between a processing unit 10 and the processor 12. The processing unit 10 dumps the contents of the display process memory 13 within this range. A system which limits this dump quantity is used to obtain the memory dump system of the display processor which samples the dump speedily and efficiently.

Description

【発明の詳細な説明】 [概要] 表示プロセッサを備える情報処理装置における表示プロ
セッサのメモリダンプ方式に関し表示プロセッサのダウ
ン時に表示プロセッサが備えるメモリをダンプする量を
限定して効率よく採取できる表示プロセッサのメモリダ
ンプ方式を提供することを目的とし 処理装置と表示プロセッサ間にレジスタを設は表示プロ
セッサ内に表示プロセッサのダウン要因毎のメモリのダ
ンプ範囲が格納されたダンプ範囲テーブルを備え1表示
プロセッサのダンプ範囲設定手段は、ダウンを検出する
と検出した要因に対応するダンプ範囲を前記ダンプ範囲
テーブルから取り出して前記レジスタに設定し、処理装
置は該レジスタに設定された範囲についてダンプを実行
するよう構成する。
Detailed Description of the Invention [Summary] Regarding a memory dump method of a display processor in an information processing device equipped with a display processor, there is provided a display processor that can efficiently collect memory by limiting the amount of memory provided in the display processor when the display processor goes down. In order to provide a memory dump method, a register is provided between the processing device and the display processor, and the display processor is equipped with a dump range table that stores the memory dump range for each display processor down factor. The range setting means is configured to take out a dump range corresponding to the detected factor from the dump range table and set it in the register when a down state is detected, and the processing device is configured to perform dumping for the range set in the register.

[産業上の利用分野] 本発明は表示プロセッサを備える情報処理装置における
表示プロセッサのメモリダンプ方式に関する。
[Industrial Field of Application] The present invention relates to a memory dump method for a display processor in an information processing apparatus equipped with a display processor.

近年、マルチメディアの表示を行うシステムにおいて表
示用にプロセッサを利用する方式が一般的に採用されて
いる。以下、このプロセッサを表示プロセッサと呼ぶ。
In recent years, systems that display multimedia have generally adopted a system that uses a processor for display. Hereinafter, this processor will be referred to as a display processor.

この表示プロセッサがダウンした場合には、その原因を
速く、正確に把握する必要がある。このため、ダウン発
生時に表示プロセッサのメモリの内容をダンプする機能
が重要となっている。
When this display processor goes down, it is necessary to quickly and accurately identify the cause. For this reason, it is important to have a function that dumps the contents of the display processor's memory when the display processor goes down.

[従来の技術] 第5図は従来例の構成図である。[Conventional technology] FIG. 5 is a configuration diagram of a conventional example.

図において、60は中央処理装置(CPUで表示)、6
1は主記憶(MM)、62は表示プロセッサ、63は表
示プロセッサ用メモリ、64はビットマツプメモリ、6
5は表示制御回路、66は表示装置、67はキーボード
やマウス等の人力装置、68デイスク装置を表す。
In the figure, 60 is a central processing unit (indicated by CPU);
1 is a main memory (MM), 62 is a display processor, 63 is a display processor memory, 64 is a bitmap memory, 6
5 is a display control circuit, 66 is a display device, 67 is a human power device such as a keyboard and mouse, and 68 is a disk device.

第6図に示すような表示プロセッサ62を備えた情報処
理装置は、ワークスチーシランやパーソナルコンピュー
タ等が該当する。表示プロセッサ62は表示のための各
種の処理を表示プロセッサ用のメモリ63に格納された
プログラム及びデータにより処理が行われ、それらの処
理は入力装置67から入力された指示に応して中央処理
装置CPUから供給されるコマンドにより制御される。
An information processing apparatus equipped with a display processor 62 as shown in FIG. 6 may be a workstation, a personal computer, or the like. The display processor 62 performs various processes for display using programs and data stored in the display processor memory 63, and these processes are performed by the central processing unit in accordance with instructions input from the input device 67. It is controlled by commands supplied from the CPU.

処理結果はビットマツプメモリ64に格納され表示制御
回路65の制御により表示装置66に表示される。
The processing results are stored in the bitmap memory 64 and displayed on the display device 66 under the control of the display control circuit 65.

このような従来の情報処理装置において5表示プロセッ
サ62がハードウェアの障害またはソフトウェアのエラ
ー等の障害によりダウンした場合。
In such a conventional information processing device, when the 5-display processor 62 goes down due to a failure such as a hardware failure or a software error.

表示プロセッサがダウンしたことを表す表示が表示装置
66に表示され、ハードエラー、ソフトウェアのエラー
等のメツセージも表示される。ところが、これらのメツ
セージでは如何なる状況でどの部分でエラーが発生した
か等の原因がわからない。
An indication that the display processor is down is displayed on the display device 66, and messages such as hard errors, software errors, etc. are also displayed. However, with these messages, it is not possible to determine the cause of the error, such as under what circumstances and in what part.

従来、このような場合その原因を発見するためメモリの
全体の内容をディスク装置68にダンプする処理が行わ
れ、そのダンプされた内容を分析することにより、ダウ
ンの原因が何処にあるかを検出して対策が施されていた
Conventionally, in such cases, in order to discover the cause, the entire contents of the memory are dumped to the disk device 68, and by analyzing the dumped contents, the cause of the downtime can be detected. Countermeasures were taken.

[発明が解決しようとする課題] 上記した従来の表示プロセッサがダウンした時のメモリ
ダンプ方式によると、現在の表示プロセッサが備えるメ
モリ容量が次第に増大しているため次のような問題があ
った。
[Problems to be Solved by the Invention] According to the above-described conventional memory dump method when a display processor goes down, the following problems occur because the memory capacity of current display processors is gradually increasing.

■ダンプ採取時間が長くなり5復旧するまでの時間が延
びる。
■Dump collection time becomes longer and the time required for recovery is extended.

■ダンプ媒体の数が多くなる7例えば、メモリが4MB
の場合、全部をダンプするにはIMBの容量のフレキシ
ブルディスクが4枚必要となる。
■The number of dump media increases 7 For example, if the memory is 4MB
In this case, four flexible disks with the capacity of IMB are required to dump the entire file.

本発明は表示プロセッサのダウン時に表示プロセッサが
備えるメモリをダンプする量を限定して効率よく採取で
きる表示プロセッサのメモリダンプ方式を提供すること
を目的とする。
SUMMARY OF THE INVENTION An object of the present invention is to provide a memory dump method for a display processor that can efficiently collect memory by limiting the amount of memory provided in the display processor to be dumped when the display processor is down.

[課題を解決するための手段] 第1図は本発明の原理構成図である。[Means to solve the problem] FIG. 1 is a diagram showing the principle configuration of the present invention.

第1図において、10は処理装置、11はレジスタ、1
2は表示プロセッサ、121はダンプ範囲設定手段、1
22はダンプ範囲テーブル、13は表示プロセッサのメ
モリである。
In FIG. 1, 10 is a processing unit, 11 is a register, 1
2 is a display processor; 121 is a dump range setting means; 1
22 is a dump range table, and 13 is a display processor memory.

処理装置10と表示プロセッサ12の間に表示プロセッ
サ12のメモリ13上のダンプ範囲が設定されるレジス
タ11が設けられる。そして2表示プロセッサ12内に
表示プロセッサのダウン要因別のメモリのアドレスの範
囲(先頭アドレスから終了アドレス)が格納されたダン
プ範囲テーブル122が備えられている。そして表示プ
ロセッサがダウンし、ダウン要因が検出されるとダンプ
範囲設定手段121が駆動されて要因に対応するダンプ
範囲を取り出してレジスタ11に設定する。
A register 11 is provided between the processing device 10 and the display processor 12 in which a dump range on the memory 13 of the display processor 12 is set. The 2-display processor 12 is provided with a dump range table 122 that stores memory address ranges (from the start address to the end address) for each display processor down factor. Then, when the display processor goes down and a down factor is detected, the dump range setting means 121 is driven to take out the dump range corresponding to the cause and set it in the register 11.

レジスタ11にアドレス範囲が設定されると。When the address range is set in register 11.

その内容は処理装置10に伝えられる。処理装置10が
ダンプ採取を行う時、レジスタ11により示されたダン
プ範囲に限定してメモリ13からダンプの採取を行う。
The contents are transmitted to the processing device 10. When the processing device 10 collects a dump, it collects the dump from the memory 13 only within the dump range indicated by the register 11.

このようにして、メモリの内容を全部ダンプする必要が
なくなるので、ダンプ時間を短縮し9手間を軽減して原
因の探索が容易になる。
In this way, it is no longer necessary to dump the entire contents of the memory, thereby reducing dump time, reducing effort, and making it easier to search for the cause.

[実施例] 第2図は実施例のII戒図、第3図は要因別ダンプ範囲
テーブルの例、第4図はダウン時の処理フロー図、第5
図はプログラムのm戒を示す。
[Example] Figure 2 is the second precept diagram of the example, Figure 3 is an example of a dump range table by cause, Figure 4 is a process flow diagram at the time of downtime, and Figure 5 is
The figure shows the precepts of the program.

第2図において、20はCPU、21はバス22はキー
ボード・マウス、23はキーボード/マウス制御回路、
24はファイル装置、25はファイル装置制御回路、2
6はメモリ、27は表示プロセッサ 28は表示プロセ
ッサ用のメモリ。
In FIG. 2, 20 is a CPU, 21 is a bus 22 is a keyboard/mouse, 23 is a keyboard/mouse control circuit,
24 is a file device, 25 is a file device control circuit, 2
6 is a memory, 27 is a display processor, and 28 is a memory for the display processor.

29はレジスタ、30はビットマツプメモリ、31は表
示制御回路、32はデイスプレィを表す。
29 is a register, 30 is a bitmap memory, 31 is a display control circuit, and 32 is a display.

第2図に示す実施例は、ワークステーシゴンやパーソナ
ルコンピュータとして構成することができる。
The embodiment shown in FIG. 2 can be configured as a workstation or a personal computer.

本発明により表示プロセッサ27に要因別ダンプ範囲テ
ーブル271が設けられ、その中のダウン要因に対応す
るアドレス範囲が設定されるレジスタ29がCPU20
と表示プロセッサ27間に設けられている。そして、レ
ジスタ29はCPU20と表示プロセッサ27の何れか
らもアクセスが可能となっている。
According to the present invention, a cause-based dump range table 271 is provided in the display processor 27, and a register 29 in which an address range corresponding to a down factor is set is provided in the CPU 20.
and the display processor 27. The register 29 can be accessed from either the CPU 20 or the display processor 27.

第3図は要因別ダンプ範囲テーブルの例が示されている
。図に示すように、ダウン要因としてメモリハードエラ
ーやパスパリティエラー等の各エラーの項目に対して、
それぞれのエラーが発生した場合に、そのプログラムで
使用しているハードエラーの原因となり得るプログラム
やデータがメモリのどの領域(部分)に存在するかを示
すため、その領域の先頭アドレスと終了アドレスの組み
合わせが格納されている。
FIG. 3 shows an example of a dump range table for each factor. As shown in the figure, for each error item such as memory hard error or path parity error as a down factor,
When each error occurs, the start address and end address of that area are shown in order to indicate in which area (part) of memory the program or data used in that program that could cause the hard error exists. combinations are stored.

なお、このような要因別アドレステーブルはプログラム
する前に予め各エラーに関係する処理を決められたアド
レスの範囲で行うように設計する方法をとるか、または
任意にプログラムを設定して2作成した後で各エラー要
因に関係するアドレスを見つけて要因別アドレステーブ
ル上に設定するか、何れかにより作成することができる
In addition, such a factor-based address table can be created by either designing the process related to each error to be performed within a predetermined address range before programming, or by setting the program arbitrarily. It can be created later by finding addresses related to each error factor and setting them on the factor-specific address table.

次に、第4図にダウン時の処理フローを説明する。Next, the processing flow when the system goes down will be explained with reference to FIG.

最初に表示プロセッサ27(第2図参照)において、エ
ラーが発生してダウンすると2表示プロセッサ27はダ
ウン要因を検出する(第4図40)。要因が検出される
と5表示プロセッサ27はテーブル(第3図参照)から
要因に対応するダンプ範囲を取り出して5 レジスタ2
9に先頭アドレスと終了アドレスを設定する(同41)
First, when an error occurs in the display processor 27 (see FIG. 2) and it goes down, the second display processor 27 detects the cause of the downtime (see FIG. 4 40). When a factor is detected, the 5 display processor 27 retrieves the dump range corresponding to the factor from the table (see Figure 3) and registers 2
Set the start address and end address in 9 (41)
.

これに対しCPU20が、ダンプ処理起動をかけると(
同42)、レジスタ29に設定された先頭・終了のアド
レスを検出して、その範囲のデータに限定してメモリ2
8からダンプ採取を行い(同43)、ファイル装置制御
回路25に採取データが得られる。
On the other hand, when the CPU 20 starts the dump processing (
42), the start and end addresses set in the register 29 are detected, and data in that range is limited to the memory 2.
Dump collection is performed from 8 (43), and the collected data is obtained in the file device control circuit 25.

[発明の効果] 本発明によれば表示プロセッサのダンプにおいて次のよ
うな効果を奏することができる。
[Effects of the Invention] According to the present invention, the following effects can be achieved in dumping the display processor.

■ダンプ要因毎にダンプする範囲を限定することにより
ダンプ採取時間を短縮することができる。
■ Dump collection time can be shortened by limiting the dump range for each dump factor.

■ダンプ量が少なくなり、必要とされる媒体の数も低減
できる。
■The amount of dumping is reduced, and the number of required media can also be reduced.

■表示プロセッサ側でダウン要因毎の範囲を保持してい
るため5表示プロセッサ側のプログラムの変更に対して
、cpu側のプログラムを変更する必要がない。
(5) Since the range for each down factor is maintained on the display processor side, there is no need to change the program on the CPU side in response to a change in the program on the display processor side.

このように効率良くダンプ情報を採取できるのでダウン
原因の正確な把握が可能となり、ノステムの信頼性を向
上することができる。
Since dump information can be collected efficiently in this way, it is possible to accurately understand the cause of the downtime, and the reliability of Nostem can be improved.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明の原理構成図、第2図は実施例の構成図
、第3図は要因別ダンプ範囲テーブルの例、第4図はダ
ウン時の処理フロー図、第5図は従来例の構成図である
。 第1図中 10:処理装置 11:レジスタ 12:表示プロセッサ 121 :ダンプ範囲設定手段 122:ダンプ範囲テーブル 13:表示プロセッサのメモリ
Figure 1 is a diagram showing the principle of the present invention, Figure 2 is a diagram showing the configuration of an embodiment, Figure 3 is an example of a dump range table by factor, Figure 4 is a process flow diagram at the time of a failure, and Figure 5 is a conventional example. FIG. 10 in Figure 1: Processing device 11: Register 12: Display processor 121: Dump range setting means 122: Dump range table 13: Memory of display processor

Claims (1)

【特許請求の範囲】 表示プロセッサを備える情報処理装置において、処理装
置(10)と表示プロセッサ(12)間にレジスタ(1
1)を設け、 表示プロセッサ(12)内に表示プロセッサのダウン要
因毎のメモリのダンプ範囲が格納されたダンプ範囲テー
ブル(122)を備え、 表示プロセッサ(12)のダンプ範囲設定手段(121
)は、ダウンを検出すると検出した要因に対応するダン
プ範囲を前記ダンプ範囲テーブル(122)から取り出
して前記レジスタ(11)に設定し、処理装置(10)
は該レジスタ(11)に設定された範囲についてダンプ
を実行することを特徴とする表示プロセッサのメモリダ
ンプ方式。
[Claims] In an information processing device including a display processor, a register (1) is provided between the processing device (10) and the display processor (12).
1), the display processor (12) is provided with a dump range table (122) in which the dump range of memory for each down factor of the display processor is stored, and the dump range setting means (121) of the display processor (12) is provided.
) retrieves the dump range corresponding to the detected factor from the dump range table (122), sets it in the register (11), and sends it to the processing device (10).
A memory dump method for a display processor, characterized in that a dump is executed for a range set in the register (11).
JP2069444A 1990-03-19 1990-03-19 Memory dump system of display processor Pending JPH03269483A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2069444A JPH03269483A (en) 1990-03-19 1990-03-19 Memory dump system of display processor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2069444A JPH03269483A (en) 1990-03-19 1990-03-19 Memory dump system of display processor

Publications (1)

Publication Number Publication Date
JPH03269483A true JPH03269483A (en) 1991-12-02

Family

ID=13402817

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2069444A Pending JPH03269483A (en) 1990-03-19 1990-03-19 Memory dump system of display processor

Country Status (1)

Country Link
JP (1) JPH03269483A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08263331A (en) * 1995-03-22 1996-10-11 Kofu Nippon Denki Kk Information processing system
JP2018124895A (en) * 2017-02-03 2018-08-09 富士通株式会社 Information processing apparatus, information processing method, and information processing program

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08263331A (en) * 1995-03-22 1996-10-11 Kofu Nippon Denki Kk Information processing system
JP2018124895A (en) * 2017-02-03 2018-08-09 富士通株式会社 Information processing apparatus, information processing method, and information processing program

Similar Documents

Publication Publication Date Title
JP3481737B2 (en) Dump collection device and dump collection method
KR970017010A (en) Data storage system and method of performing the machine
JPH02297228A (en) Fault information storing system
US5485573A (en) Method and apparatus for assisting in the determination of the source of errors in a multi-host data base management system
US5133071A (en) Channel control method and apparatus
JPH03269483A (en) Memory dump system of display processor
US6141635A (en) Method of diagnosing faults in an emulated computer system via a heterogeneous diagnostic program
US20060242471A1 (en) Monitoring error-handler vector in architected memory
JP2688368B2 (en) Error address collection method
JPS61136137A (en) Duplex computer system
JPS62296248A (en) Main storage dump control system
JP2584466B2 (en) Disk controller self-diagnosis method
JPS62249242A (en) Memory dump system for computer
JPS58223854A (en) Data processing system
JPH0334012A (en) Self-diagnostic device for disk controller
JPS61294555A (en) Detecting method for program runaway
JPH06110726A (en) Computer provided with program error display function
JPH06149630A (en) Fault information acquiring device
JPH0373033A (en) Fault analyzing system
JPH04365145A (en) Memory fault processing method
JPH04195433A (en) Instruction retry system
JPH05216718A (en) Debugging method
JPH0520136A (en) Dump processing system
JPH03119436A (en) Microinstruction address tracer
JPS6112585B2 (en)