JPH0326768B2 - - Google Patents

Info

Publication number
JPH0326768B2
JPH0326768B2 JP7937283A JP7937283A JPH0326768B2 JP H0326768 B2 JPH0326768 B2 JP H0326768B2 JP 7937283 A JP7937283 A JP 7937283A JP 7937283 A JP7937283 A JP 7937283A JP H0326768 B2 JPH0326768 B2 JP H0326768B2
Authority
JP
Japan
Prior art keywords
output
light receiving
receiving element
light
outputs
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP7937283A
Other languages
Japanese (ja)
Other versions
JPS59204703A (en
Inventor
Yoshijiro Suzuki
Takashi Tsutsumi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Konica Minolta Inc
Original Assignee
Konica Minolta Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Konica Minolta Inc filed Critical Konica Minolta Inc
Priority to JP7937283A priority Critical patent/JPS59204703A/en
Priority to GB08411225A priority patent/GB2142496B/en
Priority to DE19843417193 priority patent/DE3417193A1/en
Publication of JPS59204703A publication Critical patent/JPS59204703A/en
Publication of JPH0326768B2 publication Critical patent/JPH0326768B2/ja
Granted legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01CMEASURING DISTANCES, LEVELS OR BEARINGS; SURVEYING; NAVIGATION; GYROSCOPIC INSTRUMENTS; PHOTOGRAMMETRY OR VIDEOGRAMMETRY
    • G01C3/00Measuring distances in line of sight; Optical rangefinders
    • G01C3/02Details
    • G01C3/06Use of electric means to obtain final indication
    • G01C3/08Use of electric radiation detectors
    • G01C3/085Use of electric radiation detectors with electronic parallax measurement

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、例えば自動焦点調節装置付きカメラ
の測距装置として用いられる測距装置に関し、詳
しくは、測距方向の像を所定間隔を置いて配置さ
れた一対の受光素子列で受光し、両受光素子列の
出力の相関々係から測定対象までの距離を求める
測距装置に関する。
DETAILED DESCRIPTION OF THE INVENTION [Industrial Application Field] The present invention relates to a distance measuring device used, for example, as a distance measuring device for a camera equipped with an automatic focusing device. The present invention relates to a distance measuring device that receives light with a pair of light-receiving element arrays arranged in a row, and calculates the distance to a measurement target from the correlation of the outputs of both light-receiving element arrays.

〔従来技術〕[Prior art]

上述のような従来の測距装置として、第1図乃
至第3図に示したようなものは知られている。
2. Description of the Related Art As conventional distance measuring devices as described above, those shown in FIGS. 1 to 3 are known.

第1図は一対の受光素子列上に測距方向の像を
投影する装置部分の構成概要平面図、第2図は一
対の受光素子列の受光素子出力の配列パターンが
最も一致する位相を検出するブロツク回路図、第
3図は受光素子出力の二値化回路図である。
Figure 1 is a schematic plan view of the configuration of the device that projects an image in the ranging direction onto a pair of photodetector arrays, and Figure 2 detects the phase where the arrangement patterns of the photodetector outputs of the pair of photodetector arrays most match. FIG. 3 is a block circuit diagram for digitizing the output of the light receiving element.

第1図において、測距方向Iの像は、それぞれ
レンズ1,2によつて、一定距離dを隔てて並べ
て設けた一対の受光素子列3,4上に投影され
る。ここで一定距離dは、測距対象Tが無限遠に
ある場合に、その測距対象Tの像が投影される受
光素子列3,4中の受光素子間の距離である。そ
して、レンズ1,2から距離lにある測距対象T
の像を投影された受光素子と前述の無限遠にある
像を投影される受光素子との距離xが求まると、
l=d×f/xにより距離lが求められる。fは
レンズ1,2が無限遠の像を受光素子列3,4上
に結像する焦点距離である。しかして、距離x
は、第2図の検出回路によつて求められる。
In FIG. 1, images in the distance measurement direction I are projected by lenses 1 and 2, respectively, onto a pair of light-receiving element arrays 3 and 4 arranged side by side with a certain distance d between them. Here, the constant distance d is the distance between the light-receiving elements in the light-receiving element arrays 3 and 4 onto which the image of the distance-measuring object T is projected when the distance-measuring object T is at an infinite distance. Then, a distance measurement target T located at a distance l from lenses 1 and 2
When the distance x between the light-receiving element on which the image of
The distance l is determined by l=d×f/x. f is the focal length at which the lenses 1 and 2 form an infinite image on the light receiving element rows 3 and 4. However, distance x
is determined by the detection circuit shown in FIG.

第2図において、3,4は第1図におけると同
様の受光素子列であり、5,6は受光素子列3,
4の出力を所定の論理レベルで二値化する二値化
回路列、7,8はシフトレジスタ、9は一致検出
回路列、10はカウンタ、11は判断回路であ
る。受光素子列3,4の各受光素子のアナログ出
力は、それぞれ二値化回路列5,6の各二値化回
路によつて、適宜なスレツシユホールドレベルで
“0”または“1”にデジタル化され、シフトレ
ジスタ7,8に書き込まれる。そして、シフトレ
ジスタ7,8の各ビツトの出力は一致検出回路列
9に入力され比較される。一致検出回路列9の各
回路は、シフトレジスタ7,8からの二つの入力
が同じものであつたら“1”を出力し、異なれば
“0”を出力する。カウンタ10は、この一致検
出回路列9の出力の“1”をカウントして、その
数を判断回路11に出力する。判断回路11は、
この数を記憶した後、シフトレジスタ7または8
を1ビツトシフトさせて、再びシフト後のカウン
タ10の出力数を記憶する。さらに判断回路11
は、このようなシフトレジスタ7,8のシフトと
カウンタ10の出力数の記憶とを所定回数繰返し
た後、記憶されているカウンタ10の出力数の中
の最大のものを求める。この最大の出力数の得ら
れた状態が受光素子列3,4の受光素子出力の配
列パターンが最も一致した状態で、この最大の出
力数が得られるまでのシフト回数が第1図で述べ
た距離xに相当する。すなわち、このシフト回数
で測距対象Tまでの距離lを求める場合は、一対
の受光素子列3,4間の一定の距離dの代りに、
その距離dを受光素子列3,4の受光素子の配列
ピツチで割つた値を用いればよい。しかし、自動
焦点調節装置の測距装置の場合は、距離lを一々
求める必要はなく、焦点調節レンズを上記シフト
回数に対応して光軸方向に移動するものとすれ
ば、焦点調節レンズの光軸方向位置によつて距離
lが求まつたことになる。なお、第2図の上述の
説明からも分るように、二値化回路列5,6のデ
ジタル出力が書き込まれるレジスタは、両方がシ
フトレジスタである必要は無く、少くとも一方が
シフトレジスタであればよい。また、二値化回路
列5,6の各二値化回路には第3図に示したよう
な回路が用いられる。
In FIG. 2, 3 and 4 are light-receiving element rows similar to those in FIG. 1, and 5 and 6 are light-receiving element rows 3,
4 is a binarization circuit array that binarizes the output at a predetermined logic level; 7 and 8 are shift registers; 9 is a coincidence detection circuit array; 10 is a counter; and 11 is a judgment circuit. The analog output of each light-receiving element in the light-receiving element rows 3 and 4 is digitally converted to "0" or "1" at an appropriate threshold level by the respective binarization circuits in the binarization circuit rows 5 and 6. and written into shift registers 7 and 8. The outputs of each bit of the shift registers 7 and 8 are input to a match detection circuit array 9 and compared. Each circuit in the match detection circuit array 9 outputs "1" if the two inputs from the shift registers 7 and 8 are the same, and outputs "0" if they are different. The counter 10 counts the output "1"s from the match detection circuit array 9 and outputs the number to the determination circuit 11. The judgment circuit 11 is
After memorizing this number, shift register 7 or 8
is shifted by 1 bit, and the output number of the counter 10 after the shift is stored again. Furthermore, the judgment circuit 11
After repeating such shifting of the shift registers 7 and 8 and storage of the output number of the counter 10 a predetermined number of times, the maximum number of the stored output numbers of the counter 10 is determined. The state in which the maximum number of outputs is obtained is the state in which the arrangement patterns of the light receiving element outputs of the light receiving element rows 3 and 4 are the most consistent, and the number of shifts until this maximum number of outputs is obtained is as shown in Figure 1. Corresponds to distance x. That is, when calculating the distance l to the distance measurement target T using this number of shifts, instead of the constant distance d between the pair of light receiving element arrays 3 and 4,
A value obtained by dividing the distance d by the arrangement pitch of the light receiving elements in the light receiving element rows 3 and 4 may be used. However, in the case of a distance measuring device of an automatic focus adjustment device, it is not necessary to calculate the distance l one by one, and if the focus adjustment lens is moved in the optical axis direction corresponding to the number of shifts mentioned above, then the focus adjustment lens This means that the distance l has been found based on the axial position. Note that, as can be seen from the above explanation in FIG. 2, the registers to which the digital outputs of the binarization circuit arrays 5 and 6 are written need not both be shift registers, but at least one of them must be a shift register. Good to have. Further, a circuit as shown in FIG. 3 is used for each of the binarization circuits in the binarization circuit arrays 5 and 6.

第3図において、12は第1図、第2図の受光
素子列3,4の構成受光素子であるフオトダイオ
ード、13,14はスイツチングトランジスタ、
15はコンデンサ、16はインバータ、VDはフ
オトダイオード12の駆動電圧、GおよびCはそ
れぞれスイツチングトランジスタ13,14の作
動信号である。この二値化回路は、スイツチング
トランジスタ13,14がオフしており、フオト
ダイオード12に駆動電圧が印加されて像投影が
行われている状態から、作動信号Cによつて一旦
スイツチングトランジスタ14をオンさせてコン
デンサ15の放電を行つた後、さらに作動信号C
によつてスイツチングトランジスタ14をオフさ
せ、次いで作動信号Gによつてスイツチングトラ
ンジスタ13をオンさせることによりコンデンサ
15の充電を行い、それから一定時間経過後にさ
らに作動信号Gによつてスイツチングトランジス
タ13をオフして、その間に、フオトダイオード
12の受光強度に略比例する電流によつて行われ
たコンデンサ15の充電電圧がインバータ16の
スレツシユホールド電圧以上になつていればイン
バータ16の出力が“1”から“0”に反転し、
充電電圧がスレツシユホールド電圧に達していな
ければインバータ16の出力が“1”のまゝであ
ることによつて、フオトダイオード12の出力を
二値化する。この場合、スイツチングトランジス
タ13をオンしてからオフするまでの時間が長過
ぎると、総べてのコンデンサ15がスレツシユホ
ールド電圧以上に充電されて了うし、反対に短か
過ぎると、総べてのコンデンサ15の充電電圧が
スレツシユホールド電圧に達しないようになつ
て、受光素子列3,4の二値化出力の配列パター
ンは総べての位相において一致することになるか
ら、距離xの情報を得ることができなくなる。し
たがつて、スイツチングトランジスタ13をオン
してからオフするまでの時間は、受光素子列3,
4の受光素子全体の受光量を考慮して設定する必
要があるが、この種の制御は一般に複雑であると
云う欠点がある。
In FIG. 3, 12 is a photodiode which is a light-receiving element constituting the light-receiving element rows 3 and 4 in FIGS. 1 and 2; 13 and 14 are switching transistors;
15 is a capacitor, 16 is an inverter, V D is a drive voltage for photodiode 12, and G and C are operating signals for switching transistors 13 and 14, respectively. In this binarization circuit, switching transistors 13 and 14 are turned off and a driving voltage is applied to photodiode 12 to perform image projection, and then switching transistor 14 is temporarily turned off by actuation signal C. After turning on the capacitor 15 and discharging the capacitor 15, the operation signal C is further turned on.
The capacitor 15 is charged by turning off the switching transistor 14 with the activation signal G, then turning on the switching transistor 13 with the activation signal G, and after a certain period of time has passed, the switching transistor 13 is further turned on with the activation signal G. is turned off, and during that time, if the charging voltage of the capacitor 15, which is carried out by a current approximately proportional to the intensity of light received by the photodiode 12, exceeds the threshold voltage of the inverter 16, the output of the inverter 16 becomes " Reversed from “1” to “0”,
If the charging voltage has not reached the threshold voltage, the output of the inverter 16 remains "1", thereby converting the output of the photodiode 12 into a binary value. In this case, if the time from turning on to turning off the switching transistor 13 is too long, all the capacitors 15 will be charged above the threshold voltage; Since the charging voltages of all capacitors 15 do not reach the threshold voltage, and the array patterns of the binary outputs of the light receiving element arrays 3 and 4 match in all phases, the distance x information will no longer be available. Therefore, the time from when the switching transistor 13 is turned on to when it is turned off is the same as that of the light receiving element array 3,
It is necessary to set the amount of light received by the entire light receiving element No. 4 in consideration, but this type of control has the drawback that it is generally complicated.

また、上述のような従来の測距装置において
は、受光素子列3または4の一方もしくは両方の
出力に、相対的に差のあるノイズが重畳される
と、そのために誤つた測距情報が得られたり、全
く測距情報を得ることができなくなつたりするこ
とが起ると云う欠点もある。第4図はそのような
場合の例を示している。
Furthermore, in the conventional distance measuring device as described above, if relatively different noise is superimposed on the output of one or both of the light receiving element rows 3 or 4, erroneous ranging information may be obtained. There is also the disadvantage that distance measurement information may not be obtained at all. FIG. 4 shows an example of such a case.

第4図のAは、受光素子列3,4の出力にノイ
ズが重畳されないか、あるいは重畳されても相対
的に差のないノイズが重畳された場合の出力配列
パターンを近似的に曲線波形で示したものであ
り、Bは、受光素子列3の出力に相対的に斜線影
を施したように台形にノイズが重畳された場合、
Cは同じく三角形にノイズが重畳された場合を示
している。図の縦軸は、構成受光素子の出力すな
わち、第3図のコンデンサ15の充電電流の強さ
または充電電圧、一点鎖線は、スレツシユホール
ドレベルである。Aの場合は、受光素子列3,4
に一致位相を求められる略同じ受光素子出力の変
換配列パターンが得られるが、B,Cの場合は、
一致位相が求められないか、あるいは誤つた一致
位相が求められるようになる。
A in Fig. 4 is a curved waveform that approximates the output array pattern when no noise is superimposed on the outputs of the light-receiving element arrays 3 and 4, or when noise is superimposed with relatively no difference even if superimposed. B shows the case where noise is superimposed on the trapezoid as shown by the relative hatching on the output of the light-receiving element array 3.
Similarly, C shows the case where noise is superimposed on the triangle. The vertical axis of the figure is the output of the constituent light receiving elements, that is, the strength of the charging current or the charging voltage of the capacitor 15 in FIG. 3, and the dashed line is the threshold level. In the case of A, the light receiving element rows 3 and 4
A conversion array pattern of approximately the same light receiving element output can be obtained for which matching phase can be obtained, but in the case of B and C,
Either no coincident phase is determined, or an incorrect coincident phase is determined.

以上のような欠点を解消するために、本発明者
らは先に、第4図に見るような受光素子列の出力
配列パターンの代りに、その微分値を三値化して
示したような変換配列パターンを用いるようにし
た測距装置を発明した。その発明は特願昭58−
7275号によつて出願されている。その測距装置に
は、第3図の二値化回路の代りに、第5図に示し
たような変換回路が用いられ、そして第2図の二
値化回路列5,6の代りに、第5図の変換回路が
二点鎖線で示すように並列した変換回路列が用い
られる。
In order to eliminate the above-mentioned drawbacks, the inventors of the present invention first developed a conversion method that shows the differential value of the output array pattern as shown in FIG. Invented a distance measuring device that uses an array pattern. The invention was patented in 1982.
No. 7275. In the distance measuring device, a conversion circuit as shown in FIG. 5 is used instead of the binarization circuit shown in FIG. 3, and a conversion circuit as shown in FIG. A conversion circuit array in which the conversion circuits shown in FIG. 5 are arranged in parallel as shown by the two-dot chain line is used.

第5図において、121,122は一個の受光
素子列中の相隣る受光素子であるフオトダイオー
ド、131,132及び141,142はスイツ
チングトランジスタ、151,152はコンデン
サ、161,162はインバータ、VDはフオト
ダイオードの駆動電圧、GよびCはスイツチング
トランジスタの作動信号で、こゝまでの構成は第
2図の二値化回路の場合と同じである。そして、
インバータ161,162の出力がそれぞれ入力
されるノアゲート17,18に共に入力されるφ
は、一定または変化する時間間隔で“0”のパル
スが発生するストローブ信号、フリツプフロツプ
22〜24のR端子に入力されるリセツト信号R
は、作動信号Cがスイツチングトランジスタ14
1,142をオンするのと同じタイミングで、
“0”パルスによりフリツプフロツプ22〜24
をリセツトして、それらのQ出力を“0”、した
がつて出力を“1”とする信号である。
In FIG. 5, 121 and 122 are photodiodes which are adjacent light receiving elements in one light receiving element row, 131, 132 and 141, 142 are switching transistors, 151 and 152 are capacitors, 161 and 162 are inverters, V D is the driving voltage of the photodiode, G and C are the operating signals of the switching transistors, and the configuration up to this point is the same as that of the binary circuit shown in FIG. 2. and,
The outputs of inverters 161 and 162 are both input to NOR gates 17 and 18, respectively.
is a strobe signal that generates a "0" pulse at constant or varying time intervals, and a reset signal R that is input to the R terminals of flip-flops 22 to 24.
, the activation signal C is the switching transistor 14
At the same timing as turning on 1,142,
“0” pulse causes flip-flops 22 to 24
This is a signal that resets their Q outputs to "0" and therefore their outputs to "1".

この変換回路によれば、作動信号Cによつてス
イツチングトランジスタ141,142がオンさ
れ、同時にリセツト信号Rによつてフリツプフロ
ツプ22〜24がリセツトされてQ出力が“0”
になると、以後、ノアゲート17,18は、スト
ローブ信号φの“0”パルスを入力しているとき
に、インバータ161,162の出力が“1”か
ら“0”に反転している場合、出力が“0”から
“1”に反転する。そこで、スイツチングトラン
ジスタ131,132がオンされて、コンデンサ
151,152の充電が開始され、今仮に、スト
ローブ信号φの一つの“0”パルスから次の
“0”パルスまでの間において、コンデンサ15
1の充電電圧のみがスレツシユホールド電圧以上
となり、インバータ161の出力が“1”から
“0”に反転したとすると、ノアゲート17の出
力はストローブ信号φの次の“0”パルスを入力
したときに“0”から“1”に反転し、ノアゲー
ト18の出力は“0”のまゝである。ノアゲート
17の出力が“1”に反転すると、ノアゲート1
9がフリツプフロツプ22のセツト端子Sに
“0”のセツト信号を出力する。それによつてフ
リツプフロツプ22は、Q出力が“1”となり、
ノアゲート17,18の出力を“0”に保持する
ことになる。しかし、一旦は“1”に反転したノ
アゲート17の出力はインバータ21を介してフ
リツプフロツプ24のセツト端子Sに“0”のセ
ツト信号として入力されて、フリツプフロツプ2
4のQ出力を“0”から“1”に反転させ、出
力を“1”から“0“に反転させる。その結果、
ノアゲート25の出力q1はフリツプフロツプ23
のQ出力に拘らず“0”を与える。また、フリツ
プフロツプ23のQ出力のq3は、ナンドゲート2
0に入力されるノアゲート18の出力が“0”の
まゝであるから、リセツトされたまゝの“0”で
あり、このq3の“0”とフリツプフロツプ24の
Q出力の“0”とが入力されているノアゲート2
6の出力q2は“1”を与える。すなわち、フオト
ダイオード121の出力がフオトダイオード12
2の出力よりも大であつて、その差がストローブ
信号φの一つの“0”パルスから次の“0”パル
スまでの間でインバータ161の出力のみが反転
するような大きさであるときは、出力q1,q2,q3
はそれぞれ“0”、“1”、“0”を与える。
According to this conversion circuit, the switching transistors 141 and 142 are turned on by the operation signal C, and at the same time, the flip-flops 22 to 24 are reset by the reset signal R, and the Q output is set to "0".
Then, from now on, if the outputs of the inverters 161 and 162 are inverted from "1" to "0" while inputting the "0" pulse of the strobe signal φ, the outputs of the NOR gates 17 and 18 will be Inverted from “0” to “1”. Therefore, the switching transistors 131 and 132 are turned on, and charging of the capacitors 151 and 152 is started. Now, hypothetically, between one "0" pulse of the strobe signal φ and the next "0" pulse, the capacitor 15
If only the charging voltage of 1 exceeds the threshold voltage and the output of the inverter 161 is inverted from "1" to "0", the output of the NOR gate 17 will change when the next "0" pulse of the strobe signal φ is input. The output of the NOR gate 18 is inverted from "0" to "1" and remains "0". When the output of NOR gate 17 is inverted to “1”, NOR gate 1
9 outputs a set signal of "0" to the set terminal S of the flip-flop 22. As a result, the Q output of the flip-flop 22 becomes "1",
The outputs of the NOR gates 17 and 18 are held at "0". However, the output of the NOR gate 17, which is once inverted to "1", is input as a "0" set signal to the set terminal S of the flip-flop 24 via the inverter 21, and the output of the NOR gate 17 is inverted to "1".
The Q output of 4 is inverted from "0" to "1", and the output is inverted from "1" to "0". the result,
The output q 1 of the NOR gate 25 is the flip-flop 23
Gives "0" regardless of the Q output. Also, q 3 of the Q output of the flip-flop 23 is the NAND gate 2
Since the output of the NOR gate 18 inputted to 0 remains at "0", it remains at "0" after being reset, and this "0" of q3 and the "0" of the Q output of the flip-flop 24 are Noah Gate 2 being input
The output q 2 of 6 gives "1". That is, the output of photodiode 121 is
2, and the difference is large enough that only the output of the inverter 161 is inverted between one "0" pulse and the next "0" pulse of the strobe signal φ. , output q 1 , q 2 , q 3
give "0", "1", and "0", respectively.

次に仮に、ストローブ信号φの一つの“0”パ
ルスから次の“0”パルスまでの間において、コ
ンデンサ152,152の充電電圧が共にスレツ
シユホールド電圧以上となり、インバータ16
1,162の出力が共に“1”から“0”に反転
したとすると、ノアゲート17,18はストロー
ブ信号φの次の“0”パルスを入力したときに共
に“0”から“1”に反転する。この反転も一時
的なものであることは、反転によつてノアゲート
19からフリツプフロツプ22のセツト端子Sに
“0”のセツト信号が入力されることから、前の
場合と同様である。そして、ノアゲート17の反
転した出力“1”はフリツプフロツプ24をセツ
トして、Q出力を“0”から“1”に反転させ、
Q出力を“1”から“0”に反転させるから、ノ
アゲート25の出力q1は前の場合と同様“0”を
与える。また、ノアゲート17,18の反転した
出力“1”は、ノアゲート20を介してセツト信
号の“0”をフリツプフロツプ23のセツト端子
Sに入力し、Q出力のq3をリセツトの“0”から
“1”に反転させ、同時にこの出力q3の“1”は
ノアゲート26の出力q2をフリツプフロツプ24
の出力に拘りなく“0”にさせる。すなわち、
フオトダイオード121,122の出力がストロ
ーブ信号φの一つの“0”パルスから次の“0”
パルスまでの間で共にそれぞれインバータ16
1,162の出力を反転させるような差の小さい
範囲にあるときは、出力q1,q2,q3はそれぞれ
“0”、“0”、“1”を与える。
Next, suppose that between one "0" pulse and the next "0" pulse of the strobe signal φ, the charging voltages of the capacitors 152, 152 both exceed the threshold voltage, and the inverter 16
If the outputs of 1 and 162 are both inverted from "1" to "0", both NOR gates 17 and 18 are inverted from "0" to "1" when the next "0" pulse of the strobe signal φ is input. do. This inversion is also temporary, as in the previous case, since the inversion causes a set signal of "0" to be input from the NOR gate 19 to the set terminal S of the flip-flop 22. Then, the inverted output "1" of the NOR gate 17 sets the flip-flop 24 to invert the Q output from "0" to "1".
Since the Q output is inverted from "1" to "0", the output q 1 of the NOR gate 25 gives "0" as in the previous case. Further, the inverted outputs "1" of the NOR gates 17 and 18 input the set signal "0" to the set terminal S of the flip-flop 23 via the NOR gate 20, and the Q output q3 is changed from the reset "0" to "0". At the same time, this output q3 is inverted to 1, and at the same time, the output q2 of the NOR gate 26 is inverted to the flip-flop 24.
The output is set to “0” regardless of the output. That is,
The outputs of the photodiodes 121 and 122 change from one “0” pulse of the strobe signal φ to the next “0”
Inverters 16 and 16 respectively between pulses
When the difference is in a small range such that the output of 1,162 is inverted, the outputs q 1 , q 2 , and q 3 give "0", "0", and "1", respectively.

最後に仮に、ストローブ信号φの一つの“0”
パルスから次の“0”パルスまでの間において、
コンデンサ152の充電電圧のみがスレツシユホ
ールド電圧以上となり、インバータ162の出力
が“1”から“0”に反転したとすると、ノアゲ
ート18の出力はストローブ信号φの次の“0”
パルスを入力したときに“0”から“1”に反転
し、ノアゲート17の出力は“0”のまゝであ
る。この場合も、反転したノアゲート18の出力
“1”がノアゲート19を介してフリツプフロツ
プ22のセツト端子Sにセツト信号の“0”を入
力するから、ノアゲート18の“0”から“1”
への反転は一時的なものである。そして、ノアゲ
ート18の出力が“1”に反転してもノアゲート
17の出力が“0”であるから、フリツプフロツ
プ23はセツトされず、またフリツプフロツプ2
4もセツトされない。したがつて、フリツプフロ
ツプ23,24のQ出力は共に“0”、出力は
“1”のまゝであるから、ノアゲート25の出力
q1は“1”、ノアゲート26の出力q2は“0”、出
力q3は“0”のまゝである。すなわち、フオトダ
イオード121の出力よりもフオトダイオード1
22の出力が大であつて、その差がストローブ信
号φの一つの“0”パルスから次の“0”パルス
までの間でインバータ162の出力のみが反転す
るような大きさであるときは、出力q1,q2,q3
それぞれ“1”、“0”、“0”を与える。
Finally, if one of the strobe signals φ is “0”
Between the pulse and the next “0” pulse,
If only the charging voltage of the capacitor 152 exceeds the threshold voltage and the output of the inverter 162 is inverted from "1" to "0", the output of the NOR gate 18 will be "0" next to the strobe signal φ.
When a pulse is input, it is inverted from "0" to "1", and the output of the NOR gate 17 remains "0". In this case as well, since the inverted output "1" of the NOR gate 18 inputs the set signal "0" to the set terminal S of the flip-flop 22 via the NOR gate 19, the "0" of the NOR gate 18 changes to "1".
The reversal to is temporary. Even if the output of the NOR gate 18 is inverted to "1", the output of the NOR gate 17 is "0", so the flip-flop 23 is not set, and the flip-flop 23 is not set.
4 is also not set. Therefore, the Q outputs of the flip-flops 23 and 24 are both "0" and the output remains "1", so the output of the NOR gate 25 is
q 1 remains "1", output q 2 of NOR gate 26 remains "0", and output q 3 remains "0". In other words, the output of photodiode 1 is higher than the output of photodiode 121.
When the output of the inverter 162 is large and the difference is large enough that only the output of the inverter 162 is inverted between one "0" pulse of the strobe signal φ and the next "0" pulse, then Outputs q 1 , q 2 , and q 3 give "1", "0", and "0", respectively.

以上のように、第5図の変換回路は、受光素子
列中の隣り合う受光素子の出力差がストローブ信
号φのパルス間隔で与えられる所定値を超える減
または増あるいは所定値以内であるかによつてそ
れぞれ異なる信号出力を与える。したがつて、こ
のような変換回路の次々に一部を重複させたよう
な並列から成る変換回路列は、第4図に示したよ
うな受光素子列の受光素子の出力配列パターンを
微分して、微分値を三値化したような変換パター
ンを与えることになる。すなわち、第5図の変換
回路は出力差三値化回路と称し得るし、また、こ
のような変換回路の並列から成る変換回路列は差
分三値化回路列と称し得る。なお、受光素子間の
出力差を変換する第5図のような変換回路におい
ては、スイツチングトランジスタ131,132
は省略することができ、したがつて作動信号Gも
省略できる。
As described above, the conversion circuit of FIG. 5 determines whether the output difference between adjacent light receiving elements in a row of light receiving elements decreases or increases by more than a predetermined value given by the pulse interval of the strobe signal φ, or is within a predetermined value. Thus, each provides a different signal output. Therefore, a converter array consisting of parallel converter circuits in which parts of the converter circuits are overlapped one after another can be created by differentiating the output arrangement pattern of the light receiving elements in the light receiving element array shown in FIG. , this will give a conversion pattern that looks like a ternarized differential value. That is, the conversion circuit shown in FIG. 5 can be called an output difference ternarization circuit, and a conversion circuit string consisting of such conversion circuits in parallel can be called a difference ternarization circuit string. Note that in the conversion circuit shown in FIG. 5 that converts the output difference between the light receiving elements, the switching transistors 131 and 132
can be omitted, and therefore the actuation signal G can also be omitted.

第2図の二値化回路列5,6の代りに、上述の
差分三値化回路列を用いることによつて、(この
場合、シフトレジスタも出力q1,q2,q3を入力さ
れるものとなる、)先に述べた従来の測距装置に
おける、作動信号Gによるスイツチングトランジ
スタ131,132等のオンからオフまでの時間
設定制御の複雑さおよび、受光素子列間に差のあ
るノイズが重畳された場合に測距情報が得られな
くなつたり、誤つた測距情報が得られたりすると
云う欠点は解消される。
By using the above-mentioned differential ternarization circuit array in place of the binarization circuit arrays 5 and 6 in FIG. ) In the conventional distance measuring device mentioned above, the complexity of controlling the time setting from on to off of the switching transistors 131, 132, etc. using the operation signal G, and the difference between the light receiving element rows. This eliminates the disadvantage that distance measurement information cannot be obtained or incorrect distance measurement information can be obtained when noise is superimposed.

しかし、このような差分三値化回路列を用いた
測距装置においても、一回の受光素子列出力の変
換が行われるときのストローブ信号φの“0”パ
ルス間隔が長過ぎると、その間にインバータ16
1,162等の出力が総べて反転して測距情報が
得られなくなつたり、また逆に、ストローブ信号
φの“0”パルス間隔が短か過ぎると、受光素子
の出力配列パターンの微分値が二値化されたよう
な変換配列パターンとなつて、受光素子の出力が
周期的に変化するような場合に、誤つた測距情報
が得られたりすることが起ると云う問題がある。
However, even in a distance measuring device using such a differential ternary circuit array, if the “0” pulse interval of the strobe signal φ is too long when one conversion of the output of the light receiving element array is performed, Inverter 16
If all the outputs of 1,162, etc. are reversed and distance measurement information cannot be obtained, or conversely, if the "0" pulse interval of the strobe signal φ is too short, the differential of the output array pattern of the light receiving element will be If the output of the light-receiving element changes periodically due to a conversion array pattern in which the values are binarized, there is a problem that incorrect ranging information may be obtained. .

第6図は受光素子列の出力配列パターンを差分
三値化回路列で変換したときのストローブ信号φ
の“0”パルス間隔の長、短と変換パターンの関
係を示し、Aは変換前の出力配列パターン、Bは
ストローブ信号φの“0”パルス間隔が長過ぎた
ときの変換出力配列パターン、Cは短か過ぎたと
きの変換出力配列パターン、Dは間隔が適当なと
きの変換出力パターンをそれぞれ示している。な
お、変換出力の1、0、−1は、それぞれ第5図
の出力q1,q2,q3の組合せが〔0、1、0〕、
〔0、0、1〕、〔1、0、0〕になつたときであ
る。Aの出力配列パターンがBのように変換され
たのでは、測距情報が得られないし、Cのように
変換されたのでは、多くの一致位相が検出され
て、誤つた測距が行われることになる。そして、
Dのように変換されれば、一個の一致位相が検出
されて、正確な測距が行われる。
Figure 6 shows the strobe signal φ when the output array pattern of the light receiving element array is converted by the differential ternarization circuit array.
The relationship between the length and shortness of the "0" pulse interval and the conversion pattern is shown, A is the output array pattern before conversion, B is the conversion output array pattern when the "0" pulse interval of the strobe signal φ is too long, and C D shows the conversion output array pattern when the interval is too short, and D shows the conversion output pattern when the interval is appropriate. Note that the conversion outputs 1, 0, -1 are the combinations of the outputs q 1 , q 2 , q 3 in FIG. 5, respectively [0, 1, 0],
This is when it becomes [0, 0, 1], [1, 0, 0]. If the output array pattern of A is converted like B, no ranging information will be obtained, and if it is converted like C, many coincident phases will be detected and erroneous ranging will be performed. It turns out. and,
If converted as shown in D, one matching phase will be detected and accurate distance measurement will be performed.

〔発明の目的〕[Purpose of the invention]

本発明は、一対の各受光素子列の出力配列パタ
ーンを隣り合う受光素子の出力差が所定値以上の
増減であるか否かの相対差配列パターンに変換し
て、変換した一対のパターンの一致する位相を検
出するようにした上述のような測距装置における
問題をさらに解消するためになされたものであ
り、受光素子列の出力配列パターンが自動的に第
6図のDに示したようなパターンに変換されて、
正確な測距が行われる測距装置を提供するもので
ある。
The present invention converts the output array pattern of each of a pair of light-receiving element rows into a relative difference array pattern that determines whether the output difference between adjacent light-receiving elements increases or decreases by a predetermined value or more, and matches the pair of converted patterns. This was done in order to further eliminate the problem with the above-mentioned distance measuring device, which detects the phase of converted into a pattern,
An object of the present invention is to provide a distance measuring device that performs accurate distance measurement.

〔発明の構成〕[Structure of the invention]

本発明は、複数の受光素子からなる2組の受光
素子列を所定間隔を置いて配置した受光手段と、
前記複数の受光素子のそれぞれに対応して設けら
れ前記受光素子の受光光量が所定値に達したか否
かを比較し所定値に達することにより信号を出力
する複数の比較手段と、前記複数の受光素子のう
ち近接した2つの受光素子に対応する2つの比較
手段の一方の比較手段の出力と他方の比較手段の
出力を所定の周期ごとに検出し、いずれの信号の
出力が早いか、等しいか、遅いかの判別を前記複
数の受光素子の所定の2つずつの受光素子につい
て行う判別手段と、前記2組の受光素子列の一方
についての前記判別手段の出力と前記受光素子列
の他方についての前記判別手段の出力を比較し、
その一致を検出する一致検出手段とからなり、前
記2組の受光素子列の出力の相関関係から測距対
象までの距離を求める測距装置において、前記判
別手段における前記一方の受光素子列のうちの近
接した2つの受光素子の受光レベルが等しいと判
断したことを示す出力の数をカウントするカウン
ト手段を設けると共に、前記カウントした出力の
数と前記判別手段により判別した数とが一致した
時は、前記判別手段における前記所定周期を短縮
して、前記短縮された周期に基づいて再度測距を
行う。ことを特徴とする測距装置、にある。
The present invention includes a light receiving means in which two sets of light receiving element rows each including a plurality of light receiving elements are arranged at a predetermined interval;
a plurality of comparison means provided corresponding to each of the plurality of light-receiving elements, which compares whether or not the amount of light received by the light-receiving element reaches a predetermined value, and outputs a signal when the amount of light received by the plurality of light-receiving elements reaches a predetermined value; The output of one comparison means and the output of the other comparison means of the two comparison means corresponding to two adjacent light receiving elements among the light receiving elements are detected at predetermined intervals, and it is determined which signal output is faster or equal. determining means for determining whether the plurality of light receiving elements are slow or slow for each predetermined two light receiving elements of the plurality of light receiving elements; Compare the output of the discrimination means for
and a coincidence detection means for detecting a coincidence between the two light-receiving element arrays. A counting means is provided for counting the number of outputs indicating that the light reception levels of two adjacent light receiving elements are determined to be equal, and when the number of the counted outputs and the number determined by the discrimination means match, , the predetermined period in the discriminating means is shortened, and distance measurement is performed again based on the shortened period. A distance measuring device characterized by:

〔実施例〕〔Example〕

以下、本発明を第7図乃至第10図に示した実
施例によつて説明する。
The present invention will be explained below with reference to embodiments shown in FIGS. 7 to 10.

第7図は本発明測距装置の検出回路の一例を示
すブロツク回路図、第8図はストローブ信号の変
化例を示すタイムチヤート、第9図は判断制御回
路の動作フローチヤート、第10図は受光素子列
の出力配列パターンと変換出力の配列パターンの
関係を示すグラフである。
FIG. 7 is a block circuit diagram showing an example of the detection circuit of the distance measuring device of the present invention, FIG. 8 is a time chart showing an example of changes in the strobe signal, FIG. 9 is an operation flowchart of the judgment control circuit, and FIG. 7 is a graph showing a relationship between an output array pattern of a light receiving element array and an array pattern of converted outputs.

第7図において、3,4は第2図と同じ受光素
子列、5′,6′は第5図に示したような出力差三
値化回路の並列から成る差分三値化回路列、7a
および8aは第5図の出力q1またはq2のシフトレ
ジスタ、7bおよび8bは出力q3のシフトレジス
タ、9a,9bは一致検出回路列、10′,1
0″はカウンタ、11′は判断制御回路、27はア
ンド回路列、28は比較回路、29はストローブ
信号発生回路である。なお、この検出回路では、
第5図の出力q1,q2のうちのいずれか一方だけを
利用するようにしているが、受光素子列3,4の
それぞれについてもう一つシフトレジスタを増加
して、変換出力q1,q2,q3の全部の情報を利用す
るようにしてもよいことは勿論である。この検出
回路においては、受光素子列3,4の出力配列パ
ターンは、差分三値化回路列5′,6′によつて、
第5図について述べたように、出力q1,q2,q3
配列パターンに変換されて、出力q1またはq2はシ
フトレジスタ7a,8aに入力され、出力q3はシ
フトレジスタ7b,8bに入力される。そして、
受光素子列3,4についての配列順に対応する出
力q1またはq2および出力q3が一致検出回路列9a
および9bで比較されて、一致検出回路列9a,
9bは一致しているときは“1”を出力し、一致
してないときは“0”を出力する。この一致検出
回路列9a,9bの配列順に対応する出力はさら
にアンド回路列27で比較されて、アンド回路列
27は両方の一致検出回路列9a,9bの出力が
共に“1”であるものについて“1”を出力し、
その出力“1”の数がカウンタ10′でカウント
されて、判断制御回路11′がカウンタ10′のカ
ウント数を記憶する。続いて判断制御回路11′
は、シフトレジスタ7a,7bまたは8a,8b
を1ビツトシフトさせて、再びシフト後のカウン
タ10′のカウント数を記憶する動作を繰返し、
最後に記憶されたカウント数の最大なものを求め
て、その最大カウント数が得られたときのシフト
回数を測距対象の把えられたときとするが、この
点は第2図の検出回路の判断回路11、あるいは
先に発明した第5図の変換回路を用いる測距装置
におけるものと同様である。しかし、この判断制
御回路11′は、上述の動作を比較回路28から
変換出力の配列パターンが有効な一致検出のなさ
れる状態にあると云う情報を入力してから行うよ
うにしている点が、第2図の判断回路11や先に
発明した測距装置におけるものと異なる。すなわ
ち、判断制御回路11′は、第5図のコンデンサ
151,152等の充電を開始して、インバータ
161,162等のいずれかの出力が反転する
と、それによつてストローブ信号発生回路29を
駆動して、先ず例えば第8図のδ=4EVで示すよ
うな“0”パルス時間間隔のストローブ信号を第
5図のφとして出力する。なお、第7図の例で
は、上述のストローブ信号発生回路29の駆動を
トリガーするためのインバータ161,162等
は、受光素子列3に関するものだけでよい。スト
ローブ信号の“0”パルスが出力されると、その
時点で受光素子列3,4の出力配列パターンは変
換出力q1,q2,q3の変換パターンとして、先に述
べたようにシフトレジスタ7a,7bおよび8
a,8bに入力される。このときの受光素子列3
の変換出力q3は、相隣る受光素子の出力差が受光
強度差で4EV以下のときは、全部“1”になる。
カウンタ10″は変換出力q3の“1”をカウント
して、比較回路28は、カウンタ10″のカウン
ト数がシフトレジスタ7bのビツト数に等しいと
きは、判断制御回路11′に変換出力配列パター
ンがフラツトで有効な一致検出ができない状態で
ある旨の信号を出力し、上述のカウント数がビツ
ト数より少ないときは、有効な一致検出が行われ
る状態である旨の信号を出力する。この比較回路
28の判別動作は、第9図のフローチヤートの
「変換出力配列パターンフラツトか?」の判別ス
テツプで行われる。そして、判断制御回路11′
は、比較回路28から有効な一致検出が行われる
旨の信号を入力したときには前述の一致検出動作
(一致位相検出動作)を行い、有効な一致検出が
行われない旨の信号を入力したときには、以下の
ように再度測距を行う。すなわち、改めて再びコ
ンデンサ151,152等の充電を開始して、今
度はδ=2EVのストローブ信号による変換を行な
い、それによつて比較回路28から有効な一致検
出が行われる旨の信号を入力したら、それにより
判断制御回路11′は一致位相検出動作を行う。
しかし、それでも比較回路28から有効な一致検
出が行われない旨の信号を入力したときは、更に
δ=1EVのストローブ信号による変換を行う等の
動作を繰返す。そして例えば、δ=1/8EVのスト
ローブ信号による変換を行つても相隣る受光素子
の出力差が1/8EV以下であつて、なお比較回路2
8から有効な一致検出が行われない旨の信号を入
力したときには、判断制御回路11′は測距不能
である旨の信号を出力して表示を行う。
In FIG. 7, 3 and 4 are the same light-receiving element arrays as in FIG. 2, 5' and 6' are differential ternarization circuit arrays consisting of parallel output difference ternarization circuits as shown in FIG. 5, and 7a
and 8a is a shift register for output q 1 or q 2 in FIG.
0'' is a counter, 11' is a judgment control circuit, 27 is an AND circuit array, 28 is a comparison circuit, and 29 is a strobe signal generation circuit.In this detection circuit,
Although only one of the outputs q 1 and q 2 in FIG. 5 is used, one more shift register is added for each of the light-receiving element arrays 3 and 4, and the converted outputs q 1 and q 2 are used. Of course, all the information on q 2 and q 3 may be used. In this detection circuit, the output arrangement pattern of the light receiving element rows 3 and 4 is determined by the differential ternarization circuit rows 5' and 6'.
As described with reference to FIG. 5, the outputs q 1 , q 2 , q 3 are converted into an array pattern, and the output q 1 or q 2 is input to the shift registers 7a, 8a, and the output q 3 is input to the shift registers 7b, 8a. 8b. and,
The output q 1 or q 2 and the output q 3 corresponding to the arrangement order of the light receiving element rows 3 and 4 are the coincidence detection circuit row 9a.
and 9b, and the match detection circuit arrays 9a,
9b outputs "1" when they match, and outputs "0" when they do not match. The outputs corresponding to the arrangement order of the coincidence detection circuit arrays 9a and 9b are further compared in the AND circuit array 27, and the AND circuit array 27 is for the outputs of both the coincidence detection circuit arrays 9a and 9b that are both "1". Output “1”,
The number of output "1"s is counted by the counter 10', and the judgment control circuit 11' stores the count number of the counter 10'. Next, the judgment control circuit 11'
is shift register 7a, 7b or 8a, 8b
1 bit and repeats the operation of storing the counted number of the counter 10' after the shift.
The maximum number of counts stored last is determined, and the number of shifts when the maximum number of counts is obtained is defined as the time when the object of distance measurement has been determined. This is similar to the determination circuit 11 shown in FIG. 1, or the distance measuring apparatus using the conversion circuit of FIG. 5 invented earlier. However, the point that this judgment control circuit 11' performs the above-mentioned operation is that it performs the above-mentioned operation after receiving information from the comparison circuit 28 that the array pattern of the converted output is in a state where effective matching can be detected. This is different from the determination circuit 11 shown in FIG. 2 and the previously invented distance measuring device. That is, the judgment control circuit 11' starts charging the capacitors 151, 152, etc. shown in FIG. First, a strobe signal having a "0" pulse time interval as shown by δ=4EV in FIG. 8, for example, is outputted as φ in FIG. In the example of FIG. 7, the inverters 161, 162, etc. for triggering the driving of the strobe signal generation circuit 29 described above may only be provided for the light receiving element array 3. When the "0" pulse of the strobe signal is output, at that point the output array pattern of the photodetector arrays 3 and 4 is converted into the conversion pattern of the conversion outputs q 1 , q 2 , and q 3 as described above in the shift register. 7a, 7b and 8
It is input to a and 8b. Light receiving element row 3 at this time
The converted outputs q 3 of q 3 are all "1" when the output difference between adjacent light receiving elements is 4EV or less in terms of received light intensity difference.
The counter 10'' counts "1" of the conversion output q3 , and when the count number of the counter 10'' is equal to the number of bits of the shift register 7b, the comparison circuit 28 sends the conversion output array pattern to the judgment control circuit 11'. A signal is output to the effect that the count is flat and effective coincidence detection cannot be performed, and when the above-mentioned count number is less than the number of bits, a signal is output to the effect that effective coincidence detection is possible. This determination operation of the comparison circuit 28 is performed in the determination step "Is the converted output array pattern flat?" in the flowchart of FIG. Then, the judgment control circuit 11'
performs the above-mentioned coincidence detection operation (coincidence phase detection operation) when a signal indicating that effective coincidence detection will be performed from the comparator circuit 28, and when a signal indicating that effective coincidence detection will not be carried out, Measure the distance again as shown below. That is, once the charging of the capacitors 151, 152, etc. is started again, this time conversion is performed using a strobe signal of δ = 2EV, and a signal is input from the comparator circuit 28 to the effect that effective coincidence detection is performed. Thereby, the judgment control circuit 11' performs a coincident phase detection operation.
However, if a signal indicating that effective coincidence detection is not performed is still input from the comparison circuit 28, operations such as further conversion using a strobe signal of δ=1EV are repeated. For example, even if conversion is performed using a strobe signal of δ = 1/8EV, the difference in output between adjacent light receiving elements is 1/8EV or less, and still the comparator circuit 2
When a signal indicating that effective coincidence detection is not performed is inputted from 8, the judgment control circuit 11' outputs a signal indicating that distance measurement is not possible, and displays the signal.

第9図は判断制御回路11′によつて行われる
上述の動作のうちの主要動作を示している。な
お、第9図のフローチヤートにおける変換出力配
列パターンフラツトは、比較回路28から有効な
一致検出が行われない旨の信号が出力されたとき
であり、一致位相検出はカウンタ10′のカウン
ト数を記憶して最大カウント数が得られたシフト
数を求める動作である。
FIG. 9 shows the main operations of the above-mentioned operations performed by the judgment control circuit 11'. Note that the conversion output array pattern flat in the flowchart of FIG. 9 occurs when a signal indicating that valid coincidence detection is not performed is output from the comparator circuit 28, and coincidence phase detection is determined by the count number of the counter 10'. This is an operation to memorize the number of shifts and find the number of shifts at which the maximum count number was obtained.

判断制御回路11′が以上のように動作するこ
とによつて、第10図のAに示したような受光素
子列の出力配列パターンは殆んどの場合B乃至D
に示したような変換出力パターンに変換され、こ
のようなB乃至Dの変換出力パターンによつて正
確な測距情報が得られることになる。なお、B
は、受光素子列3,4についてそれぞれシフトレ
ジスタ1個追加して、変換出力q1,q2,q3を全部
利用するようにした場合、Cは、第7図のシフト
レジスタ7a,8aに変換出力q2を入力した場
合、Dは、シフトレジスタ7a,8aに変換出力
q1を入力した場合である。
As the judgment control circuit 11' operates as described above, the output arrangement pattern of the light receiving element array as shown in A in FIG.
The converted output patterns B to D provide accurate distance measurement information. In addition, B
If one shift register is added to each of the photodetector arrays 3 and 4 so that all of the conversion outputs q 1 , q 2 , and q 3 are used, then C is added to the shift registers 7a and 8a in FIG. When the conversion output q 2 is input, D is the conversion output to the shift registers 7a and 8a.
This is the case when q 1 is input.

〔発明の効果〕〔Effect of the invention〕

本発明によれば、一対の受光素子列の出力の間
に相対差のあるノイズが重畳されても、それによ
つて測距不能になつたり、誤つた測距情報が得ら
れたりすることがなくなるばかりでなく、受光素
子列の出力配列パターンが周期的であつても受光
素子の出力の山または谷の高さが異なれば正確な
測距が行われると云う優れた効果が得られる。
According to the present invention, even if noise with a relative difference is superimposed between the outputs of a pair of light-receiving element arrays, it will not become impossible to measure distance or obtain erroneous distance measurement information. In addition, even if the output array pattern of the light receiving element array is periodic, if the heights of the peaks or valleys of the output of the light receiving elements are different, an excellent effect can be obtained in that accurate distance measurement can be performed.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は一対の受光素子列上に測距方向の像を
投影する装置部分の構成概要平面図、第2図は一
対の受光素子列の受光素子出力の配列パターンが
最も一致する位相を検出するブロツク回路図、第
3図は受光素子出力の二値化回路図、第4図は受
光素子列の出力にノイズが重畳された例を示す出
力グラフ、第5図は出力差三値化回路、第6図は
受光素子列の出力配列パターンと差分三値化回路
列による変換出力パターンの関係を示すグラフ、
第7図は本発明測距装置の検出回路の一例を示す
ブロツク回路図、第8図はストローブ信号の変化
例を示すタイムチヤート、第9図は判断制御回路
の動作フローチヤート、第10図は受光素子列の
出力配列パターンと変換出力の配列パターンの関
係を示すグラフである。 1,2……レンズ、3,4……受光素子列、
5,6……二値化回路列、5′,6′……差分三値
化回路列、7,7a,7b,8,8a,8b……
シフトレジスタ、9,9a,9b……一致検出回
路列、10,10′,10″……カウンタ、11…
…判断回路、11′……判断制御回路、12,1
21,122……フオトダイオード、13,13
1,132,14,141,142……スイツチ
ングトランジスタ、15,151,152……コ
ンデンサ、16,161,162……インバー
タ、17〜19,25,26……ノアゲート、2
0……ナンドゲート、21……インバータ、22
〜24……フリツプフロツプ、27……アンド回
路列、28……比較回路、29……ストローブ信
号発生回路。
Figure 1 is a schematic plan view of the configuration of the device that projects an image in the ranging direction onto a pair of photodetector arrays, and Figure 2 detects the phase where the arrangement patterns of the photodetector outputs of the pair of photodetector arrays most match. Figure 3 is a binary circuit diagram of the light receiving element output, Figure 4 is an output graph showing an example where noise is superimposed on the output of the light receiving element array, and Figure 5 is an output difference ternarization circuit. , FIG. 6 is a graph showing the relationship between the output array pattern of the light receiving element array and the conversion output pattern by the differential ternarization circuit array,
FIG. 7 is a block circuit diagram showing an example of the detection circuit of the distance measuring device of the present invention, FIG. 8 is a time chart showing an example of changes in the strobe signal, FIG. 9 is an operation flowchart of the judgment control circuit, and FIG. 7 is a graph showing a relationship between an output array pattern of a light receiving element array and an array pattern of converted outputs. 1, 2... Lens, 3, 4... Light receiving element array,
5, 6...Binarization circuit array, 5', 6'...Differential ternarization circuit array, 7, 7a, 7b, 8, 8a, 8b...
Shift register, 9, 9a, 9b... Coincidence detection circuit array, 10, 10', 10''... Counter, 11...
...Judgment circuit, 11'...Judgment control circuit, 12,1
21, 122...Photodiode, 13, 13
1,132,14,141,142...Switching transistor, 15,151,152...Capacitor, 16,161,162...Inverter, 17-19,25,26...Nor gate, 2
0...Nand gate, 21...Inverter, 22
~24...Flip-flop, 27...AND circuit array, 28...Comparison circuit, 29...Strobe signal generation circuit.

Claims (1)

【特許請求の範囲】 1 複数の受光素子からなる2組の受光素子列を
所定間隔を置いて配置した受光手段と、前記複数
の受光素子のそれぞれに対応して設けられ前記受
光素子の受光光量が所定値に達したか否かを比較
し所定値に達することにより信号を出力する複数
の比較手段と、前記複数の受光素子のうち近接し
た2つの受光素子に対応する2つの比較手段の一
方の比較手段の出力と他方の比較手段の出力を所
定の周期ごとに検出し、いずれの信号の出力が早
いか、等しいか、遅いかの判別を前記複数の受光
素子の所定の2つずつの受光素子について行う判
別手段と、前記2組の受光素子列の一方について
の前記判別手段の出力と前記受光素子列の他方に
ついての前記判別手段の出力を比較し、その一致
を検出する一致検出手段とからなり、前記2組の
受光素子列の出力の相関関係から測距対象までの
距離を求める測距装置において、前記判別手段に
おける前記一方の受光素子列のうちの近接した2
つの受光素子の受光レベルが等しいと判断したこ
とを示す出力の数をカウントするカウント手段を
設けると共に、前記カウントした出力の数と前記
判別手段により判別した数とが一致した時は、前
記判別手段における前記所定周期を短縮して、前
記短縮された周期に基づいて再度測距を行うこと
を特徴とする測距装置。 2 前記判別手段の出力のうち、特定の判別レベ
ルに属すると判別したことを示す出力の数をカウ
ントするカウント手段と判別レベルを変える判別
レベル設定手段とを有し、異る判別レベル毎に前
記数のカウントを行うようにした特許請求の範囲
第1項記載の測距装置。
[Scope of Claims] 1. A light receiving means in which two sets of light receiving element rows each consisting of a plurality of light receiving elements are arranged at a predetermined interval, and a light receiving means provided corresponding to each of the plurality of light receiving elements, and an amount of light received by the light receiving element. a plurality of comparing means for comparing whether or not the value has reached a predetermined value and outputting a signal when reaching the predetermined value; and one of the two comparing means corresponding to two adjacent light receiving elements among the plurality of light receiving elements. The output of the comparison means and the output of the other comparison means are detected at predetermined intervals, and it is determined whether the output of the signal is early, equal, or slow. a discrimination means for the light-receiving elements, and a coincidence detection means for comparing the output of the discrimination means for one of the two sets of light-receiving element arrays with the output of the discrimination means for the other of the light-receiving element arrays, and detecting a match. In the distance measuring device that determines the distance to the object from the correlation between the outputs of the two sets of light receiving element arrays, two of the adjacent light receiving element arrays in the one of the light receiving element arrays in the discriminating means.
A counting means is provided for counting the number of outputs indicating that the light reception levels of the two light receiving elements are determined to be equal, and when the counted output number and the number determined by the discrimination means match, the discrimination means A distance measuring device characterized in that the predetermined period in is shortened and distance measurement is performed again based on the shortened period. 2. A counting means for counting the number of outputs indicating that the outputs of the discriminating means are determined to belong to a specific discriminating level, and a discriminating level setting means for changing the discriminating level; 2. The distance measuring device according to claim 1, wherein the distance measuring device counts the number of objects.
JP7937283A 1983-05-09 1983-05-09 Distance measuring device Granted JPS59204703A (en)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP7937283A JPS59204703A (en) 1983-05-09 1983-05-09 Distance measuring device
GB08411225A GB2142496B (en) 1983-05-09 1984-05-02 Range finder
DE19843417193 DE3417193A1 (en) 1983-05-09 1984-05-09 Rangefinder

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7937283A JPS59204703A (en) 1983-05-09 1983-05-09 Distance measuring device

Publications (2)

Publication Number Publication Date
JPS59204703A JPS59204703A (en) 1984-11-20
JPH0326768B2 true JPH0326768B2 (en) 1991-04-11

Family

ID=13688038

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7937283A Granted JPS59204703A (en) 1983-05-09 1983-05-09 Distance measuring device

Country Status (1)

Country Link
JP (1) JPS59204703A (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6316216A (en) * 1986-07-08 1988-01-23 Mitsubishi Electric Corp Range finder

Also Published As

Publication number Publication date
JPS59204703A (en) 1984-11-20

Similar Documents

Publication Publication Date Title
US4523829A (en) Automatic focus detecting device
GB2030417A (en) Monouclear opto-electronic range measurement systems
US4529886A (en) Image sensing apparatus
US4176928A (en) Focus detecting device
US4542289A (en) Automatic focusing apparatus including image contrast detection means
US4611910A (en) Range finder
GB2147169A (en) Rangefinder
US4621191A (en) Self-scanning type photoelectric conversion element drive device responsive to different detected light intensities for focus detection
JPH0326768B2 (en)
US4269491A (en) Distance information judging circuit for focus detecting apparatus
JPS599611A (en) Correlator
US4652119A (en) Range finder
JPH0326769B2 (en)
US4659205A (en) Automatic focusing apparatus
JPS6224989B2 (en)
JPS61144615A (en) Automatic focus detector
JPH0473762B2 (en)
GB2142496A (en) Range finder
JP3080768B2 (en) Distance measuring device for passive autofocus system
JPS63127110A (en) Distance measuring apparatus
JP2954723B2 (en) Distance measuring device for passive autofocus system
RU2116617C1 (en) Device determining distances
JPH077082B2 (en) Sensor output measurement method
KR0126021Y1 (en) A/d converter circuit of automatic focus control circuit
JP2954724B2 (en) Distance measuring device for passive autofocus system