JP3080768B2 - Distance measuring device for passive autofocus system - Google Patents

Distance measuring device for passive autofocus system

Info

Publication number
JP3080768B2
JP3080768B2 JP11412592A JP11412592A JP3080768B2 JP 3080768 B2 JP3080768 B2 JP 3080768B2 JP 11412592 A JP11412592 A JP 11412592A JP 11412592 A JP11412592 A JP 11412592A JP 3080768 B2 JP3080768 B2 JP 3080768B2
Authority
JP
Japan
Prior art keywords
zero
data
circuit
cross
counter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP11412592A
Other languages
Japanese (ja)
Other versions
JPH06265350A (en
Inventor
黒 稔 石
Original Assignee
富士写真光機株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 富士写真光機株式会社 filed Critical 富士写真光機株式会社
Priority to JP11412592A priority Critical patent/JP3080768B2/en
Priority to US08/043,830 priority patent/US5264891A/en
Publication of JPH06265350A publication Critical patent/JPH06265350A/en
Application granted granted Critical
Publication of JP3080768B2 publication Critical patent/JP3080768B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Automatic Focus Adjustment (AREA)
  • Measurement Of Optical Distance (AREA)
  • Focusing (AREA)

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】この発明は、被写体からの光を受
けて該被写体までの距離を測定し、該測定結果に基づい
て撮影レンズが合焦するように焦点を調節するパッシブ
型オートフォーカス装置の、被写体までの距離を測定す
るための測距装置に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a passive type auto-focusing device which receives light from a subject, measures the distance to the subject, and adjusts the focus based on the measurement result so that the taking lens is focused. A distance measuring device for measuring a distance to a subject.

【0002】[0002]

【従来の技術】オートフォーカス装置は、カメラなどの
撮影距離を自動的に測定し、その測距結果に基づいて撮
影レンズを調節してピントを合わせる装置で、このオー
トフォーカス装置によって誰もが写真撮影をより手軽に
楽しめるようになった。このオートフォーカス装置には
種々の形式のものが開発されているが、主なものとして
三角測量法による測距法があり、この三角測距法による
ものに、カメラに設けられた受光センサで被写体からの
光を受けて撮影距離を測定するパッシブ型のものがあ
る。
2. Description of the Related Art An autofocus device is a device that automatically measures a photographing distance of a camera or the like, adjusts a photographing lens based on a result of the distance measurement, and adjusts a focus. You can enjoy shooting more easily. Various types of auto-focusing devices have been developed, and the main one is a triangulation-based distance measurement method. There is a passive type that measures the shooting distance by receiving light from the camera.

【0003】この種のパッシブ型測距装置のうちには2
個の受光センサを配設したものがある。この2個の受光
センサからなる測距装置では、2つの被写体が存在する
場合の測定結果からは被写体の存在態様が2通りに考え
られることになってしまい、確実な測距を行なえずピン
トのずれた画像となってしまうおそれがある。
[0003] Among passive distance measuring devices of this kind, two are known.
Some light receiving sensors are provided. In the distance measuring device including the two light receiving sensors, from the measurement result in the case where two objects are present, the existence of the object can be considered in two ways. There is a possibility that the image will be shifted.

【0004】このため、確実な測距を行なって鮮明な画
像を得ることができるように、本願出願人は3個の受光
素子列からなる測距機構を既に提案した(特開平3ー 4
2642号)。この測距機構による測距原理を図18と図19に
基づいて説明する。測距機構は基準受光センサ1と第1
受光センサ2、第2受光センサ3とからなり、これら受
光センサ1、2、3は、それぞれ結像レンズ1a、2a、3a
と受光素子列1b、2b、3bとから構成され、被写体像が結
合レンズ1a、2a、3aを透過して受光素子列1b、2b、3b上
に結像するようにしてある。また、図18は1つの被写体
Pが存在する場合を示している。そして、基準となる受
光素子列1bによって検出された被写体Pの輝度分布に関
する出力信号P0の、基準受光センサ1の光軸T0からの
変位量をx0 、第1受光素子列2bによって検出された被
写体Pの輝度分布に関する出力信号P1の、第1受光セ
ンサ2の光軸T1からの変位量をx1 、第2受光素子列3
bによって検出された被写体Pの輝度分布に関する出力
信号P2 の、第2受光センサ3の光軸T2からの変位量
をx2とする。これらの変位量x0、x1、x2 は、受光
素子列1b、2b、3bによって検出された被写体像の輝度分
布に関する位相差を表わす。そして、光軸T0、T1、T
2 のそれぞれの間隔をB、結像レンズ1a、2a、3aと受光
素子列1b、2b、3bの受光面との間隔をA、結合レンズ1
a、2a、3aから被写体Pまでの距離をLp、光軸T0から
被写体Pまでの距離をXとすると、三角測量の原理か
ら、
For this reason, the present applicant has already proposed a distance measuring mechanism comprising three light receiving element arrays so that a clear image can be obtained by performing a reliable distance measurement (Japanese Patent Laid-Open No. 3-4).
2642). The principle of distance measurement by this distance measurement mechanism will be described with reference to FIGS. The distance measuring mechanism is the reference light receiving sensor 1 and the first
It comprises a light receiving sensor 2 and a second light receiving sensor 3, and these light receiving sensors 1, 2, and 3 are imaging lenses 1a, 2a, and 3a, respectively.
And the light receiving element arrays 1b, 2b, 3b, so that the subject image passes through the coupling lenses 1a, 2a, 3a and forms an image on the light receiving element arrays 1b, 2b, 3b. FIG. 18 shows a case where one subject P exists. Then, the displacement amount of the output signal P 0 relating to the luminance distribution of the subject P detected by the light receiving element array 1b serving as a reference from the optical axis T 0 of the reference light receiving sensor 1 is detected by x 0 , and detected by the first light receiving element array 2b. The amount of displacement of the output signal P 1 relating to the luminance distribution of the subject P from the optical axis T 1 of the first light receiving sensor 2 is x 1 , and the second light receiving element array 3
b of the output signal P 2 relating to the luminance distribution of the detected subject P by the second light receiving sensor 3 the amount of displacement from the optical axis T 2 and x 2. These displacement amounts x 0 , x 1 , x 2 represent phase differences regarding the luminance distribution of the subject image detected by the light receiving element arrays 1b, 2b, 3b. Then, the optical axes T 0 , T 1 , T
2 , the distance between the imaging lenses 1a, 2a, 3a and the light receiving surfaces of the light receiving element rows 1b, 2b, 3b is A,
a, 2a, the distance to the object P Lp, and the distance from the optical axis T 0 to the subject P and X, the principle of triangulation from 3a,

【数1】X=x0 * Lp/A となる。また、光軸T0を基準にして出力信号の像が現
われた方向の符号を含めて、
X = x 0 * Lp / A Further, including the sign of the direction in which the image of the output signal appears with reference to the optical axis T 0 ,

【数2】−x1={(B−X)/Lp}* A[Number 2] -x 1 = {(B-X ) / Lp} * A

【数3】x2={(B+X)/Lp}* A となる。これら数2式、数3式のそれぞれに、数1式を
代入すれば、
X 2 = {(B + X) / Lp} * A By substituting Equation 1 into each of Equations 2 and 3,

【数4】x1=−{(B/Lp)* A}+x0 X 1 = −4 (B / Lp) * A} + x 0

【数5】x2=(B/Lp)* A+x0 となる。X 2 = (B / Lp) * A + x 0

【0005】数4式と数5式とを比較すると、x1、x2
はそれぞれx0 を基準として、
[0005] Comparing Equation 4 and Equation 5, x 1 , x 2
Are based on x 0 , respectively.

【数6】(B/Lp) * A=Xp だけずれていることが分かる。したがって、このXp を
求めることにより、
It can be seen that there is a shift by (B / Lp) * A = Xp. Therefore, by obtaining this Xp,

【数7】Lp=A * B/Xp を算出することができる。## EQU7 ## Lp = A * B / Xp can be calculated.

【0006】そして、上記Xp を求める操作を図19に基
づいて説明する。(a)は2つの被写体P、Qからの光
を受けた受光素子列1b、2b、3bの被写体像の輝度分布に
関する出力信号を、基準となる出力信号P0、Q0と比較
したもので、(a)に示す状態から(b)に示すよう
に、出力信号P0、P1、P2が一致するまで出力信号
1、P2の波形をずらせば、そのずらし量が上記Xp と
なる。すなわちこのときP1とP2 のずらし量は等しく
なるのであるから、受光素子列2bの出力信号と受光素子
列3bの出力信号とを等しい距離だけずらして、3つの信
号の波形が一致したとき、これら3つの信号の波形が同
じ被写体Pに関する情報となるのである。次に(C)に
示すように、出力信号Q1、Q2が出力信号Q0 と一致す
る状態までずらせば、該ずらし量がXq となる。
An operation for obtaining the above Xp will be described with reference to FIG. (A) is a comparison of output signals relating to the luminance distribution of the subject images of the light receiving element arrays 1b, 2b, 3b that have received light from the two subjects P, Q, with reference output signals P 0 , Q 0. If the waveforms of the output signals P 1 and P 2 are shifted until the output signals P 0 , P 1 and P 2 coincide with each other as shown in FIG. Become. That is, since the shift amounts of P 1 and P 2 are equal at this time, when the output signals of the light receiving element array 2b and the output signal of the light receiving element array 3b are shifted by the same distance, and the waveforms of the three signals match. The waveforms of these three signals become information on the same subject P. Next, as shown in (C), if the output signals Q 1 and Q 2 are shifted until they coincide with the output signal Q 0 , the shift amount becomes Xq.

【0007】上述のようにして求められた上記Xp、Xq
から前記数7式により、被写体P、Qまでの距離Lp、
Lqが求められるこになる。
The above-mentioned Xp and Xq obtained as described above
From equation (7), the distances Lp to the subjects P and Q are
Lq is required.

【0008】[0008]

【発明が解決しようとする課題】しかしながら、上述し
た従来の測距操作を原理に従って実行すると、基準受光
素子列1bの出力信号と第1受光素子列2bの出力信号との
相関関係を演算し、ついで基準受光素子列1bの出力信号
と第2受光素子列3bの出力信号との相関関係を演算し
て、これら基準受光素子列1b、第1受光素子列2b、第2
受光素子列3bの波形の一致を検出することになるから、
相関演算が多くなって信号処理時間が長くなってしま
う。そのため、測距に要する時間が長くなり、被写体が
動的なものである場合にはピントがずれて撮影され、画
像が不鮮明なものとなってしまうおそれが生じる。
However, when the above-described conventional distance measuring operation is performed in accordance with the principle, the correlation between the output signal of the reference light receiving element array 1b and the output signal of the first light receiving element array 2b is calculated. Next, the correlation between the output signal of the reference light receiving element row 1b and the output signal of the second light receiving element row 3b is calculated, and the reference light receiving element row 1b, the first light receiving element row 2b, and the second
Since the coincidence of the waveforms of the light receiving element row 3b will be detected,
The number of correlation operations increases and the signal processing time increases. For this reason, the time required for the distance measurement becomes long, and when the subject is dynamic, the image is taken out of focus, and the image may be unclear.

【0009】そこで、この発明は、3つの受光センサを
有し、信号処理を短時間で行なうことができ、極力鮮明
な画像を得ることができるようにするとともに、部品点
数を極力少なくした測距装置を提供することを目的とし
ている。
In view of the above, the present invention has three light receiving sensors, can perform signal processing in a short time, can obtain a clear image as much as possible, and has a distance measuring device with a minimum number of parts. It is intended to provide a device.

【0010】[0010]

【課題を解決するための手段】上記の目的のため、この
発明に係るパッシブ型オートフォーカス装置用測距装置
は、被写体の輝度分布を補捉するラインセンサを有する
3組の受光センサと、上記ラインセンサの出力信号をデ
ジタル変換し、そのデジタル値の2次差分を算出する2
次差分演算回路と、該2次差分演算回路の出力信号を補
間するとともに、該出力信号が正から負に変化した場合
のゼロクロス点と、負から正に変化した場合のゼロクロ
ス点とを判別して極性データとして検出するゼロクロス
検出回路と、該ゼロクロス検出回路によって得られたゼ
ロクロス挙動信号に関して、ラインセンサの1画素内で
補間されたゼロクロス位置データを極性データととも
に、上記3組の受光センサに関して各別に記憶するゼロ
クロスメモリ回路と、上記それぞれのゼロクロスメモリ
回路に記憶されたゼロクロス位置データと極性データと
を比較してこれらの一致を検出する一致検出回路とから
なり、上記3組の受光センサのうちの1つを基準とし該
基準の受光センサから得られたゼロクロス挙動信号に対
して、他の2つの部分から得られたゼロクロス挙動信号
を順次シフトさせてこれらのゼロクロス挙動信号の一致
を上記一致検出回路により検出し、該シフト量から被写
体までの距離を演算することを特徴としている。
In order to achieve the above object, a distance measuring apparatus for a passive type autofocus apparatus according to the present invention comprises three sets of light receiving sensors having a line sensor for capturing a luminance distribution of a subject; 2. Convert the output signal of the line sensor into a digital signal and calculate a secondary difference of the digital value.
The output signal of the secondary difference calculation circuit and the secondary difference calculation circuit are interpolated, and a zero cross point when the output signal changes from positive to negative and a zero cross point when the output signal changes from negative to positive are determined. A zero-crossing detection circuit for detecting the zero-crossing position signal interpolated within one pixel of the line sensor together with the polarity data with respect to the zero-crossing behavior signal obtained by the zero-crossing detection circuit. A zero-cross memory circuit for separately storing, and a coincidence detecting circuit for comparing the zero-cross position data and the polarity data stored in the respective zero-cross memory circuits to detect coincidence between them. With respect to the zero crossing behavior signal obtained from the light receiving sensor of the reference with respect to one of the After sequentially shifting the zero-cross behavior signal obtained by detecting the coincidence of these zero-cross behavior signals by the coincidence detection circuit, it is characterized in that for calculating the distance to the object from the shift amount.

【0011】[0011]

【作用】上記受光センサを構成する受光素子列によって
被写体輝度分布に応じた出力電圧が得られ、この出力電
圧の2次差分分布はゼロレベルを境に挙動する。この挙
動のゼロクロス点は、被写体の同一部分に関する輝度分
布に対しては上記ラインセンサの3つの部分について所
定の基準部分から適宜ずれた状態で等しくなる。
The output voltage corresponding to the object luminance distribution is obtained by the light receiving element array constituting the light receiving sensor, and the secondary difference distribution of the output voltage behaves at the zero level. The zero-cross point of this behavior becomes equal with respect to the luminance distribution of the same part of the subject in a state where the three parts of the line sensor are appropriately shifted from a predetermined reference part.

【0012】このずれた量は、上記一致検出回路でゼロ
クロス挙動のゼロクロス位置データと極性データとをシ
フトさせて検出すればシフト量として得られることにな
る。
The amount of deviation can be obtained as a shift amount if the coincidence detection circuit detects the zero-cross position data and the polarity data of the zero-cross behavior by shifting.

【0013】そして、このシフト量から三角測量法によ
って被写体までの距離を算出することができる。
Then, the distance to the subject can be calculated from the shift amount by triangulation.

【0014】[0014]

【実施例】以下、図示した実施例に基づいて、この発明
に係るオートフォーカス装置用測距装置を具体的に説明
する。なお、図1ないし図14に第1実施例を、図15ない
し図17に第2実施例を示してある。
BRIEF DESCRIPTION OF THE DRAWINGS FIG. 1 is a block diagram showing an embodiment of a distance measuring apparatus for an automatic focusing apparatus according to the present invention. FIGS. 1 to 14 show a first embodiment, and FIGS. 15 to 17 show a second embodiment.

【0015】受光センサ10、20、30は適宜数の画素を並
設した受光素子列からなる1本のラインセンサと3つの
結像レンズとが組合わされて構成されており、図2に示
すようにカメラの前面には3つの結像レンズ10a、20a、
30a が配設され、被写体から発せられた光はこれらの結
像レンズ10a、20a、30a を透過して後方に配設されたラ
インセンサ8の対応する部分に結像する。したがって、
ラインセンサ8は3つの部分に分割されて構成され、そ
れぞれラインセンサ中央部10b 、ラインセンサ右部20
b、ラインセンサ左部30bとしてある。またこれら受光セ
ンサ10、20、30はそれぞれ中央部センサ10、右側センサ
20、左側センサ30とされており、右側センサ20と左側セ
ンサ30のそれぞれの光軸20c、30cは中央部センサ10の光
軸10c を中心として対称の位置にある。
Each of the light receiving sensors 10, 20, and 30 is constituted by combining one line sensor composed of a light receiving element array in which an appropriate number of pixels are arranged in parallel and three imaging lenses, as shown in FIG. On the front of the camera are three imaging lenses 10a, 20a,
The light emitted from the subject is transmitted through the imaging lenses 10a, 20a, and 30a to form an image on a corresponding portion of the line sensor 8 disposed behind. Therefore,
The line sensor 8 is divided into three parts, each having a line sensor central part 10b and a line sensor right part 20b.
b, the left side of the line sensor 30b. The light receiving sensors 10, 20, and 30 are respectively a center sensor 10 and a right sensor.
20, the left sensor 30. The optical axes 20c and 30c of the right sensor 20 and the left sensor 30 are symmetrical with respect to the optical axis 10c of the central sensor 10.

【0016】上記ラインセンサ8には、図1に示すよう
に、センサドライバ11からの駆動信号が入力され、ライ
ンセンサ8は該駆動信号に基づいて被写体からの光の捕
捉を開始する。また、センサドライバ11は駆動制御信号
線40a によって制御回路40に接続され、制御回路40から
出力される駆動制御信号によって制御される。
As shown in FIG. 1, a drive signal from a sensor driver 11 is input to the line sensor 8, and the line sensor 8 starts capturing light from a subject based on the drive signal. The sensor driver 11 is connected to the control circuit 40 by a drive control signal line 40a, and is controlled by a drive control signal output from the control circuit 40.

【0017】他方上記ラインセンサ8の出力端子には、
図1に示すように、A/Dコンバータ9が接続されて、
ラインセンサ8の出力信号を、図6に示すようにクロッ
クパルスφ1に同期してデジタル変換している。このA
/Dコンバータ9の出力側には、2次差分演算回路12が
接続されており、該2次差分演算回路12によってライン
センサ8で得られた被写体の輝度分布信号の2次差分が
演算される。この2次差分演算回路12は、図3に示すよ
うにA/Dコンバータ9の出力信号ADをクロックパル
スφ2に同期してDフリップフロップによる記憶回路12
a、12bで順次記憶し、
On the other hand, the output terminal of the line sensor 8
As shown in FIG. 1, the A / D converter 9 is connected,
The output signal of the line sensor 8 is digitally converted in synchronization with the clock pulse φ1 as shown in FIG. This A
A secondary difference calculation circuit 12 is connected to the output side of the / D converter 9, and the secondary difference calculation circuit 12 calculates a secondary difference of the luminance distribution signal of the subject obtained by the line sensor 8. . As shown in FIG. 3, the secondary difference calculating circuit 12 synchronizes the output signal AD of the A / D converter 9 with the clock pulse φ2 and stores the data by a D flip-flop.
a, 12b memorize sequentially,

【数8】 DIFF(n)=AD(n-2)−2*AD(n-1)+AD(n) を演算することにより、2次差分を求める。[Mathematical formula-see original document] By calculating DIFF (n) = AD (n-2) -2 * AD (n-1) + AD (n), a secondary difference is obtained.

【0018】上記2次差分演算回路12の出力信号DIF
Fは、図1に示すように、ゼロクロス検出回路13に入力
されており、2次差分演算回路12で得られた2次差分の
ゼロクロス点を検出する。ゼロクロス検出回路13では、
まず図4に示す補間演算回路によって2次差分信号DI
FFが補間される。この補間演算回路では、2次差分信
号DIFFをDフリップフロップによる記憶回路13a で
記憶し、該記憶された値の(−1)倍とN倍とを求め、
N倍されたデータをデータセレクト回路13b に入力し、
(−1)倍されたデータと2次差分信号DIFFとを加
算したデータを、データセレクト回路13b の出力データ
に加算し、該加算されたデータをデータセレクト回路に
帰還している。すなわち、補間演算回路においては、ク
ロックパルスφ3に同期して、
The output signal DIF of the secondary difference calculation circuit 12
As shown in FIG. 1, F is input to the zero-crossing detection circuit 13 and detects the zero-crossing point of the secondary difference obtained by the secondary difference calculation circuit 12. In the zero cross detection circuit 13,
First, the secondary difference signal DI is calculated by the interpolation arithmetic circuit shown in FIG.
FF is interpolated. In this interpolation operation circuit, the secondary difference signal DIFF is stored in a storage circuit 13a using a D flip-flop, and (-1) times and N times the stored value are obtained.
The data multiplied by N is input to the data select circuit 13b,
(-1) The data obtained by adding the multiplied data and the secondary difference signal DIFF are added to the output data of the data selection circuit 13b, and the added data is fed back to the data selection circuit. That is, in the interpolation operation circuit, in synchronization with the clock pulse φ3,

【数9】NDIFF(m)=N*DIFF(n-1)+m*(DI
FF(n)−DIFF(n-1)) を演算することにより信号DIFFを直線的に近似し
て、2次差分信号DIFFを補間している。そして、こ
の補間演算と同時に当該データの符号が正負いずれであ
るかを、符号信号SIGNとして出力している。
NDIFF (m) = N * DIFF (n-1) + m * (DI
FF (n) -DIFF (n-1)) to linearly approximate the signal DIFF to interpolate the secondary difference signal DIFF. At the same time as this interpolation operation, the sign signal SIGN indicates whether the sign of the data is positive or negative.

【0019】次いで、図5に示すように、このゼロクロ
ス検出回路13のDフリップフロップ13c に上記符号出力
SIGNが入力されており、該符号出力SIGNとDフ
リップフロップ13cの反転Q端子とがAND回路13dに入
力され、該符号出力SIGNのインバータ13eを介した
出力信号とフリップフロップ13cのQ端子とがAND回
路13f に入力されている。
Next, as shown in FIG. 5, the sign output SIGN is input to the D flip-flop 13c of the zero-cross detection circuit 13, and the sign output SIGN and the inverted Q terminal of the D flip-flop 13c are connected to an AND circuit. 13d, the output signal of the sign output SIGN via the inverter 13e and the Q terminal of the flip-flop 13c are input to the AND circuit 13f.

【0020】すなわち、図6のタイムチャートに示すよ
うにラインセンサ8の出力信号VinがA/Dコンバータ
9に入力されデジタル変換されて出力信号ADが得られ
る。この出力信号ADが2次差分演算回路12に入力され
るとクロックパルスφ2に同期して2次差分信号DIF
Fが得られ、この信号DIFFがゼロクロス検出回路13
に入力されると、最初に該信号DIFFが直線的に近似
されて補間された信号NDIFF/Nと符号信号SIG
Nとが得られる。そしてこの符号信号SIGNがさらに
ゼロクロス検出回路13によって、クロックパルスφ3に
同期して、AND回路13d からは符号信号SIGNがL
からHに変化したときに立上がるパルスP−ZEROが
ゼロクロス信号として出力され、AND回路13f からは
符号信号SIGNがHからLに変化したときに立上がる
パルスN−ZEROがゼロクロス信号として出力され
る。すなわち、パルスP−ZEROは2次差分信号DI
FFの補間データNDIFF/Nが正から負に変化する
ことによってゼロクロスしたときに立上がり、パルスN
−ZEROは補間データNDIFF/Nが負から正に変
化してゼロクロスしたときに立上がる信号となる。
That is, as shown in the time chart of FIG. 6, the output signal Vin of the line sensor 8 is input to the A / D converter 9 and is digitally converted to obtain the output signal AD. When this output signal AD is input to the secondary difference calculation circuit 12, the secondary difference signal DIF is synchronized with the clock pulse φ2.
F is obtained, and this signal DIFF is
, The signal DIFF is first linearly approximated and interpolated into a signal NDIFF / N and a sign signal SIG.
N is obtained. The sign signal SIGN is further synchronized by the zero-cross detection circuit 13 with the clock pulse φ3, and the sign signal SIGN is output from the AND circuit 13d.
A pulse P-ZERO that rises when the signal changes from H to H is output as a zero-cross signal, and a pulse N-ZERO that rises when the sign signal SIGN changes from H to L is output from the AND circuit 13f. . That is, the pulse P-ZERO is the secondary differential signal DI
When the interpolation data NDIFF / N of the FF changes from positive to negative and crosses zero, the pulse rises and the pulse N
-ZERO is a signal that rises when the interpolation data NDIFF / N changes from negative to positive and crosses zero.

【0021】上記ゼロクロス検出回路13によって得られ
たゼロクロス挙動の信号が、ラインセンサ中央部10bに
対応した部分とラインセンサ右部20bに対応した部分、
ラインセンサ30b に対応した部分とに分割されて、各別
にそれぞれゼロクロスメモリ回路14、24、34に入力され
て記憶される。このときゼロクロス挙動は、ラインセン
サ8の右部20bと左部30bでは画素位置に応じてアドレス
演算回路25、35から出力されるアドレスに対応して記憶
され、ラインセンサ中央部10b では第1カウンタ50のカ
ウント信号(COUNTER1)に応じて記憶される。
すなわち、アドレス演算回路25、35には第1カウンタ50
のカウント信号(COUNTER1)が入力され、中央
部メモリ回路14にはカウント信号(COUNTER1)
が入力されて順次インクリメントしながら、中央部メモ
リ回路14では、
A signal corresponding to the zero-crossing behavior obtained by the zero-crossing detecting circuit 13 includes a portion corresponding to the line sensor central portion 10b and a portion corresponding to the line sensor right portion 20b,
The data is divided into parts corresponding to the line sensor 30b, and the divided parts are individually inputted to the zero-cross memory circuits 14, 24, and stored. At this time, the zero-crossing behavior is stored in the right part 20b and the left part 30b of the line sensor 8 corresponding to the address output from the address calculation circuits 25 and 35 in accordance with the pixel position. It is stored according to 50 count signals (COUNTER1).
That is, the first counter 50 is provided in the address operation circuits 25 and 35.
The count signal (COUNTER1) is input to the central memory circuit 14.
Are input and sequentially incremented, in the central memory circuit 14,

【数10】ADDRESS=COUNTER1 右側メモリ回路24では、ADDRESS = COUNTER1 In the right memory circuit 24,

【数11】ADDRESS=COUNTER1 左側メモリ回路34では、ADDRESS = COUNTER1 In the left memory circuit 34,

【数12】ADDRESS=COUNTER1 に従って各画素に応じてそれぞれのアドレスに記憶され
る。
## EQU12 ## In accordance with ADDRESS = COUNTER1, it is stored at each address according to each pixel.

【0022】また、上記アドレス演算回路25、35には第
2カウンタ60のカウント信号(COUNTER2)が入
力されており、該第2カウンタ60および前記第1カウン
タ50は制御回路40の出力信号に基づいてカウントアップ
とリセットとが行なわれる。この第2カウンタ60は、後
述するように、ゼロクロスメモリ回路24、34からデータ
の読み出しを行なう場合にアドレスをインクリメントす
る。また、アドレス演算回路25、35には制御回路40から
アドレス処理情報が入力され、該アドレス処理情報に基
づいてアドレス演算回路25、35からゼロクロスメモリ回
路24、34に対して所定の書き込み信号と読み出し信号と
が出力される。
A count signal (COUNTER2) of a second counter 60 is input to the address arithmetic circuits 25 and 35, and the second counter 60 and the first counter 50 are controlled based on an output signal of the control circuit 40. Counting up and resetting. The second counter 60 increments an address when data is read from the zero-cross memory circuits 24 and 34, as described later. Further, address processing information is input from the control circuit 40 to the address calculation circuits 25 and 35, and based on the address processing information, a predetermined write signal and readout are performed from the address calculation circuits 25 and 35 to the zero-cross memory circuits 24 and 34. And a signal are output.

【0023】また、上記ゼロクロスメモリ回路14、24、
34には補間位置カウント用カウンタ55から補間位置カウ
ント信号(COUNTER3)が入力されており、この
補間位置カウント用カウンタ55は制御回路40の出力信号
に基づいてカウントアップとリセットとが行なわれる。
この補間位置カウント用カウンタ55は、図6に示すよう
に、前記クロックパルスφ1、φ2よりも短い周期のク
ロックパルスφ3に同期して作動し、また該クロックパ
ルスφ3に同期して2次差分信号DIFFを4つに分割
し、該分割された各部に0〜3の位置コードを割当てて
ある。そして、補間数(この場合は、4)に対応して、
補間位置カウント用カウンタ55の補間位置カウント信号
(COUNTER3)が、前記ゼロクロスメモリ回路1
4、24、34に入力してあり、該補間位置カウント信号
(COUNTER3)に同期して上記位置コードが対応
して、ゼロクロスメモリ回路14、24、34にゼロクロス検
出回路13によって検出されたゼロクロス点の位置コード
が記憶される。
The above-mentioned zero-cross memory circuits 14, 24,
The interpolation position count signal (COUNTER3) is input to the interpolation position counting counter 55 from the interpolation position counting counter 55. The interpolation position counting counter 55 counts up and resets based on the output signal of the control circuit 40.
As shown in FIG. 6, the interpolation position counting counter 55 operates in synchronization with a clock pulse φ3 having a shorter cycle than the clock pulses φ1 and φ2, and furthermore, in synchronization with the clock pulse φ3, a secondary differential signal. The DIFF is divided into four parts, and position codes 0 to 3 are assigned to the respective divided parts. Then, corresponding to the interpolation number (4 in this case),
The interpolation position count signal (COUNTER3) of the interpolation position counting counter 55 is stored in the zero-cross memory circuit 1
4, 24, and 34, and the position code corresponding to the interpolation position count signal (COUNTER3) corresponds to the zero cross point detected by the zero cross detection circuit 13 in the zero cross memory circuits 14, 24, and 34. Is stored.

【0024】上記ゼロクロスメモリ回路14、24、34の出
力側には一致検出回路70が接続されており、該ゼロクロ
スメモリ回路14、24、34に記憶された前記ゼロクロス挙
動の信号P−ZEROおよびN−ZEROとゼロクロス
データが存在する位置コードとが送出される。そして、
該一致検出回路70では、これらのゼロクロスデータと上
記位置コードが一致するか否かが判断される。さらに、
該一致検出回路70の出力側には制御回路40が接続されて
おり、ゼロクロスデータの一致信号が送出される。
A match detection circuit 70 is connected to the output side of the zero-cross memory circuits 14, 24, 34, and the signals P-ZERO and N of the zero-cross behavior stored in the zero-cross memory circuits 14, 24, 34 are stored. -ZERO and the position code where the zero cross data exists are transmitted. And
The coincidence detection circuit 70 determines whether or not the zero-cross data coincides with the position code. further,
A control circuit 40 is connected to the output side of the coincidence detection circuit 70, and a coincidence signal of zero-cross data is transmitted.

【0025】また、第1カウンタ50のカウント信号はデ
ータメモリ回路80のアドレスポート81に入力され、第2
カウンタ60のカウント信号は該データメモリ回路80の距
離データポート82に入力され、補間位置カウント用カウ
ンタ55の補間位置カウント信号は該データメモリ回路80
の距離データポート83に入力されている。さらに第1カ
ウンタ50と第2カウンタ60、補間位置カウント用カウン
タ55のカウント信号は、いずれも制御回路40に入力され
ている。また、制御回路40からデータメモリ回路80に対
してデータメモリ信号が出力され、該信号に基づいてア
ドレスデータと距離データとがデータメモリ回路80に記
憶される。
The count signal of the first counter 50 is input to the address port 81 of the data memory circuit 80,
The count signal of the counter 60 is input to the distance data port 82 of the data memory circuit 80, and the interpolation position count signal of the interpolation position counting counter 55 is input to the data memory circuit 80.
Is input to the distance data port 83. Further, count signals of the first counter 50, the second counter 60, and the interpolation position counting counter 55 are all input to the control circuit 40. Further, a data memory signal is output from the control circuit 40 to the data memory circuit 80, and address data and distance data are stored in the data memory circuit 80 based on the signal.

【0026】上記一致検出回路70における一致検出に関
するブロック図を図7に示してあり、ラインセンサ中央
部10bとラインセンサ右部20b、ラインセンサ左部30b と
から出力された被写体輝度データのゼロクロスメモリ回
路14、24、34に記憶されたデータを、それぞれCデー
タ、Rデータ、Lデータで示してある。LデータはDフ
リップフロップ91と演算回路92とに入力され、Rデータ
はDフリップフロップ93と演算回路94とに入力されてお
り、さらに、上記Dフリップフロップ91でラッチされた
データが上記演算回路92に入力され、上記Dフリップフ
ロップ93でラッチされたデータが上記演算回路94に入力
されている。また、前記補間位置カウント用カウンタ55
の補間位置カウント信号(COUNTER3)が上記演
算回路92と演算回路94とにそれぞれ入力されている。そ
して、上記演算回路92と演算回路94の出力とCデータと
が比較回路95に入力され、該比較回路95で比較されて一
致した場合のデータが一致データとして出力されてい
る。
FIG. 7 is a block diagram showing the coincidence detection in the coincidence detection circuit 70. The zero-cross memory of the subject luminance data output from the line sensor central portion 10b, the line sensor right portion 20b, and the line sensor left portion 30b is shown. The data stored in the circuits 14, 24 and 34 are indicated by C data, R data and L data, respectively. The L data is input to a D flip-flop 91 and an arithmetic circuit 92, the R data is input to a D flip-flop 93 and an arithmetic circuit 94, and the data latched by the D flip-flop 91 is The data input to 92 and latched by the D flip-flop 93 are input to the arithmetic circuit 94. Further, the interpolation position counting counter 55
Is input to the arithmetic circuit 92 and the arithmetic circuit 94, respectively. Then, the output of the arithmetic circuit 92 and the output of the arithmetic circuit 94 and the C data are input to the comparison circuit 95, and the data in the case where they are compared and matched by the comparison circuit 95 are output as coincidence data.

【0027】次に図8ないし図12に基づいて、被写体の
輝度情報のメモリの書き込みと読み出しの手順を説明す
る。なお、第1カウンタ50と第2カウンタ60は前記クロ
ックパルスφ2に同期して作動し、補間位置カウント用
カウンタ55は前記クロックパルスφ3に同期して作動す
る。
Next, with reference to FIGS. 8 to 12, the procedure of writing and reading the luminance information of the subject in the memory will be described. The first counter 50 and the second counter 60 operate in synchronization with the clock pulse φ2, and the interpolation position counting counter 55 operates in synchronization with the clock pulse φ3.

【0028】測距が開始されるとラインセンサ8に電荷
が蓄積され(ステップ801 )、第2カウンタ60がリセッ
トされ(ステップ802 )、制御回路内の図示しない読み
出し画素数カウンタがリセットされる(ステップ803
)。
When the distance measurement is started, charges are accumulated in the line sensor 8 (step 801), the second counter 60 is reset (step 802), and the read-out pixel number counter (not shown) in the control circuit is reset (step 801). Step 803
).

【0029】ラインセンサ8は1本で構成されているか
ら、まずそのうちのラインセンサ左部30b に関する部分
の最初の画素の読み出しが開始されたか否かが読み出し
画素数カウンタの値により判断され(ステップ804 )、
当該最初の部分の読み出しが開始されるまで1画素ずつ
出力される(ステップ805 )。当該最初の部分の読み出
しが開始されたならば、ステップ806 に進んで第1カウ
ンタ50がリセットされる。
Since the line sensor 8 is composed of one line, it is first determined whether reading of the first pixel of the portion related to the line sensor left portion 30b has started based on the value of the read pixel number counter (step S1). 804),
The output is performed one pixel at a time until the reading of the first part is started (step 805). If the reading of the first portion is started, the process proceeds to step 806, where the first counter 50 is reset.

【0030】次いで、ステップ901 (図9示)に進んで
カウンタ3をリセットしたのち、ラインセンサ8のライ
ンセンサ左部30b の1画素に係るデータを読み出す(ス
テップ902)。そして、ステップ903に進んで、前記数9
式に従って補間演算が実行されて補間データNDIFF
/Nが算出され、該補間データの符号信号SIGNとと
もにゼロクロス点が検出される。このとき、補間演算は
補間位置カウント用カウンタ55をカウントアップしてそ
の補間位置カウント信号に基づいて行なわれ、ゼロクロ
ス点が検出されたときの補間位置カウンタのカウント値
が記憶される(図示せず)。次いでステップ904 に進ん
で補間が完了したか否か、即ちステップ902 において読
み出された1画素を所定数に分割して補間演算が行なわ
れたか否かが補間位置カウント用カウンタ55の値により
判断され、完了していない場合にはステップ905 に進ん
で、補間位置カウント用カウンタ55をカウントアップし
たのちステップ903 に戻り、補間が完了するまでステッ
プ903とステップ904とが繰り返される。そして、分割が
完了した場合には、ステップ906 に進む。
Next, after proceeding to step 901 (FIG. 9) to reset the counter 3, data relating to one pixel of the line sensor left portion 30b of the line sensor 8 is read (step 902). Then, the process proceeds to step 903, where
The interpolation operation is executed according to the equation to obtain the interpolation data NDIFF.
/ N is calculated, and a zero-cross point is detected together with the sign signal SIGN of the interpolation data. At this time, the interpolation calculation is performed based on the interpolation position count signal by counting up the interpolation position counter 55, and the count value of the interpolation position counter when the zero cross point is detected is stored (not shown). ). Next, proceeding to step 904, it is determined whether or not interpolation has been completed, that is, whether or not one pixel read out in step 902 has been divided into a predetermined number and interpolation has been performed, based on the value of the interpolation position counting counter 55. If not completed, the process proceeds to step 905, where the counter 55 for counting the interpolation position is counted up, and the process returns to step 903. Steps 903 and 904 are repeated until the interpolation is completed. When the division is completed, the process proceeds to step 906.

【0031】ステップ906 では読み出し画素数カウンタ
をカウントアップし、ステップ907に進んでステップ902
で読み出され補間されたラインセンサ左部30b の1画
素に対応して記憶された補間位置データが左側ゼロクロ
スメモリ回路34に書き込まれる。次いでステップ908に
進んでラインセンサ左部30b に含まれた全画素について
読み出しが完了したか否かを第1カウンタ50の値により
判断し、読み出されていない場合にはステップ909に進
んで第1カウンタ50をカウントアップしたのちステップ
901に戻って1画素読み出し(ステップ902)と補間演
算、ゼロクロス検出(ステップ903)、左側ゼロクロス
メモリ回路34(ステップ907)への書き込みが行なわれ
る。そして左側ゼロクロスメモリ回路34にデータが書き
込まれる際には、第1カウンタ50のカウント信号に基づ
いてアドレス演算回路35からアドレスを指定されてメモ
リされる。このとき、メモリされるデータはゼロクロス
位置データと極性データであり、メモリされるアドレス
は、前記数12式に従って指定される。
In step 906, the read pixel number counter is counted up, and the flow advances to step 907 to proceed to step 902.
The interpolated position data stored corresponding to one pixel of the line sensor left portion 30b read out and interpolated is written into the left zero cross memory circuit 34. Next, the process proceeds to step 908, where it is determined whether reading has been completed for all the pixels included in the line sensor left portion 30b, based on the value of the first counter 50. Step up after counting up 1 counter 50
Returning to 901, one pixel reading (step 902), interpolation calculation, zero cross detection (step 903), and writing to the left zero cross memory circuit 34 (step 907) are performed. When data is written to the left zero-cross memory circuit 34, an address is specified from the address arithmetic circuit 35 based on the count signal of the first counter 50 and stored. At this time, the data to be stored are the zero-cross position data and the polarity data, and the address to be stored is specified according to the above equation (12).

【0032】ラインセンサ左部30b の全画素の読み出し
が完了してステップ908 でYESとなると、ステップ10
01(図10)に進んでラインセンサ中央部10b に関する部
分の最初の画素の読み出しが開始されたか否かが読み出
し画素数カウンタの値により判断され、当該最初の部分
の読み出しが開始されるまで1画素ずつ出力される(ス
テップ1002)。当該最初の部分の読み出しが開始された
ならば第1カウンタ50がリセットされ(ステップ100
3)、前記ステップ901からステップ909と同様に、ライ
ンセンサ中央部10b に関して、補間位置カウント用カウ
ンタ55がリセット(ステップ1004)したのち1画素の読
み出しを実行し(ステップ1005)、該補間位置カウント
信号の値によって補間の完了を判断しながら(ステップ
1007、1008)、補間演算とゼロクロス検出(1006)とが
実行され、次いで読み出し画素数カウンタのカウントア
ップ(ステップ1009)と読み出された1画素に係るデー
タの中央部ゼロクロスメモリ14への書き込み(ステップ
1010)、第1カウンタ50の値によるラインセンサ中央部
10b の全画素についての読み出し完了の判断(ステップ
1011)とが第1カウンタ50をカウントアップしながら
(ステップ1012)繰り返される。なお、メモリされるア
ドレスは、数10式に従って指定される。
When reading of all the pixels of the left portion 30b of the line sensor is completed and YES is obtained in Step 908, Step 10 is executed.
In step 01 (FIG. 10), it is determined whether reading of the first pixel of the portion related to the line sensor central portion 10b has been started based on the value of the read pixel counter, and 1 is maintained until reading of the first portion is started. It is output pixel by pixel (step 1002). If the reading of the first part is started, the first counter 50 is reset (step 100).
3) As in steps 901 to 909, one pixel is read out after the interpolation position counting counter 55 is reset (step 1004) for the line sensor central portion 10b (step 1005), and the interpolation position counting is performed. While determining the completion of interpolation based on the signal value (step
1007, 1008), the interpolation calculation and the zero-cross detection (1006) are executed, then the read-out pixel number counter is counted up (step 1009), and the read data of one pixel is written into the central zero-cross memory 14 (step 1009). Steps
1010), the center of the line sensor based on the value of the first counter 50
Judgment of read completion for all pixels of 10b (step
1011) are repeated while counting up the first counter 50 (step 1012). The address to be stored is specified in accordance with equation (10).

【0033】ラインセンサ中央部10b の全画素について
の読み出しが完了してステップ1011においてYESと判
断されると、ステップ1101(図11)に進んで、1画素ず
つ出力しながら(ステップ1102)ラインセンサ右部20b
に関する部分の最初の画素の読み出し開始が読み出し画
素数カウンタの値により判断され、当該最初の部分の読
み出しが開始されたならば第1カウンタ50がリセットさ
れる(ステップ1103)。そして、ラインセンサ左部30b
とラインセンサ中央部10bに関する手順と同様に、ライ
ンセンサ右部20b に関して、補間位置カウント用カウン
タ55をリセット(ステップ1004)したのち1画素の読み
出しを実行し(ステップ1105)、該補間位置カウント信
号の値によって補間の完了を判断しながら(ステップ11
07、1108)、補間演算とゼロクロス検出(1106)とが実
行され、次いでゼロクロス検出が行なわれながら、読み
出し画素数カウンタのカウントアップ(ステップ1109)
と読み出された1画素に係るデータの右側ゼロクロスメ
モリ24への書き込み(ステップ1110)、第1カウンタ50
の値によるラインセンサ右部20b の全画素についての読
み出し完了の判断(ステップ1111)とが第1カウンタ50
をカウントアップしながら(ステップ1112)繰り返され
る。右側ゼロクロスメモリ回路24にデータが書き込まれ
る際には、第1カウンタ50のカウント信号に基づいてア
ドレス演算回路25から数11式に従って指定されたアドレ
スにメモリされる。
When reading of all the pixels in the line sensor central portion 10b is completed and YES is determined in the step 1011, the process proceeds to a step 1101 (FIG. 11) to output one pixel at a time (step 1102). Right part 20b
The start of reading of the first pixel of the relevant portion is determined by the value of the read pixel number counter, and if the reading of the first portion is started, the first counter 50 is reset (step 1103). And the line sensor left part 30b
Similarly to the procedure for the line sensor center 10b, the interpolation position counting counter 55 is reset (step 1004) for the line sensor right portion 20b, and then one pixel is read out (step 1105). (Step 11)
07, 1108), the interpolation calculation and the zero-cross detection (1106) are executed, and then the read-out pixel number counter is counted up while the zero-cross detection is being performed (step 1109).
Is written to the right zero-cross memory 24 (step 1110), and the first counter 50
(Step 1111), the determination of the completion of reading of all the pixels of the line sensor right portion 20b by the value of
Is repeated (step 1112). When data is written to the right-side zero-cross memory circuit 24, the data is stored in the address specified by the address arithmetic circuit 25 in accordance with Equation 11 based on the count signal of the first counter 50.

【0034】ラインセンサ8の全画素について読み出し
が終了して前記ステップ1111の判定がYESとなれば、
ステップ1201(図12)に進んで補間位置カウント用カウ
ンタ55をリセットし、第1カウンタ50をリセットする
(ステップ1202)。そして、ゼロクロスメモリ回路14、
24、34から前記ステップ907 とステップ1010、ステップ
1110において書き込まれたメモリデータを読み出し(ス
テップ1203)、一致検出回路70にて中央部ゼロクロスメ
モリ回路14と右側ゼロクロスメモリ回路24、左側ゼロク
ロスメモリ回路34のデータが一致するか否かを判断する
(ステップ1204)。
If reading of all pixels of the line sensor 8 is completed and the determination in the step 1111 is YES,
Proceeding to step 1201 (FIG. 12), the interpolation position counting counter 55 is reset, and the first counter 50 is reset (step 1202). And the zero cross memory circuit 14,
Steps 907 and 1010, steps from 24 and 34
The memory data written in 1110 is read (step 1203), and the coincidence detection circuit 70 determines whether or not the data in the central zero cross memory circuit 14, the right zero cross memory circuit 24, and the left zero cross memory circuit 34 match (step 1203). Step 1204).

【0035】この一致検出回路70における一致検出時の
データ変換演算は、補間数を「4」とする場合には、R
(n)、L(n)の位置データ部をそれぞれr(n)、l(n)とし
て、 R(n)の位置データに対しては、 r(n)+4−COU
NTER3 R(n-1)の位置データに対しては、 r(n-1)−COUN
TER3 L(n)の位置データに対しては、 l(n)+COUNT
ER3 L(n-1)の位置データに対しては、 l(n-1)−4+CO
UNTER3 により変換された位置データと極性データに関して、C
データ、Rデータ、Lデータの全てが一致することを検
出する。すなわち、図13は図7により行なわれる一致検
出演算を説明するための図であり、同図に示すように、
Cデータの1画素に関するデータが固定された状態で、
COUNTER3をインクリメントしながら一致検出が
行なわれる。いま、Lデータに関して、位置データL(n
-1)とL(n)、L(n+1) の分割された位置コードを上位ビ
ット側から−4〜7とし、Rデータに関して、位置デー
タR(n-2)とR(n-1)、R(n) の分割された位置コード
を、上位ビット側から−4〜7とする。補間位置カウン
タ信号が0(COUNTER3=0)のときには、Cデ
ータの位置コード0〜3に対して、Lデータでは位置コ
ード0〜3が、Rデータでは位置コード0〜3が一致比
較に供される。次いで、COUNTER3をカウントア
ップして、COUNTER3=1のときには、Cデータ
の位置コード0〜3に対して、Lデータでは位置コード
1〜4が、Rデータでは位置コード−1〜2がそれぞれ
0〜3の位置コードに変換されて一致比較に供される。
COUNTER3=2のときには、Cデータの位置コー
ド0〜3に対して、Lデータでは位置コード2〜5が、
Rデータでは位置コード−2〜1がそれぞれ0〜3の位
置コードに変換されて一致比較に供される。さらに、C
OUNTER3=3のときには、Cデータの位置コード
0〜3に対して、Lデータでは位置コード3〜6が、R
データでは位置コード−3〜0がそれぞれ0〜3の位置
コードに変換されて一致比較に供される。
The data conversion operation at the time of coincidence detection in the coincidence detection circuit 70 is performed when the number of interpolations is "4".
(n) and L (n) are represented by r (n) and l (n), respectively. For the position data of R (n), r (n) + 4-COU
For the position data of NTER3 R (n-1), r (n-1) -COUN
TER3 l (n) + COUNT for position data of L (n)
ER3 For the position data of L (n-1), l (n-1) -4 + CO
Regarding the position data and polarity data converted by UNTER3, C
It is detected that all of the data, R data, and L data match. That is, FIG. 13 is a diagram for explaining the coincidence detection calculation performed in FIG. 7, and as shown in FIG.
With the data for one pixel of the C data fixed,
Match detection is performed while incrementing COUNTER3. Now, regarding the L data, the position data L (n
-1), L (n) and L (n + 1) are set to -4 to 7 from the upper bit side, and the position data R (n-2) and R (n-1 ) And R (n) are -4 to 7 from the upper bit side. When the interpolation position counter signal is 0 (COUNTER3 = 0), the position codes 0 to 3 of the L data and the position codes 0 to 3 of the R data are compared with the position codes 0 to 3 of the C data. You. Next, COUNTER3 is counted up. When COUNTER3 = 1, the position codes 1 to 4 for the L data and the position codes -1 and 2 for the R data are 0 to 3 for the position codes 0 to 3 of the C data. The position code is converted into a position code of 3 and subjected to a match comparison.
When COUNTER3 = 2, the position codes 2 to 5 for the L data correspond to the position codes 0 to 3 for the C data.
In the R data, the position codes -2 to 1 are converted into position codes of 0 to 3, respectively, and are subjected to coincidence comparison. Further, C
When OUTER3 = 3, the position codes 3 to 6 of the L data correspond to the position codes 0 to 3 of the C data.
In the data, the position codes -3 to 0 are converted into position codes 0 to 3, respectively, and are subjected to coincidence comparison.

【0036】そして、データが一致している場合にはス
テップ1205に進んで、当該時における、第1カウンタ50
のカウント信号(COUNTER1)の数値をアドレス
データとして、第2カウンタ60のカウント信号(COU
NTER2)の数値を距離データの上位ビットとし、補
間位置カウント用カウンタ55の補間カウント信号(CO
UNTER3)の数値を距離データの下位ビットとし
て、それぞれデータメモリ回路80に書き込む。上記ステ
ップ1204の判定がNOである場合にはステップ1206に進
んで、ラインセンサ8の中央部10b の有効な全画素に対
応したメモリデータ(基準データ)の読み出しが完了し
たか否かを第1カウンタ50の値により判断し、完了して
いない場合にはステップ1207に進んで第1カウンタ50を
カウントアップしたのちステップ1203に戻ってステップ
1206までを実行する。
If the data match, the process proceeds to step 1205, where the first counter 50
The count signal (COU1) of the second counter 60 is used as the address data using the value of the count signal (COUNTER1)
NTER2) as the upper bits of the distance data, and the interpolation count signal (CO
The numerical value of UNTER3) is written to the data memory circuit 80 as the lower bits of the distance data. If the determination in step 1204 is NO, the process proceeds to step 1206, where it is determined whether reading of memory data (reference data) corresponding to all valid pixels in the central portion 10b of the line sensor 8 has been completed. Judgment is made based on the value of the counter 50, and if not completed, the process proceeds to step 1207, where the first counter 50 is counted up, and then returns to step 1203 to execute step
Execute up to 1206.

【0037】基準データの読み出しが完了したならばス
テップ1206からステップ1208に進んで、補間位置カウン
ト用カウンタ55の値により補間が完了したか否か、即ち
分割された所定数の位置コードについてデータの一致が
判断されたか否かが判断される。補間が完了していない
場合には、ステップ1209に進んで補間位置カウント用カ
ウンタ55をカウントアップしたのち、ステップ1202に戻
って、上記ステップ1202からステップ1208までが繰り返
される。上記ステップ1208でYESと判断された場合に
は、ステップ1210に進んで、中央部ゼロクロスメモリ回
路14のデータに対して右側と左側のゼロクロスメモリ回
路24、34のデータが規定量シフトされて上記ステップ12
01からステップ1208までが実行(シフト読み出し)され
たか否かを第2カウンタ60の値により判断する(ステッ
プ1210)。シフト読み出しが完了していない場合には、
第2カウンタ60をカウントアップしてステップ1201に戻
り、ステップ1202からステップ1210を繰り返す。そし
て、シフト読み出しが完了した場合にはステップ1212に
進む。
When the reading of the reference data is completed, the flow advances from step 1206 to step 1208 to determine whether or not the interpolation has been completed according to the value of the interpolation position counting counter 55, that is, the data of the predetermined number of divided position codes is read. It is determined whether a match has been determined. If the interpolation has not been completed, the process proceeds to step 1209 to count up the interpolation position counting counter 55, and then returns to step 1202 to repeat the above steps 1202 to 1208. If the determination in step 1208 is YES, the process proceeds to step 1210, where the data of the right and left zero-cross memory circuits 24 and 34 are shifted by a specified amount with respect to the data of the central zero-cross memory circuit 14, and 12
It is determined from the value of the second counter 60 whether or not steps 01 to 1208 have been executed (shift reading) (step 1210). If the shift read is not completed,
The second counter 60 counts up, returns to step 1201, and repeats steps 1202 to 1210. When the shift reading is completed, the process proceeds to step 1212.

【0038】このステップ1202からステップ1211までに
おけるメモリデータの読み出しは、第1カウンタ50とア
ドレス演算回路25、35によって、前記数10式、数11式、
数12式に対応して、中央部ゼロクロスメモリ回路14から
は、
The reading of the memory data from step 1202 to step 1211 is performed by the first counter 50 and the address arithmetic circuits 25 and 35 by using the equations (10), (11),
According to the equation 12, from the center zero cross memory circuit 14,

【数13】ADDRESS=COUNTER1−1 右側ゼロクロスメモリ回路24からは、ADDRESS = COUNTER1-1 From the right side zero cross memory circuit 24,

【数14】ADDRESS=COUNTER1+COU
NTER2 左側ゼロクロスメモリ回路34からは、
ADDRESS = COUNTER1 + COU
NTER2 From the left zero cross memory circuit 34,

【数15】ADDRESS=COUNTER1+S−1
−COUNTER2 に従って読み出される。なお、数15式の中のSは定数で
ある。このときの書き込みアドレスと読み出しアドレス
との関係を図14を参照して説明する。なお、アドレスが
負となる場合には読み出しは行なわれない。
ADDRESS = COUNTER1 + S−1
Readout according to -COUNTER2. Note that S in Expression 15 is a constant. The relationship between the write address and the read address at this time will be described with reference to FIG. When the address is negative, no reading is performed.

【0039】図14(a)は第2カウンタ60のカウント信
号が0(COUNTER2=0)のときを示し、このと
き第1カウンタ50を0からWまでインクリメントしなが
ら(ステップ1207)、ラインセンサ8の各部10b、20b、
30b の各画素に対応したアドレスにメモリされたデータ
を比較してそれらのデータの一致を検出する。したがっ
て、COUNTER2=0のときには、ラインセンサ中
央部10b の画素ではアドレスが0から(W−1)までイ
ンクリメントされ、ラインセンサ右部20b の画素ではア
ドレスが0からWまでインクリメントされ、ラインセン
サ左部30b の画素ではアドレスが(S−1)から(S+
W−1)までインクリメントされる。そして、中央部ゼ
ロクロスメモリ回路14の1つのアドレスに含まれた画素
に対して、前述した図13に示すように、右側ゼロクロス
メモリ回路24と左側ゼロクロスメモリ回路34のそれぞれ
隣接した2つのアドレスにある画素が、これらが補間数
で分割された位置コードに従って順次シフトされなが
ら、一致の検出が行なわれる。
FIG. 14A shows a case where the count signal of the second counter 60 is 0 (COUNTER2 = 0). At this time, while the first counter 50 is incremented from 0 to W (step 1207), the line sensor 8 Each part of 10b, 20b,
The data stored in the address corresponding to each pixel of 30b is compared to detect a match between the data. Therefore, when COUNTER2 = 0, the address is incremented from 0 to (W-1) at the pixel at the line sensor central portion 10b, the address is incremented from 0 to W at the pixel at the line sensor right portion 20b, and the line sensor left portion is incremented. For the 30b pixel, the address is changed from (S-1) to (S +
W-1) is incremented. Then, for the pixel included in one address of the center zero cross memory circuit 14, as shown in FIG. 13 described above, the right zero cross memory circuit 24 and the left zero cross memory circuit 34 are located at two adjacent addresses respectively. While the pixels are sequentially shifted in accordance with the position code obtained by dividing the pixels by the interpolation number, the coincidence is detected.

【0040】次いで第2カウンタ60をインクリメントし
(ステップ1211)、図14(b)に示すように、第2カウ
ンタ60のカウント信号を1(COUNTER2=1)と
した状態で第1カウンタ50を0からWまでインクリメン
トしながら(ステップ1207)、ラインセンサ8の各部10
b、20b、30b の各画素に対応したアドレスにメモリされ
たデータを比較してそれらのデータの一致を検出する。
従って、COUNTER2=1のときには、ラインセン
サ中央部10b に対してはアドレスが0から(W−1)ま
で、ラインセンサ右部20b に対しては1から(W+1)
まで、ラインセンサ左部30b に対しては(S−2)から
(S+W−2)までインクリメントされる。すなわち、
右側ゼロクロスメモリ回路24と左側ゼロクロスメモリ回
路34のメモリデータが、中央部ゼロクロスメモリ回路14
のメモリデータに対して1画素ずつずれて、前述した図
13に示すように、中央部ゼロクロスメモリ回路14の1つ
のアドレスにある1画素を所定数に分割した位置コード
に含まれたデータ対して、右側ゼロクロスメモリ回路24
と左側ゼロクロスメモリ回路34の隣接した2つのアドレ
スにある画素を分割した位置コードに含まれたデータが
シフトされながら一致検出が行なわれることになる。
Next, the second counter 60 is incremented (step 1211), and as shown in FIG. 14 (b), the first counter 50 is set to 0 while the count signal of the second counter 60 is 1 (COUNTER2 = 1). While incrementing from W to W (step 1207), each part 10 of the line sensor 8 is
The data stored in the addresses corresponding to the pixels b, 20b, and 30b are compared to detect a match between the data.
Therefore, when COUNTER2 = 1, the address ranges from 0 to (W-1) for the line sensor central portion 10b and 1 to (W + 1) for the line sensor right portion 20b.
Is incremented from (S-2) to (S + W-2) for the line sensor left portion 30b. That is,
The memory data of the right side zero cross memory circuit 24 and the left side zero cross memory circuit 34 are stored in the central zero cross memory circuit 14.
Is shifted from the memory data of FIG.
As shown in FIG. 13, the data included in the position code obtained by dividing one pixel at one address of the central zero cross memory circuit 14 into a predetermined number is compared with the right zero cross memory circuit 24.
The coincidence detection is performed while the data included in the position code obtained by dividing the pixel at the two adjacent addresses of the left zero cross memory circuit 34 is shifted.

【0041】そして、第2カウンタ60をインクリメント
しながら(ステップ1211)、第2カウンタ60のカウント
信号がCOUNTER2=S−1となるまで、一致検出
が繰り返される。
Then, while incrementing the second counter 60 (step 1211), the coincidence detection is repeated until the count signal of the second counter 60 becomes COUNTER2 = S-1.

【0042】すなわち、ゼロクロスメモリ回路14、24、
34のメモリデータがゼロクロス点に関して一致したとき
の、第2カウンタ60の値を上位ビットとし補間位置カウ
ント用カウンタ55の値を下位ビットとした値が、前記数
6式におけるずれ量Xp に相当する。そして、このずれ
量がステップ1205においてデータメモリ回路80に距離デ
ータとしてメモリされることになる。
That is, the zero-cross memory circuits 14, 24,
When the memory data of 34 coincides with respect to the zero-cross point, the value of the value of the second counter 60 as the upper bit and the value of the interpolation position counting counter 55 as the lower bit corresponds to the shift amount Xp in the equation (6). . Then, this shift amount is stored in the data memory circuit 80 as distance data in step 1205.

【0043】前記ステップ1210で所定のシフト読み出し
の完了が判定されたならばステップ1212に進み、ステッ
プ1205でデータメモリ回路80に書き込まれた距離データ
が図示しない撮影レンズ駆動装置に出力されて、撮影レ
ンズが所定の位置まで移動して被写体に合焦することに
なる。
If it is determined in step 1210 that the predetermined shift readout is completed, the flow advances to step 1212. In step 1205, the distance data written in the data memory circuit 80 is output to a photographic lens driving device (not shown). The lens moves to a predetermined position to focus on the subject.

【0044】上述した一致検出のためにゼロクロスメモ
リ回路14、24、34に記憶されるデータは極性データと位
置データとであり、位置データを、例えば2次差分信号
DIFFを4つに分割して、それぞれの部分のアドレス
に記憶する場合には、1つの極性に対して4ビットのメ
モリ容量が必要となり、正負2つの極性に対して1ビッ
ト必要となるが、極性データと位置コードとして記憶す
る場合には、位置コードのメモリとしての2ビットとデ
ータ有無のための1ビットと極性データとして1ビット
の合計4ビットのメモリ容量で足りることになる。した
がって、必要なメモリ容量を減じることができるととも
に、一致比較のための処理時間を短縮できる。
The data stored in the zero-cross memory circuits 14, 24 and 34 for the above-mentioned coincidence detection are polarity data and position data. The position data is divided into, for example, a quadratic differential signal DIFF and divided into four. When storing at the address of each part, a memory capacity of 4 bits is required for one polarity and one bit is required for two polarities, but it is stored as polarity data and a position code. In this case, a memory capacity of 2 bits as the memory for the position code, 1 bit for the presence / absence of data, and 1 bit for the polarity data is sufficient for a total of 4 bits. Therefore, the required memory capacity can be reduced, and the processing time for matching comparison can be reduced.

【0045】次に、図15ないし図17に示した第2実施例
について説明する。
Next, a second embodiment shown in FIGS. 15 to 17 will be described.

【0046】この第2実施例では、受光センサ10、20、
30は適宜数の画素を並設した受光素子列からなるライン
センサと結像レンズとが組合わされて構成されており、
図16に示すようにカメラの前面には3つの結像レンズ10
a、20a、30a が配設され、被写体から発せられた光はこ
れらの結像レンズ10a、20a、30a を透過して後方に配設
されたラインセンサ10b、20b、30b に結像する。これら
受光センサ10、20、30はそれぞれ中央部センサ10、右側
センサ20、左側センサ30とされており、右側センサ20と
左側センサ30のそれぞれの光軸20c、30cは中央部センサ
10の光軸10c を中心として対称の位置にある。また、上
記ラインセンサ10b、20b、30b はそれぞれ中央部ライン
センサ10b、右側ラインセンサ20b、左側ラインセンサ30
b としてある。
In the second embodiment, the light receiving sensors 10, 20,
Numeral 30 is configured by combining a line sensor composed of a light receiving element array in which an appropriate number of pixels are juxtaposed and an imaging lens,
As shown in FIG. 16, three imaging lenses 10 are provided in front of the camera.
a, 20a, and 30a are provided, and light emitted from the subject passes through these imaging lenses 10a, 20a, and 30a to form an image on line sensors 10b, 20b, and 30b that are provided behind. The light receiving sensors 10, 20, and 30 are a central sensor 10, a right sensor 20, and a left sensor 30, respectively. The optical axes 20c, 30c of the right sensor 20 and the left sensor 30 are the central sensor.
It is located symmetrically with respect to ten optical axes 10c. The line sensors 10b, 20b, and 30b are respectively a center line sensor 10b, a right line sensor 20b, and a left line sensor 30b.
b.

【0047】上記ラインセンサ10b、20b、30b には、図
15に示すように、各別にセンサドライバ11、21、31から
の駆動信号が入力され、ラインセンサ10b、20b、30b は
該駆動信号に基づいて被写体からの光の捕捉を開始す
る。また、これらセンサドライバ11、21、31は駆動制御
信号線40a によって制御回路40に接続され、制御回路40
から出力される駆動制御信号によって制御される。
The line sensors 10b, 20b, 30b have
As shown in FIG. 15, drive signals from the sensor drivers 11, 21, and 31 are separately input, and the line sensors 10b, 20b, and 30b start capturing light from the subject based on the drive signals. The sensor drivers 11, 21, and 31 are connected to the control circuit 40 by a drive control signal line 40a.
Is controlled by a drive control signal output from the controller.

【0048】他方上記ラインセンサ10b、20b、30b の出
力端子には、図15に示すように、A/Dコンバータ16、
26、36が接続されて、ラインセンサ10b、20b、30b の出
力信号をデジタル変換している。このA/Dコンバータ
16、26、36の出力側には、それぞれ2次差分演算回路1
2、22、32が接続されており、該2次差分演算回路12、2
2、32によってそれぞれのラインセンサ10b、20b、30b
で得られた被写体の輝度分布信号の2次差分が演算され
る。この2次差分演算回路12、22、32は第1実施例で示
した図3と同様のもであり、前記数8式によって2次差
分が演算される。
On the other hand, the output terminals of the line sensors 10b, 20b, 30b are connected to the A / D converter 16, as shown in FIG.
26 and 36 are connected to convert the output signals of the line sensors 10b, 20b and 30b into digital signals. This A / D converter
On the output side of 16, 26, and 36, respectively, the secondary difference calculation circuit 1
2, 22, and 32 are connected, and the second-order difference calculation circuits 12, 2
Line sensors 10b, 20b, 30b by 2, 32
The secondary difference of the luminance distribution signal of the subject obtained in the above is calculated. The secondary difference operation circuits 12, 22, and 32 are the same as those in FIG. 3 shown in the first embodiment, and the secondary difference is calculated by the above equation (8).

【0049】また、2次差分演算回路12、22、32の出力
信号は、図15に示すように、ゼロクロス検出回路13、2
3、33に入力されており、2次差分演算回路12、22、32
で得られた2次差分のゼロクロス点を検出する。このゼ
ロクロス検出回路13、23、33は、第1実施例の図4およ
び図5に示したものと同様であり、前記数9式によって
補間演算が行なわれてゼロクロスデータとして図6に示
すパルスP−ZEROとパルスN−ZEROとが検出さ
れる。
As shown in FIG. 15, the output signals of the secondary difference calculation circuits 12, 22, and 32 are zero-cross detection circuits 13, 2
3 and 33, and the secondary difference operation circuits 12, 22, and 32
The zero-cross point of the secondary difference obtained by the above is detected. The zero-cross detection circuits 13, 23, and 33 are the same as those shown in FIGS. 4 and 5 of the first embodiment. -ZERO and a pulse N-ZERO are detected.

【0050】上記ゼロクロス検出回路13、23、33によっ
て得られたゼロクロス挙動の信号が、ぞれぞれゼロクロ
スメモリ回路14、24、34に入力されて記憶される。この
とき、ゼロクロス挙動はそれぞれのラインセンサ10b、2
0b、30b の画素位置に対応してアドレス演算回路15、2
5、35から出力されるアドレスと対応して記憶される。
すなわち、アドレス演算回路15、25、35には第1カウン
タ50のカウント信号(COUNTER1)が入力され順
次インクリメントしながら、中央部メモリ回路14では、
The signals of the zero-crossing behavior obtained by the above-mentioned zero-crossing detecting circuits 13, 23, 33 are input to and stored in the zero-crossing memory circuits 14, 24, 34, respectively. At this time, the zero-cross behavior depends on each line sensor 10b, 2
Address operation circuits 15, 2 corresponding to pixel positions 0b, 30b
It is stored in correspondence with the address output from 5, 35.
That is, the count signal (COUNTER1) of the first counter 50 is input to the address operation circuits 15, 25, and 35, and the address signal is sequentially incremented.

【数16】ADDRESS=COUNTER1−S 右側メモリ回路24では、ADDRESS = COUNTER1-S In the right memory circuit 24,

【数17】ADDRESS=COUNTER1−S 左側メモリ回路34では、ADDRESS = COUNTER1-S In the left memory circuit 34,

【数18】ADDRESS=COUNTER1 に従って各画素に応じてそれぞれのアドレスに記憶され
る。なお、数16式と数17式中のSは定数である。
## EQU18 ## In accordance with ADDRESS = COUNTER1, it is stored at each address according to each pixel. Note that S in Expressions 16 and 17 is a constant.

【0051】また、上記アドレス演算回路25、35には第
2カウンタ60のカウント信号(COUNTER2)が入
力されており、該第2カウンタ60および前記第1カウン
タ50は制御回路40の出力信号に基づいてカウントアップ
とリセットとが行なわれる。この第2カウンタ60は、ゼ
ロクロスメモリ回路24、34からデータの読み出しを行な
う場合にアドレスをインクリメントする。また、アドレ
ス演算回路15、25、35には制御回路40からアドレス処理
情報が入力され、該アドレス処理情報に基づいてアドレ
ス演算回路15、25、35からゼロクロスメモリ回路14、2
4、34に対して所定の書込み信号と読み出し信号とが出
力される。
The count signals (COUNTER2) of the second counter 60 are input to the address arithmetic circuits 25 and 35, and the second counter 60 and the first counter 50 are controlled based on the output signals of the control circuit 40. Counting up and resetting. The second counter 60 increments the address when data is read from the zero cross memory circuits 24 and 34. Further, address processing information is input from the control circuit 40 to the address calculation circuits 15, 25, and 35, and the zero-cross memory circuits 14, 2 are input from the address calculation circuits 15, 25, 35 based on the address processing information.
Predetermined write and read signals are output to 4 and 34.

【0052】また、上記ゼロクロスメモリ回路14、24、
34には、第1実施例の場合と同様に、補間位置カウント
用カウンタ55から補間位置カウント信号(COUNTE
R3)が入力されており、この補間位置カウント用カウ
ンタ55は制御回路40の出力信号に基づいてカウントアッ
プとリセットとが行なわれる。この補間位置カウント用
カウンタ55は、図6に示すように、前記クロックパルス
φ1、φ2よりも短い周期のクロックパルスφ3に同期
して作動し、データを細かく分割して書き込みと読み出
しとを行なうようにしてあり、また、該クロックパルス
φ3に同期して2次差分信号DIFFを4つに分割し、
該分割された各部に0〜3の位置コードを割当ててあ
る。そして、補間数(この場合は、4)に対応して、補
間位置カウント用カウンタ55の補間位置カウント信号
(COUNTER3)が、前記ゼロクロスメモリ回路1
4、24、34に入力してあり、該補間位置カウント信号
(COUNTER3)に同期して上記位置コードが対応
して、ゼロクロスメモリ回路14、24、34にゼロクロス検
出回路13、23、33によって検出されたゼロクロス点の位
置コードが記憶される。
Further, the zero cross memory circuits 14, 24,
In the same manner as in the first embodiment, the interpolation position count signal (COUNT
R3) is input, and the interpolation position counting counter 55 counts up and resets based on the output signal of the control circuit 40. As shown in FIG. 6, the interpolation position counting counter 55 operates in synchronization with a clock pulse φ3 having a shorter cycle than the clock pulses φ1 and φ2, and performs writing and reading by dividing data into small pieces. In addition, the secondary differential signal DIFF is divided into four in synchronization with the clock pulse φ3,
Position codes 0 to 3 are assigned to the respective divided parts. The interpolation position count signal (COUNTER3) of the interpolation position counting counter 55 corresponding to the number of interpolations (in this case, 4) is stored in the zero-cross memory circuit 1.
4, 24, and 34, and the position codes are detected by the zero-cross memory circuits 14, 24, and 34 by the zero-cross detection circuits 13, 23, and 33 in synchronization with the interpolation position count signal (COUNTER3). The position code of the zero-cross point is stored.

【0053】上記ゼロクロスメモリ回路14、24、34の出
力側には一致検出回路70が接続されており、該ゼロクロ
スメモリ回路14、24、34に記憶された前記ゼロクロス挙
動の信号P−ZEROおよびN−ZEROとゼロクロス
データが存在する位置コードとが送出される。そして、
該一致検出回路70では、これらのゼロクロスデータと上
記位置コードが一致するか否かが判断される。さらに、
該一致検出回路70の出力側には制御信号40が接続されて
おり、ゼロクロスデータの一致信号が送出される。
A match detection circuit 70 is connected to the output side of the zero-cross memory circuits 14, 24, 34, and the signals P-ZERO and N of the zero-cross behavior stored in the zero-cross memory circuits 14, 24, 34 are stored. -ZERO and the position code where the zero cross data exists are transmitted. And
The coincidence detection circuit 70 determines whether or not the zero-cross data coincides with the position code. further,
The control signal 40 is connected to the output side of the coincidence detection circuit 70, and a coincidence signal of zero cross data is transmitted.

【0054】また、第1カウンタ50のカウント信号はデ
ータメモリ回路80のアドレスポート81に入力され、第2
カウンタ60のカウント信号は該データメモリ回路80の距
離データポート82に入力され、補間位置カウント用カウ
ンタ55の補間位置カウント信号は該データメモリ回路80
の距離データポート83に入力されている。さらに第1カ
ウンタ50と第2カウンタ60、補間位置カウント用カウン
タ55のカウント信号は、いずれも制御回路40に入力され
ている。また、制御回路40からデータメモリ回路80に対
してデータメモリ信号が出力され、該信号に基づいてア
ドレスデータと距離データとがデータメモリ回路80に記
憶される。
The count signal of the first counter 50 is input to the address port 81 of the data memory circuit 80,
The count signal of the counter 60 is input to the distance data port 82 of the data memory circuit 80, and the interpolation position count signal of the interpolation position counting counter 55 is input to the data memory circuit 80.
Is input to the distance data port 83. Further, count signals of the first counter 50, the second counter 60, and the interpolation position counting counter 55 are all input to the control circuit 40. Further, a data memory signal is output from the control circuit 40 to the data memory circuit 80, and address data and distance data are stored in the data memory circuit 80 based on the signal.

【0055】次に図17に基づいて、被写体の輝度情報の
メモリの書き込みと読み出しの手順を説明する。
Next, the procedure for writing and reading the luminance information of the subject in the memory will be described with reference to FIG.

【0056】測距が開始されるとラインセンサ10b、20
b、30b に電荷が蓄積され(ステップ1701)、第2カウ
ンタ60がリセットされ(ステップ1702)、第1カウンタ
50がリセットされる(ステップ1703)とともに、補間位
置カウント用カウンタ55がリセットされる(ステップ17
04)。そして各ラインセンサ10b、20b、30b の1画素に
対応したデータを読み出して(ステップ1705)、第1実
施例の場合と同様に、補間演算とゼロクロス点の検出が
行なわれる(ステップ1706)。次いで、補間が完了した
か否かが補間位置カウント用カウンタ55の値により判断
され(ステップ1707)、完了していない場合には補間位
置カウント用カウンタ55をカウントアップしたのち(ス
テップ1708)、ステップ1706に戻って補間が完了するま
でステップ1706とステップ1707とが繰り返される。補間
が完了したならば、ステップ1709に進んで、読み出され
たデータをゼロクロスメモリ回路14、24、34に書き込む
(ステップ1709)。次いでステップ1710に進んで全画素
について読み出しが完了したか否かを第1カウンタ50の
値により判断し、読み出されていない場合にはステップ
1711に進んで第1カウンタ50をカウントアップしたのち
ステップ1704に戻って、補間位置カウント用カウンタ55
のリセット(ステップ1704)と1画素読み出し(ステッ
プ1705)、補間演算及びゼロクロス検出(ステップ170
6)、補間完了の判断(ステップ1707)、ゼロクロスメ
モリ回路14、24、34への書き込みとが行なわれる(ステ
ップ1709)。そしてゼロクロスメモリ回路14、24、34に
データが書き込まれる際には、第1カウンタ50のカウン
ト信号に基づいてアドレス演算回路15、25、35からアド
レスを指定されたメモリされる。このとき、メモリされ
るアドレスは、前記数16式、数17式、数18式に従って指
定される。なお、アドレスが負の場合には書き込みは行
なわれない。
When the distance measurement is started, the line sensors 10b, 20
b and 30b are accumulated (step 1701), the second counter 60 is reset (step 1702), and the first counter
50 is reset (step 1703), and the interpolation position counting counter 55 is reset (step 17).
04). Then, data corresponding to one pixel of each of the line sensors 10b, 20b, and 30b is read (step 1705), and interpolation calculation and detection of a zero-cross point are performed as in the first embodiment (step 1706). Next, it is determined whether or not the interpolation has been completed based on the value of the interpolation position counting counter 55 (step 1707). If the interpolation has not been completed, the interpolation position counting counter 55 is counted up (step 1708). Returning to 1706, steps 1706 and 1707 are repeated until the interpolation is completed. When the interpolation is completed, the process proceeds to step 1709, where the read data is written to the zero cross memory circuits 14, 24, 34 (step 1709). Then, the process proceeds to step 1710, where it is determined whether reading has been completed for all pixels based on the value of the first counter 50.
Proceeding to 1711, the first counter 50 is counted up, and the process returns to step 1704, where the interpolation position counting counter 55
Reset (step 1704), one pixel read (step 1705), interpolation calculation, and zero-cross detection (step 170)
6), the completion of interpolation is determined (step 1707), and writing to the zero-cross memory circuits 14, 24, 34 is performed (step 1709). Then, when data is written to the zero-cross memory circuits 14, 24, 34, the data is stored in a memory whose address is designated by the address operation circuits 15, 25, 35 based on the count signal of the first counter 50. At this time, the address to be stored is specified in accordance with the above formulas (16), (17) and (18). If the address is negative, no writing is performed.

【0057】全画素について読み出しが終了して前記ス
テップ1710の判定がYESとなれば、図12に示したステ
ップ1201からステップ1212に至る手順が実行される。す
なわち、ゼロクロスメモリ回路14、24、34からメモリデ
ータが読み出され(ステップ1203)、一致検出回路70に
て中央部ゼロクロスメモリ回路14と右側ゼロクロスメモ
リ回路24、左側ゼロクロスメモリ回路34のデータが一致
するか否かが判断される。なお、一致検出回路70におけ
る一致検出時のデータ変換演算は、前述と同様である。
そして、シフト読み出しが完了した場合には、データメ
モリ回路80から測距データが出力される(ステップ121
2)。
If the reading of all pixels is completed and the determination in step 1710 is YES, the procedure from step 1201 to step 1212 shown in FIG. 12 is executed. That is, the memory data is read from the zero-cross memory circuits 14, 24, and 34 (step 1203), and the coincidence detection circuit 70 matches the data in the center zero-cross memory circuit 14, the right-side zero-cross memory circuit 24, and the left-side zero-cross memory circuit 34. It is determined whether or not to do so. Note that the data conversion operation at the time of detecting a match in the match detection circuit 70 is the same as described above.
When the shift reading is completed, the distance measurement data is output from the data memory circuit 80 (step 121).
2).

【0058】ゼロクロスメモリ回路14、24、34のメモリ
データの一致検出の手順においては、第1カウンタ50と
アドレス演算回路25、35によって、前記数16式、数17
式、数18式に対応して、中央部ゼロクロスメモリ回路14
からは、
In the procedure for detecting the coincidence of the memory data of the zero-cross memory circuits 14, 24 and 34, the first counter 50 and the address arithmetic circuits 25 and 35 use the above-mentioned equation (16) and equation (17).
The central zero-cross memory circuit 14 corresponds to the equation
From

【数19】ADDRESS=COUNTER1−1 右側ゼロクロスメモリ回路24からは、ADDRESS = COUNTER1-1 From the right side zero cross memory circuit 24,

【数20】ADDRESS=COUNTER1+COU
NTER2 左側ゼロクロスメモリ回路34からは、
[Equation 20] ADDRESS = COUNTER1 + COU
NTER2 From the left zero cross memory circuit 34,

【数21】ADDRESS=COUNTER1+S−1
−COUNTER2 に従って読み出される。なお、数21式の中のSは定数で
ある。このときの書き込みアドレスと読み出しアドレス
との関係は、前述した第1実施例の場合と同様であり、
第1カウンタ50を0からWまでインクリメントしながら
一致検出が行なわれる。
ADDRESS = COUNTER1 + S−1
Readout according to -COUNTER2. Note that S in Equation 21 is a constant. The relationship between the write address and the read address at this time is the same as in the case of the first embodiment described above.
Match detection is performed while incrementing the first counter 50 from 0 to W.

【0059】[0059]

【発明の効果】以上説明したようにこの発明に係るパッ
シブ型オートフォーカス装置用測距装置によれば、3組
の受光センサで被写体輝度を捕捉しそのデータから2次
差分を演算し、該2次差分のゼロクロス点を特徴点とし
てそのゼロクロスデータを記憶し、3組の受光センサの
うちの1つから得られたゼロクロスデータを基準として
他の2つの受光センサから得られたゼロクロスデータを
順次1画素ずつずらしながら3つのデータがゼロクロス
点に関して一致するか否かを比較して、一致したときの
ずらし量を距離データとして被写体までの距離を演算す
るようにしたから、相関演算して距離データを求めるも
のに比べて演算処理速度が速くなる。このため、動的な
被写体を確実に捕捉して素早いピント合わせを行なうこ
とができる。しかも、ラインセンサの出力信号をA/D
変換して、上記2次差分をデジタル処理によって演算す
るようにしたから、アナログ処理するものに比べて、演
算処理が簡易となり処理速度をより速くすることができ
る。
As described above, according to the distance measuring apparatus for a passive type auto-focusing apparatus according to the present invention, the luminance of the subject is captured by three sets of light receiving sensors, and the secondary difference is calculated from the data. The zero-cross data of the next difference is stored with the zero-cross point of the next difference as a feature point, and the zero-cross data obtained from the other two light-receiving sensors is sequentially set to 1 based on the zero-cross data obtained from one of the three light-receiving sensors. Since the three data are compared with each other with respect to the zero-cross point while shifting each pixel, the distance to the subject is calculated using the shift amount when the three data match as the distance data. The calculation processing speed is faster than that required. Therefore, it is possible to reliably capture a dynamic subject and perform quick focusing. Moreover, the output signal of the line sensor is A / D
Since the conversion is performed and the secondary difference is calculated by digital processing, the calculation processing is simplified and the processing speed can be further increased as compared with the analog processing.

【0060】また、2次差分演算回路の出力信号を補間
しているから、少ない画素数で距離の分割を多くでき
る。
Further, since the output signal of the secondary difference calculation circuit is interpolated, distance division can be increased with a small number of pixels.

【0061】さらに、一致を検出すべきゼロクロスデー
タの1画素内で補間された位置データと極性データとを
記憶するから、メモリ容量を減じることができる。
Further, since the position data and the polarity data interpolated within one pixel of the zero-cross data for which a match is to be detected are stored, the memory capacity can be reduced.

【0062】加えて、2次差分のゼロクロスデータを比
較するものであるため、ラインセンサ上の被写体輝度分
布のパターンに依存することがないから、高精度に距離
データを取得することができる。
In addition, since the zero-cross data of the secondary difference is compared, the distance data can be obtained with high accuracy because it does not depend on the pattern of the subject luminance distribution on the line sensor.

【図面の簡単な説明】[Brief description of the drawings]

【図1】このパッシブ型オートフォーカス装置用測距装
置の第1実施例の回路ブロック図である。
FIG. 1 is a circuit block diagram of a first embodiment of a distance measuring apparatus for a passive type autofocus apparatus.

【図2】受光センサの概略の構造を示す側面図である。FIG. 2 is a side view showing a schematic structure of a light receiving sensor.

【図3】ラインセンサの出力をA/D変換して、その2
次差分をデジタル処理して演算する2次差分演算回路の
回路ブロック図である。
FIG. 3 shows A / D conversion of the output of the line sensor, and FIG.
FIG. 3 is a circuit block diagram of a secondary difference calculation circuit that performs digital processing on a next difference and calculates the difference.

【図4】2次差分演算回路の出力信号をデジタル処理し
て直線的に近似することによって当該信号を補間する補
間演算回路ブロック図である。
FIG. 4 is a block diagram of an interpolation operation circuit that interpolates an output signal of a secondary difference operation circuit by digitally processing the signal to approximate the signal linearly;

【図5】2次差分演算回路によって求められた2次差分
信号の補間されたデータのゼロクロス点を検出するゼロ
クロス検出回路の回路図である。
FIG. 5 is a circuit diagram of a zero-crossing detection circuit that detects a zero-crossing point of the interpolated data of the secondary difference signal obtained by the secondary difference calculation circuit.

【図6】ラインセンサとA/Dコンバータ、2次差分演
算回路、ゼロクロス検出回路の出力信号のタイムチャー
トである。
FIG. 6 is a time chart of output signals of a line sensor, an A / D converter, a secondary difference calculation circuit, and a zero-cross detection circuit.

【図7】ゼロクロスデータの一致検出回路のブロック図
である。
FIG. 7 is a block diagram of a zero-cross data match detection circuit;

【図8】ラインセンサから得られたデータをゼロクロス
メモリ回路に書き込む手順を示すフローチャートであっ
て、ラインセンサの左部に関するものの一部である。
FIG. 8 is a flowchart showing a procedure for writing data obtained from a line sensor into a zero-cross memory circuit, and is a part of a process relating to a left portion of the line sensor.

【図9】ラインセンサから得られたデータをゼロクロス
メモリ回路に書き込む手順を示すフローチャートであっ
て、ラインセンサの左部に関するものの他部である。
FIG. 9 is a flowchart showing a procedure for writing data obtained from the line sensor into the zero cross memory circuit, which is another part related to the left part of the line sensor.

【図10】ラインセンサから得られたデータをゼロクロ
スメモリ回路に書き込む手順を示すフローチャートであ
って、ラインセンサの中央部に関するものである。
FIG. 10 is a flowchart showing a procedure for writing data obtained from a line sensor to a zero-cross memory circuit, and relates to a central portion of the line sensor.

【図11】ラインセンサから得られたデータをゼロクロ
スメモリ回路に書き込む手順を示すフローチャートであ
って、ラインセンサの右部に関するものである。
FIG. 11 is a flowchart showing a procedure for writing data obtained from a line sensor into a zero-cross memory circuit, and relates to a right portion of the line sensor.

【図12】ゼロクロスメモリ回路に記憶されたデータの
一致を検出するために、該ゼロクロスメモリ回路から所
定のデータを読み出す手順を示すフローチャートであ
る。
FIG. 12 is a flowchart showing a procedure for reading predetermined data from the zero-cross memory circuit in order to detect a coincidence of data stored in the zero-cross memory circuit.

【図13図】ゼロクロスメモリ回路に記憶されたデータ
の一致検出の手順を説明するための概念図である。
FIG. 13 is a conceptual diagram for describing a procedure for detecting coincidence of data stored in a zero cross memory circuit.

【図14図】ゼロクロスメモリ回路に記憶されたデータ
を読み出して比較する際の操作手順を説明する図であ
る。
FIG. 14 is a diagram illustrating an operation procedure when reading and comparing data stored in the zero-cross memory circuit.

【図15】このパッシブ型オートフォーカス装置用測距
装置の第2実施例の回路ブロック図である。
FIG. 15 is a circuit block diagram of a second embodiment of the distance measuring apparatus for a passive type autofocus apparatus.

【図16】第2実施例の受光センサの概略の構造を示す
側面図である。
FIG. 16 is a side view showing a schematic structure of a light receiving sensor of a second embodiment.

【図17】ラインセンサから得られたデータをゼロクロ
スメモリ回路に書き込む手順を示すフローチャートであ
る。
FIG. 17 is a flowchart illustrating a procedure for writing data obtained from a line sensor into a zero-cross memory circuit.

【図18】測距原理を示す光路図である。FIG. 18 is an optical path diagram illustrating a principle of distance measurement.

【図19】測距原理に基づいて測定手順を説明するため
の図で、受光素子列で検出される被写体像の輝度分布に
関する信号図である。
FIG. 19 is a diagram for explaining a measurement procedure based on the principle of distance measurement, and is a signal diagram relating to a luminance distribution of a subject image detected by a light receiving element array.

【符号の説明】[Explanation of symbols]

10、20、30 受光センサ 10a、20a、30a 結像レンズ 10b 中央部ラインセンサ 20b 右側ラインセンサ 30b 左側ラインセンサ 9、16、26、36 A/Dコンバータ 11、21、31 センサドライバ 12、22、32 2次差分演算回路 13、23、33 ゼロクロス検出回路 14、24、34 ゼロクロスメモリ回路 15、25、35 アドレス演算回路 40 制御回路 50 第1カウンタ 60 第2カウンタ 55 補間位置カウント用カウンタ 70 一致検出回路 80 データメモリ回路 10, 20, 30 Light receiving sensor 10a, 20a, 30a Imaging lens 10b Center line sensor 20b Right line sensor 30b Left line sensor 9, 16, 26, 36 A / D converter 11, 21, 31 Sensor driver 12, 22, 32 Secondary difference calculation circuit 13, 23, 33 Zero cross detection circuit 14, 24, 34 Zero cross memory circuit 15, 25, 35 Address calculation circuit 40 Control circuit 50 First counter 60 Second counter 55 Interpolation position count counter 70 Match detection Circuit 80 Data memory circuit

───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7,DB名) G01C 3/00 - 3/32 G02B 7/11 G02B 7/28 - 7/32 G03B 13/36 ──────────────────────────────────────────────────続 き Continued on the front page (58) Fields investigated (Int. Cl. 7 , DB name) G01C 3/00-3/32 G02B 7/11 G02B 7/28-7/32 G03B 13/36

Claims (1)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 被写体の輝度分布を補捉するラインセン
サを有する3組の受光センサと、 上記ラインセンサの出力信号をデジタル変換し、そのデ
ジタル値の2次差分を算出する2次差分演算回路と、 該2次差分演算回路の出力信号を補間するとともに、該
出力信号が正から負に変化した場合のゼロクロス点と、
負から正に変化した場合のゼロクロス点とを判別して極
性データとして検出するゼロクロス検出回路と、 該ゼロクロス検出回路によって得られたゼロクロス挙動
信号に関して、ラインセンサの1画素内で補間されたゼ
ロクロス位置データを極性データとともに、上記3組の
受光センサに関して各別に記憶するゼロクロスメモリ回
路と、 上記それぞれのゼロクロスメモリ回路に記憶されたゼロ
クロス位置データと極性データとを比較してこれらの一
致を検出する一致検出回路とからなり、 上記3組の受光センサのうちの1つを基準とし該基準の
受光センサから得られたゼロクロス挙動信号に対して、
他の2つの部分から得られたゼロクロス挙動信号を順次
シフトさせてこれらのゼロクロス挙動信号の一致を上記
一致検出回路により検出し、該シフト量から被写体まで
の距離を演算することを特徴とするパッシブ型オートフ
ォーカス装置用測距装置。
1. A set of three light receiving sensors having a line sensor for capturing a luminance distribution of a subject, and a secondary difference calculating circuit for converting an output signal of the line sensor into a digital signal and calculating a secondary difference of the digital value. Interpolating the output signal of the secondary difference calculation circuit, and a zero crossing point when the output signal changes from positive to negative;
A zero-crossing detection circuit that determines a zero-crossing point when the value changes from negative to positive, and detects it as polarity data; and a zero-crossing position interpolated within one pixel of the line sensor with respect to a zero-crossing behavior signal obtained by the zero-crossing detection circuit. A zero-cross memory circuit that stores data together with the polarity data with respect to the three sets of light-receiving sensors; And a zero-crossing behavior signal obtained from one of the three sets of light receiving sensors as a reference and obtained from the reference light receiving sensor.
The passive cross-talk signal obtained by sequentially shifting the zero-cross behavior signals obtained from the other two parts, detecting the coincidence of these zero-cross behavior signals by the coincidence detection circuit, and calculating the distance to the subject from the shift amount. Distance measuring device for type autofocus device.
JP11412592A 1992-02-12 1992-04-07 Distance measuring device for passive autofocus system Expired - Fee Related JP3080768B2 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP11412592A JP3080768B2 (en) 1992-04-07 1992-04-07 Distance measuring device for passive autofocus system
US08/043,830 US5264891A (en) 1992-02-12 1993-04-06 Range finder for passive-type autofocusing device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11412592A JP3080768B2 (en) 1992-04-07 1992-04-07 Distance measuring device for passive autofocus system

Publications (2)

Publication Number Publication Date
JPH06265350A JPH06265350A (en) 1994-09-20
JP3080768B2 true JP3080768B2 (en) 2000-08-28

Family

ID=14629766

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11412592A Expired - Fee Related JP3080768B2 (en) 1992-02-12 1992-04-07 Distance measuring device for passive autofocus system

Country Status (1)

Country Link
JP (1) JP3080768B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006285080A (en) * 2005-04-04 2006-10-19 Olympus Imaging Corp Focus detecting device

Also Published As

Publication number Publication date
JPH06265350A (en) 1994-09-20

Similar Documents

Publication Publication Date Title
WO1992009000A1 (en) Device for sensing in-focus position
JPS6036905A (en) Distance measuring apparatus
JP3080768B2 (en) Distance measuring device for passive autofocus system
US4640613A (en) Image data comparison circuit for rangefinders
US5189461A (en) Range finder for passive type autofocussing device
US5264891A (en) Range finder for passive-type autofocusing device
JP3025563B2 (en) Distance measuring device for passive autofocus system
JP2954723B2 (en) Distance measuring device for passive autofocus system
JP2954719B2 (en) Distance measuring device for passive autofocus system
JP2993754B2 (en) Distance measuring device for passive autofocus system
JP2954721B2 (en) Distance measuring device for passive autofocus system
JP2954718B2 (en) Distance measuring device for passive autofocus system
JP2954720B2 (en) Distance measuring device for passive autofocus system
JP2954722B2 (en) Distance measuring device for passive autofocus system
JP2954724B2 (en) Distance measuring device for passive autofocus system
JP3025564B2 (en) Distance measuring device for passive autofocus system
JP3064062B2 (en) Distance measuring device for passive autofocus system
JP3064064B2 (en) Distance measuring device for passive autofocus system
JPH06324256A (en) Passive type distance measuring instrument for autofocusing device
JP3064063B2 (en) Distance measuring device for passive autofocus system
JPH06324258A (en) Passive type distance measuring instrument for autofocusing device
JPH04277710A (en) Range-finder for passive type automatic focusing device
JPH06324257A (en) Passive type distance measuring instrument for autofocusing device
JP3025565B2 (en) Distance measuring device for passive autofocus system
JPH06324259A (en) Passive type distance measuring instrument for autofocusing device

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20000608

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313532

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313532

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080623

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090623

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees