JP3025565B2 - Distance measuring device for passive autofocus system - Google Patents

Distance measuring device for passive autofocus system

Info

Publication number
JP3025565B2
JP3025565B2 JP29802291A JP29802291A JP3025565B2 JP 3025565 B2 JP3025565 B2 JP 3025565B2 JP 29802291 A JP29802291 A JP 29802291A JP 29802291 A JP29802291 A JP 29802291A JP 3025565 B2 JP3025565 B2 JP 3025565B2
Authority
JP
Japan
Prior art keywords
zero
circuit
output
data
light receiving
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP29802291A
Other languages
Japanese (ja)
Other versions
JPH05107461A (en
Inventor
黒 稔 石
Original Assignee
富士写真光機株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 富士写真光機株式会社 filed Critical 富士写真光機株式会社
Priority to JP29802291A priority Critical patent/JP3025565B2/en
Publication of JPH05107461A publication Critical patent/JPH05107461A/en
Application granted granted Critical
Publication of JP3025565B2 publication Critical patent/JP3025565B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】この発明は、被写体からの光を受
けて該被写体までの距離を測定し、該測定結果に基づい
て撮影レンズが合焦するように焦点を調節するパッシブ
型オートフォーカス装置の、被写体までの距離を測定す
るための測距装置に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a passive type auto-focusing device which receives light from a subject, measures the distance to the subject, and adjusts the focus based on the measurement result so that the taking lens is focused. A distance measuring device for measuring a distance to a subject.

【0002】[0002]

【従来の技術】オートフォーカス装置は、カメラなどの
撮影距離を自動的に測定し、その測距結果に基づいて撮
影レンズを調節してピントを合わせる装置で、このオー
トフォーカス装置によって誰もが写真撮影をより手軽に
楽しめるようになった。このオートフォーカス装置には
種々の形式のものが開発されているが、主なものとして
三角測量法による測距法がある。この三角測量法による
ものに、カメラに設けられた受光センサで被写体からの
光を受けて撮影距離を測定するパッシブ型のものがあ
る。
2. Description of the Related Art An autofocus device is a device that automatically measures a photographing distance of a camera or the like, adjusts a photographing lens based on a result of the distance measurement, and adjusts a focus. You can enjoy shooting more easily. Various types of this autofocusing device have been developed, and the main one is a distance measuring method by triangulation. As a method based on the triangulation method, there is a passive type in which a light receiving sensor provided in a camera receives light from a subject to measure a shooting distance.

【0003】この種のパッシブ型測距装置のうちには2
個の受光センサを配設したものがある。この2個の受光
センサからなる測距装置では、2つの被写体が存在する
場合の測定結果からは被写体の存在態様が2通りに考え
られることになってしまい、確実な測距を行なえずピン
トのずれた画像となってしまうおそれがある。
[0003] Among passive distance measuring devices of this kind, two are known.
Some light receiving sensors are provided. In the distance measuring device including the two light receiving sensors, from the measurement result in the case where two objects are present, the existence of the object can be considered in two ways. There is a possibility that the image will be shifted.

【0004】このため、確実な測距を行なって鮮明な画
像を得ることができるように、本願出願人は3個の受光
素子列からなる測距機構を既に提案した(特開平3− 4
2642号)。この測距機構による測距原理を図18と図19に
基づいて説明する。測距機構は基準受光センサ1と第1
受光センサ2、第2受光センサ3とからなり、これら受
光センサ1、2、3は、それぞれ結像レンズ1a、2a、3a
と受光素子列1b、2b、3bとから構成され、被写体像が結
像レンズ1a、2a、3aを透過して受光素子列1b、2b、3b上
に結像するようにしてある。また、図18は1つの被写体
Pが存在する場合を示している。そして、基準となる受
光素子列1bによって検出された被写体Pの輝度分布に関
する出力信号P0 の、基準受光センサ1の光軸T0 から
の変位量をx0 、第1受光素子列2bによって検出された
被写体Pの輝度分布に関する出力信号P1 の、第1受光
センサ2の光軸T1 からの変位量をx1 、第2受光素子
列3bによって検出された被写体Pの輝度分布に関する出
力信号P2 の、第2受光センサ3の光軸T2 からの変位
量をx2 とする。これらの変位量x0、x1、x2 は、受
光素子列1b、2b、3bによって検出された被写体像の輝度
分布に関する位相差を表わす。そして、光軸T0、T1
2 のそれぞれの間隔をB、結像レンズ1a、2a、3aと受
光素子列1b、2b、3bの受光面との間隔をA、結像レンズ
1a、2a、3aから被写体Pまでの距離をLp、光軸T0から
被写体Pまでの距離をXとすると、三角測量の原理か
ら、
For this reason, the present applicant has already proposed a distance measuring mechanism comprising three light receiving element arrays so that a clear image can be obtained by performing a reliable distance measurement (Japanese Patent Laid-Open No. 3-4).
2642). The principle of distance measurement by this distance measurement mechanism will be described with reference to FIGS. The distance measuring mechanism is the reference light receiving sensor 1 and the first
It comprises a light receiving sensor 2 and a second light receiving sensor 3, and these light receiving sensors 1, 2, and 3 are imaging lenses 1a, 2a, and 3a, respectively.
And light-receiving element arrays 1b, 2b, 3b, so that a subject image passes through the imaging lenses 1a, 2a, 3a and forms an image on the light-receiving element arrays 1b, 2b, 3b. FIG. 18 shows a case where one subject P exists. Then, the displacement amount of the output signal P 0 relating to the luminance distribution of the subject P detected by the light receiving element array 1b serving as a reference from the optical axis T 0 of the reference light receiving sensor 1 is detected by x 0 , and the first light receiving element array 2b The amount of displacement of the output signal P 1 related to the brightness distribution of the subject P from the optical axis T 1 of the first light receiving sensor 2 is x 1 , and the output signal related to the brightness distribution of the subject P detected by the second light receiving element array 3 b The amount of displacement of P 2 from the optical axis T 2 of the second light receiving sensor 3 is x 2 . These displacement amounts x 0 , x 1 , x 2 represent phase differences regarding the luminance distribution of the subject image detected by the light receiving element arrays 1b, 2b, 3b. Then, the optical axes T 0 , T 1 ,
Each interval B of T 2, the imaging lens 1a, 2a, 3a and a light receiving element array 1b, 2b, 3b of the interval A between the light receiving surface, an imaging lens
1a, 2a, the distance to the object P Lp, and the distance from the optical axis T 0 to the subject P and X, the principle of triangulation from 3a,

【数1】X=x0*Lp/A となる。また、光軸T0 を基準にして出力信号の像が現
われた方向の符号を含めて、
X = x 0 * Lp / A Further, including the sign of the direction in which the image of the output signal appears with reference to the optical axis T 0 ,

【数2】−x1={(B−X)/Lp}*A[Number 2] -x 1 = {(B-X ) / Lp} * A

【数3】x2={(B+X)/Lp}*A となる。これら数2式、数3式のそれぞれに、数1式を
代入すれば、
X 2 = {(B + X) / Lp} * A By substituting Equation 1 into each of Equations 2 and 3,

【数4】x1=−{(B/Lp)*A}+x0 X 1 = − {(B / Lp) * A} + x 0

【数5】x2=(B/Lp)*A+x0 となる。X 2 = (B / Lp) * A + x 0

【0005】数4式と数5式とを比較すると、x1、x2
はそれぞれx0 を基準として、
[0005] Comparing Equation 4 and Equation 5, x 1 , x 2
Are based on x 0 , respectively.

【数6】(B/Lp)*A=Xp だけずれていることが分る。したがって、このXp を求
めることにより、
## EQU6 ## It can be seen that there is a shift by (B / Lp) * A = Xp. Therefore, by obtaining this Xp,

【数7】Lp=A*B/Xp を算出することができる。## EQU7 ## Lp = A * B / Xp can be calculated.

【0006】そして、上記Xp を求める操作を図19に基
づいて説明する。(a)は2つの被写体P、Qからの光
を受けた受光素子列1b、2b、3bの被写体像の輝度分布に
関する出力信号を、基準となる出力信号P0、Q0と比較
したもので、(a)に示す状態から(b)に示すよう
に、出力信号P0、P1、P2が一致するまで出力信号
1、P2の波形をずらせば、そのずらし量が上記Xpと
なる。すなわちこのときP1とP2 のずらし量は等しく
なるのであるから、受光素子列2bの出力信号と受光素子
列3bの出力信号とを等しい距離だけずらして、3つの信
号の波形が一致したとき、これら3つの信号の波形が同
じ被写体Pに関する情報となるのである。次に(C)に
示すように、出力信号Q1、Q2が出力信号Q0 と一致す
る状態までずらせば、該ずらし量がXqとなる。
An operation for obtaining the above Xp will be described with reference to FIG. (A) is a comparison of output signals relating to the luminance distribution of the subject images of the light receiving element arrays 1b, 2b, 3b that have received light from the two subjects P, Q, with reference output signals P 0 , Q 0. If the waveforms of the output signals P 1 and P 2 are shifted until the output signals P 0 , P 1 and P 2 coincide with each other as shown in FIG. Become. That is, since the shift amounts of P 1 and P 2 are equal at this time, when the output signals of the light receiving element array 2b and the output signal of the light receiving element array 3b are shifted by the same distance, and the waveforms of the three signals match. The waveforms of these three signals become information on the same subject P. Next, as shown in (C), if the output signals Q 1 and Q 2 are shifted until they match the output signal Q 0 , the shift amount becomes Xq.

【0007】上述のようにして求められた上記Xp、Xq
から前記数7式により、被写体P、Qまでの距離Lp、
Lqが求められることになる。
The above-mentioned Xp and Xq obtained as described above
From equation (7), the distances Lp to the subjects P and Q are
Lq will be required.

【0008】[0008]

【発明が解決しようとする課題】しかしながら、上述し
た従来の測距操作を原理に従って実行すると、基準受光
素子列1bの出力信号と第1受光素子列2bの出力信号との
相関関係を演算し、次いで基準受光素子列1bの出力信号
と第2受光素子列3bの出力信号との相関関係を演算し
て、これら基準受光素子列1b、第1受光素子列2b、第2
受光素子列3bの波形の一致を検出することになるから、
相関演算が多くなって信号処理時間が長くなってしま
う。そのため、測距に要する時間が長くなり、被写体が
動的なものである場合にはピントがずれて撮影され、画
像が不鮮明なものとなってしまうおそれが生じる。
However, when the above-described conventional distance measuring operation is performed in accordance with the principle, the correlation between the output signal of the reference light receiving element array 1b and the output signal of the first light receiving element array 2b is calculated. Next, a correlation between the output signal of the reference light receiving element row 1b and the output signal of the second light receiving element row 3b is calculated, and the reference light receiving element row 1b, the first light receiving element row 2b, and the second
Since the coincidence of the waveforms of the light receiving element row 3b will be detected,
The number of correlation operations increases and the signal processing time increases. For this reason, the time required for the distance measurement becomes long, and when the subject is dynamic, the image is taken out of focus, and the image may be unclear.

【0009】また、所定の距離を確実に測定するために
は、3つの受光センサの検出データの初期調整を行なわ
なければならない。すなわち、所定の距離にある被写体
から得られた輝度分布に関するデータによって、3つの
受光センサから出力されるデータが一致するように調整
する必要がある。
Further, in order to reliably measure a predetermined distance, the initial adjustment of the detection data of the three light receiving sensors must be performed. That is, it is necessary to adjust the data output from the three light receiving sensors to coincide with the data on the luminance distribution obtained from the subject at a predetermined distance.

【0010】しかし、3つの受光センサの出力データを
一致させるように調整するには結像レンズや受光素子列
の画素位置を調整しなければならず、作業が煩雑とな
る。
However, in order to adjust the output data of the three light receiving sensors so as to match, the pixel positions of the imaging lens and the light receiving element array must be adjusted, and the operation becomes complicated.

【0011】そこで、この発明は、3つの受光センサを
有し、信号処理を短時間で行なうことができ、また3つ
の受光センサの出力データの一致調整作業を簡便に行な
えるようにした測距装置を提供することを目的としてい
る。
Therefore, the present invention has three light receiving sensors, can perform signal processing in a short time, and can easily perform a matching adjustment operation of the output data of the three light receiving sensors. It is intended to provide a device.

【0012】[0012]

【課題を解決するための手段】上記の目的のため、この
発明に係るパッシブ型オートフォーカス装置用測距装置
は、被写体の輝度分布を捕捉する3組の受光センサと、
上記それぞれの受光センサの出力信号の2次差分を算出
する2次差分演算回路と、上記それぞれの2次差分演算
回路の出力信号のゼロクロス点を検出するゼロクロス検
出回路と、上記それぞれのゼロクロス検出回路によって
得られたゼロクロス挙動信号を記憶するゼロクロスメモ
リ回路と、上記それぞれのゼロクロスメモリ回路に記憶
されたゼロクロス挙動信号を比較してこれらの一致を検
出する一致検出回路と、上記一致回路に、上記3組のう
ちの1組を基準センサとし、該基準センサを含む2組の
受光センサのデータの一致処理を行なう調整手段を設
け、被写体までの距離の測定時には、上記基準センサか
ら得られたゼロクロス挙動信号に対して、他の2つの受
光センサから得られたゼロクロス挙動信号を順次スライ
ドさせてこれらのゼロクロス挙動信号の一致を上記一致
検出回路により検出し、該スライド量から被写体までの
距離を演算することを特徴としている。
In order to achieve the above objects, a distance measuring apparatus for a passive type autofocus apparatus according to the present invention comprises three sets of light receiving sensors for capturing a luminance distribution of a subject,
A second difference calculating circuit for calculating a second difference between the output signals of the respective light receiving sensors, a zero cross detecting circuit for detecting a zero cross point of the output signal of each of the second difference calculating circuits, and the respective zero cross detecting circuits A zero-cross memory circuit that stores the zero-cross behavior signal obtained by the above, a match detection circuit that compares the zero-cross behavior signals stored in the respective zero-cross memory circuits and detects a match between them, One of the sets is used as a reference sensor, and adjustment means is provided for performing matching processing of data of two sets of light receiving sensors including the reference sensor. When measuring the distance to the subject, the zero-cross behavior obtained from the reference sensor is measured. In response to these signals, the zero-crossing behavior signals obtained from the other two light receiving sensors are sequentially slid, and these The coincidence of the cross behavior signal detected by the coincidence detection circuit, is characterized in that for calculating the distance to the object from the amount of slide.

【0013】[0013]

【作用】上記受光センサを構成する受光素子列によって
被写体輝度分布に応じた出力電圧が得られ、この出力電
圧の2次差分分布はゼロレベルを境に挙動する。この挙
動のゼロクロス点は、被写体の同一部分に関する輝度分
布に対しては上記3つの受光センサについて所定の基準
部分から適宜ずれた状態で等しくなる。
The output voltage corresponding to the object luminance distribution is obtained by the light receiving element array constituting the light receiving sensor, and the secondary difference distribution of the output voltage behaves at the zero level. The zero-cross point of this behavior becomes equal to the luminance distribution of the same part of the subject in a state where the three light receiving sensors are appropriately shifted from a predetermined reference part.

【0014】このずれた量は、上記一致検出回路でゼロ
クロス挙動の信号波形をスライドさせて検出すればスラ
イド量として得られることになる。
The amount of the shift can be obtained as a slide amount by detecting the signal waveform of the zero-crossing behavior by sliding in the coincidence detection circuit.

【0015】そして、このスライド量から三角測量法に
よって被写体までの距離を算出することができる。
Then, the distance to the subject can be calculated from the slide amount by triangulation.

【0016】また、上記調整手段によって基準受光セン
サと他の受光センサのうちの一方の受光センサの出力デ
ータが一致するように基準受光センサを基準とした状態
で調整を行ない、次いで該基準受光センサと他方の受光
センサの出力データが一致するように基準受光センサを
基準として調整を行なえば、3組の受光センサの出力デ
ータを所定の距離で一致させることができる。
The adjusting means adjusts the reference light receiving sensor so that the output data of one of the light receiving sensors of the reference light receiving sensor and the other light receiving sensor coincides with the reference light receiving sensor. If the adjustment is performed with reference to the reference light receiving sensor so that the output data of the other light receiving sensor and the output data of the other light receiving sensor match, the output data of the three light receiving sensors can be matched at a predetermined distance.

【0017】[0017]

【実施例】以下、図示した実施例に基づいて、この発明
に係るオートフォーカス装置用測距装置を具体的に説明
する。なお、図1ないし図12に第1実施例を、図13ない
し図17に第2実施例を示してある。
BRIEF DESCRIPTION OF THE DRAWINGS FIG. 1 is a block diagram showing an embodiment of a distance measuring apparatus for an automatic focusing apparatus according to the present invention. 1 to 12 show the first embodiment, and FIGS. 13 to 17 show the second embodiment.

【0018】受光センサ10、20、30は適宜数の画素を並
設した受光素子列からなるラインセンサと結像レンズと
が組合わされて構成されており、図2に示すようにカメ
ラの前面には3つの結像レンズ10a、20a、30a が配設さ
れ、被写体から発せられた光はこれらの結像レンズ10
a、20a、30a を透過して後方に配設されたラインセンサ
10b、20b、30b に結像する。これら受光センサ10、20、
30はそれぞれ中央部センサ10、右側センサ20、左側セン
サ30とされており、右側センサ20と左側センサ30のそれ
ぞれの光軸20c、30cは中央部センサ10の光軸10cを中心
として対称の位置にある。また、上記ラインセンサ10
b、20b、30b はそれぞれ中央部ラインセンサ10b、右側
ラインセンサ20b、左側ラインセンサ30b としてある。
Each of the light receiving sensors 10, 20, 30 is constituted by combining a line sensor composed of a light receiving element array in which an appropriate number of pixels are juxtaposed, and an imaging lens, and as shown in FIG. Is provided with three imaging lenses 10a, 20a and 30a, and light emitted from a subject is
a, 20a, 30a
Images are formed on 10b, 20b and 30b. These light receiving sensors 10, 20,
Reference numerals 30 denote a central sensor 10, a right sensor 20, and a left sensor 30, respectively.The optical axes 20c and 30c of the right sensor 20 and the left sensor 30 are symmetrical with respect to the optical axis 10c of the central sensor 10. It is in. In addition, the line sensor 10
b, 20b, and 30b are a central line sensor 10b, a right line sensor 20b, and a left line sensor 30b, respectively.

【0019】上記ラインセンサ10b、20b、30b には、図
1に示すように、各別にセンサドライバ11、21、31から
の駆動信号が入力され、ラインセンサ10b、20b、30b は
該駆動信号に基づいて被写体からの光の捕捉を開始す
る。また、これらセンサドライバ11、21、31は駆動制御
信号線40a によって制御回路40に接続され、制御回路40
から出力される駆動制御信号によって制御される。
As shown in FIG. 1, drive signals from the sensor drivers 11, 21, and 31 are separately input to the line sensors 10b, 20b, and 30b, and the line sensors 10b, 20b, and 30b receive the drive signals from the respective drive signals. The capture of light from the subject is started based on the information. The sensor drivers 11, 21, and 31 are connected to the control circuit 40 by a drive control signal line 40a.
Is controlled by a drive control signal output from the controller.

【0020】他方上記ラインセンサ10b、20b、30b の出
力端子には、図1に示すように、それぞれ2次差分演算
回路12、22、32が接続されており、該2次差分演算回路
12、22、32によってそれぞれのラインセンサ10b、20b、
30b で得られた被写体の輝度分布信号の2次差分を演算
する。これら2次差分演算回路12、22、32は図3に示す
ようにラインセンサ10b、20b、30b のそれぞれの画素の
出力信号Vinを、サンプルホールド回路12a、12b、12
c、12d、12e によってシフトしながら順次サンプルホー
ルドし、適宜な値の抵抗を介してオペアンプ12f によ
り、
On the other hand, as shown in FIG. 1, the output terminals of the line sensors 10b, 20b, and 30b are connected to secondary difference calculation circuits 12, 22, and 32, respectively.
The respective line sensors 10b, 20b, by 12, 22, 32,
The secondary difference of the luminance distribution signal of the object obtained in 30b is calculated. As shown in FIG. 3, these secondary difference calculation circuits 12, 22, and 32 convert the output signals Vin of the respective pixels of the line sensors 10b, 20b, and 30b into sample-and-hold circuits 12a, 12b, and 12b.
Samples and holds sequentially while shifting by c, 12d, 12e, and the operational amplifier 12f

【数8】 Vout =(R2/(2*R1))*(Vin(n-2)−2*Vin(n-1)+Vin(n)) を演算することにより、2次差分を求める。なお、この
2次差分演算回路12、22、32におけるタイムチャートを
図4に示してある。また、図7に示すように、被写体輝
度は同図(a)に示す分布波形をしており、その1次差
分波形と2次差分波形とをそれぞれ(b)、(c)に示
してある。
[Mathematical formula-see original document] Vout = (R2 / (2 * R1)) * (Vin (n-2) -2 * Vin (n-1) + Vin (n)) is calculated to obtain a secondary difference. FIG. 4 shows a time chart of the secondary difference calculation circuits 12, 22, and 32. Also, as shown in FIG. 7, the subject luminance has a distribution waveform shown in FIG. 7A, and its primary difference waveform and secondary difference waveform are shown in FIGS. 7B and 7C, respectively. .

【0021】上記2次差分演算回路12、22、32の出力信
号は、図1に示すように、それぞれゼロクロス検出回路
13、23、33に入力されており、2次差分演算回路12、2
2、32で得られた2次差分のゼロクロス点を検出する。
図5に示すように、このゼロクロス検出回路13(23、3
3)のコンパレータ13a の入力端子に2次差分演算回路1
2(22、32)の出力信号Vinが入力され、基準端子は接
地されている。コンパレータ13aの出力側にはフリップ
フロップ13b、13cが接続され、フリップフロップ13bの
Q出力とフリップフロップ13cの反転Q出力とがAND
回路13dに入力され、フリップフロップ13bの反転Q出力
とフリップフロップ13cのQ出力とがAND回路13eに入
力され、さらにこれらAND回路13d、13eの出力信号が
OR回路13fに入力されている。そして、図6のタイム
チャートに示すように2次差分演算回路12の出力信号V
inがパルスφ1に同期して入力され、該出力信号Vinが
ゼロレベルと交差して符号が変化した状態にある場合
に、フリップフロップ13b、13cのクロックパルスφ2に
同期してゼロクロス信号がZEROパルスとして出力さ
れる。
As shown in FIG. 1, the output signals of the secondary difference calculation circuits 12, 22, and 32 are respectively zero-cross detection circuits.
13, 23, and 33, and the second-order difference calculation circuits 12, 2
The zero-cross point of the secondary difference obtained in steps 2 and 32 is detected.
As shown in FIG. 5, the zero-cross detection circuit 13 (23, 3
3) The second difference calculation circuit 1 is connected to the input terminal of the comparator 13a.
2 (22, 32) output signal Vin is input, and the reference terminal is grounded. The output side of the comparator 13a is connected to flip-flops 13b and 13c, and the Q output of the flip-flop 13b and the inverted Q output of the flip-flop 13c are ANDed.
The inverted Q output of the flip-flop 13b and the Q output of the flip-flop 13c are input to the AND circuit 13e, and the output signals of the AND circuits 13d and 13e are input to the OR circuit 13f. Then, as shown in the timing chart of FIG.
is input in synchronization with the pulse φ1 and the output signal Vin crosses the zero level and the sign is changed, the zero-cross signal is synchronized with the clock pulse φ2 of the flip-flops 13b and 13c. Is output as

【0022】上記ゼロクロス検出回路13、23、33によっ
て得られたゼロクロス挙動の信号波形が、それぞれゼロ
クロスメモリ回路14、24、34に入力されて記憶される。
このとき、ゼロクロス挙動はそれぞれのラインセンサ10
b、20b、30b の画素位置に対応してアドレス演算回路1
5、25、35から出力されるアドレスと対応して記憶され
る。すなわち、アドレス演算回路15、25、35には第1カ
ウンタ50のカウント信号(COUNTER1)が入力さ
れ順次インクリメントしながら、中央部メモリ回路14で
は、
The signal waveforms of the zero-cross behavior obtained by the above-mentioned zero-cross detection circuits 13, 23 and 33 are input to and stored in the zero-cross memory circuits 14, 24 and 34, respectively.
At this time, the zero crossing behavior is
Address operation circuit 1 corresponding to pixel positions b, 20b, 30b
It is stored in correspondence with the addresses output from 5, 25 and 35. That is, the count signal (COUNTER1) of the first counter 50 is input to the address operation circuits 15, 25, and 35, and the address signal is sequentially incremented.

【数9】ADDRESS=COUNTER1−S 右側メモリ回路24では、ADDRESS = COUNTER1-S In the right memory circuit 24,

【数10】ADDRESS=COUNTER1−S 左側メモリ回路34では、ADDRESS = COUNTER1-S In the left memory circuit 34,

【数11】ADDRESS=COUNTER1 に従って各画素に応じてそれぞれのアドレスに記憶され
る。なお、数9式と数10式中のSは定数である。
## EQU11 ## In accordance with ADDRESS = COUNTER1, it is stored at each address according to each pixel. Note that S in Equations 9 and 10 is a constant.

【0023】また、上記アドレス演算回路25、35には第
2カウンタ60のカウント信号(COUNTER2)が入
力されており、該第2カウンタ60および前記第1カウン
タ50は制御回路40の出力信号に基づいてカウントアップ
とリセットとが行なわれる。この第2カウンタ60は、後
述するように、ゼロクロスメモリ回路24、34からデータ
の読み出しを行なう場合にアドレスをインクリメントす
る。また、アドレス演算回路15、25、35には制御回路40
からアドレス処理情報が入力され、該アドレス処理情報
に基づいてアドレス演算回路15、25、35からゼロクロス
メモリ回路14、24、34に対して所定の書込み信号と読み
出し信号とが出力される。
A count signal (COUNTER2) of a second counter 60 is input to the address arithmetic circuits 25 and 35, and the second counter 60 and the first counter 50 are controlled based on an output signal of the control circuit 40. Counting up and resetting. The second counter 60 increments an address when data is read from the zero-cross memory circuits 24 and 34, as described later. The address arithmetic circuits 15, 25, and 35 have a control circuit 40.
, Address processing information is input thereto, and predetermined write signals and read signals are output to the zero-cross memory circuits 14, 24, 34 from the address arithmetic circuits 15, 25, 35 based on the address processing information.

【0024】そして、上記ゼロクロスメモリ回路14、2
4、34の出力側には一致検出回路70が接続されており、
該一致検出回路70の出力側はゼロクロスデータの一致信
号を送出する一致情報線70a を介して制御回路40に接続
されている。また、該一致検出回路70には調整モード信
号線70b を介して調整信号が入力されている。
The zero cross memory circuits 14, 2
A match detection circuit 70 is connected to the output side of 4, 34,
The output side of the coincidence detection circuit 70 is connected to the control circuit 40 via a coincidence information line 70a for transmitting a coincidence signal of zero cross data. An adjustment signal is input to the coincidence detection circuit 70 via an adjustment mode signal line 70b.

【0025】上記一致検出回路70の一の実施例を図8に
示してあり、中央部ゼロクロスメモリ回路14の出力を
C、右側ゼロクロスメモリ回路24の出力をR、左側ゼロ
クロスメモリ回路34の出力をLとしてある。上記出力C
はAND回路71a、71b、71c に入力され、出力RはAN
D回路71b、71cに入力され、出力LはAND回路71a、7
1cに入力されている。これらAND回路71a、71b、71c
の出力はOR回路71dに入力されている。そして、前記
調整モード信号線70b を介して入力される調整信号が、
上記AND回路71a、71bに入力されるとともに、インバ
ータ75を通して信号を反転させてAND回路71c に入力
されている。したがって、調整モードが選択されて調整
信号が入力された場合(「1」となった場合)には、A
ND回路71cからは出力が得られず、中央部ゼロクロス
メモリ14の出力Cと右側ゼロクロスメモリ24の出力Rと
が「1」となった場合にはAND回路71b から出力が得
られ、出力Cと左側ゼロクロスメモリ回路34の出力Lと
が「1」となった場合にはAND回路71a から出力が得
られる。なお、ゼロクロス点に対応するデータは「1」
として記憶されているものとする。
One embodiment of the coincidence detection circuit 70 is shown in FIG. 8, in which the output of the center zero cross memory circuit 14 is C, the output of the right zero cross memory circuit 24 is R, and the output of the left zero cross memory circuit 34 is L. Output C
Is input to AND circuits 71a, 71b, 71c, and the output R is
The input L is input to the D circuits 71b and 71c, and the output L is input to the AND circuits 71a and 7c.
Entered in 1c. These AND circuits 71a, 71b, 71c
Is input to the OR circuit 71d. An adjustment signal input via the adjustment mode signal line 70b is
The signals are input to the AND circuits 71a and 71b and inverted by an inverter 75 and input to the AND circuit 71c. Therefore, when the adjustment mode is selected and an adjustment signal is input (when it becomes “1”), A
When the output is not obtained from the ND circuit 71c and the output C of the center zero cross memory 14 and the output R of the right side zero cross memory 24 become "1", the output is obtained from the AND circuit 71b, When the output L of the left zero cross memory circuit 34 becomes "1", an output is obtained from the AND circuit 71a. The data corresponding to the zero-cross point is “1”.
It is assumed to be stored as

【0026】図9は一致検出回路70の他の実施例を示
し、出力Cと出力R、出力Lは5ビットのシフトレジス
タに入力してあり、それぞれのDフリップフロップのQ
出力が、左側ゼロクロスメモリ回路34の出力Lに関して
はOR回路72a に、中央部ゼロクロスメモリ回路14の出
力Cに関してはOR回路72b 、右側ゼロクロスメモリ回
路24の出力Rに関してはOR回路72c にそれぞれ入力さ
れている。したがって、出力C、R、Lのそれぞれの連
続した5つのデータのうちのいずれか1つが「1」とな
れば、OR回路72a、72b、72c から出力「1」が得られ
る。そして、出力Cに係るOR回路72bの出力がAND
回路72d、72e、72fに入力され、出力Rに係るOR回路7
2c の出力がAND回路72e、72fに入力され、出力Lに
係るOR回路72aの出力がAND回路72d、72fに入力さ
れている。また、上記AND回路72d、72e、72fの出力
がOR回路72gに入力されており、該OR回路72gの出力
を一致検出データとしてある。すなわち、ゼロクロスメ
モリ回路14、24、34から出力されたゼロクロスデータの
連続した5ヵ所のアドレスに対して、それぞれのゼロク
ロスデータの一致比較が行なわれることになり、受光セ
ンサ10、20、30の検出に供される画素位置、即ちゼロク
ロス挙動のメモリアドレスに一致検出のための許容幅が
設けられている。そして、前記調整モード信号線70b を
介して入力される調整信号が、上記AND回路72d、71e
に入力されるとともに、インバータ75を通して信号を反
転させてAND回路72f に入力されている。したがっ
て、調整モードが選択されて調整信号が入力された場合
(「1」となった場合)には、AND回路72f からは出
力が得られず、OR回路72a、72bの出力が「1」となっ
た場合にはAND回路72dから出力が得られ、OR回路7
2b、72cの出力が「1」となった場合にはAND回路72e
から出力が得られる。なお、ゼロクロス点に対応するデ
ータは「1」として記憶されているものとする。
FIG. 9 shows another embodiment of the coincidence detecting circuit 70. The output C, the output R and the output L are inputted to a 5-bit shift register, and the Q of each D flip-flop is inputted.
The output is input to an OR circuit 72a for the output L of the left zero cross memory circuit 34, to the OR circuit 72b for the output C of the central zero cross memory circuit 14, and to the OR circuit 72c for the output R of the right zero cross memory circuit 24. ing. Therefore, if any one of the five consecutive data of the outputs C, R, and L becomes "1", the output "1" is obtained from the OR circuits 72a, 72b, 72c. The output of the OR circuit 72b relating to the output C is AND
The OR circuit 7 that is input to the circuits 72d, 72e, and 72f and related to the output R
The output of 2c is input to AND circuits 72e and 72f, and the output of the OR circuit 72a related to the output L is input to AND circuits 72d and 72f. The outputs of the AND circuits 72d, 72e, and 72f are input to an OR circuit 72g, and the output of the OR circuit 72g is used as coincidence detection data. That is, for five consecutive addresses of the zero-cross data output from the zero-cross memory circuits 14, 24, and 34, the respective zero-cross data are compared for coincidence, and the detection by the light-receiving sensors 10, 20, and 30 is performed. , Ie, a memory address having a zero-crossing behavior, is provided with an allowable width for detecting a match. Then, the adjustment signal input through the adjustment mode signal line 70b is transmitted to the AND circuits 72d and 71e.
And the signal is inverted through an inverter 75 and input to an AND circuit 72f. Therefore, when the adjustment mode is selected and the adjustment signal is input (when the adjustment signal becomes "1"), no output is obtained from the AND circuit 72f, and the outputs of the OR circuits 72a and 72b become "1". In the case where the output of the AND circuit 72d is obtained, an output is obtained from the AND circuit 72d.
When the outputs of 2b and 72c become "1", the AND circuit 72e
Gives the output. It is assumed that data corresponding to the zero-cross point is stored as “1”.

【0027】図10は一致検出回路70の別の実施例を示す
もので、この実施例では中央部ゼロクロスメモリ回路14
の出力Cが5ビットのシフトレジスタに入力され、Dフ
リップフロップのそれぞれのQ出力がOR回路73a に入
力されている。したがって、出力Cの連続した5つのデ
ータのうちのいずれか1つが「1」となれば、OR回路
73a から出力「1」が得られる。また、右側ゼロクロス
メモリ回路24の出力Rと左側ゼロクロスメモリ回路34の
出力Lは、3ビットのシフトレジスタの入力されてい
る。そして、出力Cに係るOR回路73aの出力がAND
回路73b、73c、73dに入力され、出力Rに係るシフトレ
ジスタの出力がAND回路73c、73dに入力され、出力L
に係るシフトレジスタの出力がAND回路73b、73dに入
力されている。また、AND回路73b、73c、73d の出力
はOR回路73e に入力されており、該OR回路73e の出
力を一致検出データとしてある。すなわち、図9に示し
た実施例では、中央部ゼロクロスメモリ回路14と右側ゼ
ロクロスメモリ回路24、左側ゼロクロスメモリ回路34の
いずれにも一致検出のための許容幅が設けられているた
め、一致が判断されるアドレスの幅が大きくなって測距
データが被写体距離から大きく掛離れてしまう場合が生
じるのに対して、図10に示す実施例では一致検出の許容
幅は中央部ゼロクロスメモリ回路14の出力にのみ設けて
あるから、測距データが被写体距離から掛離れてしまう
ことがない。そして、前記調整モード信号線70b を介し
て入力される調整信号が、上記AND回路73b、73cに入
力されるとともに、インバータ75を通して信号を反転さ
せてAND回路73d に入力されている。したがって、調
整モードが選択されて調整信号が入力された場合
(「1」となった場合)には、AND回路73d からは出
力が得られず、OR回路73a の出力と出力Rに係るシフ
トレジスタの出力が「1」となった場合にはAND回路
73cから出力が得られ、OR回路73aの出力と出力Lに係
るシフトレジスタの出力が「1」となった場合にはAN
D回路73b から出力が得られる。なお、ゼロクロス点に
対応するデータは「1」として記憶されているものとす
る。
FIG. 10 shows another embodiment of the coincidence detecting circuit 70. In this embodiment, the central zero cross memory circuit 14 is used.
Is input to a 5-bit shift register, and the respective Q outputs of the D flip-flops are input to an OR circuit 73a. Therefore, if any one of the five consecutive data of the output C becomes “1”, the OR circuit
The output "1" is obtained from 73a. The output R of the right-side zero-cross memory circuit 24 and the output L of the left-side zero-cross memory circuit 34 are input to a 3-bit shift register. The output of the OR circuit 73a relating to the output C is AND
The outputs of the shift register relating to the output R are inputted to the AND circuits 73c, 73d, and the output L is inputted to the circuits 73b, 73c, 73d.
Is output to the AND circuits 73b and 73d. The outputs of the AND circuits 73b, 73c and 73d are input to an OR circuit 73e, and the output of the OR circuit 73e is used as coincidence detection data. That is, in the embodiment shown in FIG. 9, since the center zero-cross memory circuit 14, the right-side zero-cross memory circuit 24, and the left-side zero-cross memory circuit 34 each have an allowable width for detecting a match, the match is determined. In contrast, in the embodiment shown in FIG. 10, the allowable width of the coincidence detection is limited to the output of the , The distance measurement data does not depart from the subject distance. The adjustment signal input through the adjustment mode signal line 70b is input to the AND circuits 73b and 73c, and is input to the AND circuit 73d after inverting the signal through the inverter 75. Therefore, when the adjustment mode is selected and the adjustment signal is input (when it becomes "1"), no output is obtained from the AND circuit 73d, and the output of the OR circuit 73a and the shift register relating to the output R are not obtained. When the output of "1" becomes "1", the AND circuit
When an output is obtained from 73c, and the output of the OR circuit 73a and the output of the shift register relating to the output L become "1", AN is output.
An output is obtained from the D circuit 73b. It is assumed that data corresponding to the zero-cross point is stored as “1”.

【0028】また、第1カウンタ50のカウント信号はデ
ータメモリ回路80のアドレスポート81に入力され、第2
カウンタ60のカウント信号は該データメモリ回路80の距
離データポート82に入力されている。さらに第1カウン
タ50と第2カウンタ60のカウント信号は、いずれも制御
回路40に入力されている。また、制御回路40からデータ
メモリ回路80に対してデータメモリ信号が出力され、該
信号に基づいてアドレスデータと距離データとがデータ
メモリ回路80に記憶される。
The count signal of the first counter 50 is input to the address port 81 of the data memory circuit 80,
The count signal of the counter 60 is input to the distance data port 82 of the data memory circuit 80. Further, the count signals of the first counter 50 and the second counter 60 are both input to the control circuit 40. Further, a data memory signal is output from the control circuit 40 to the data memory circuit 80, and address data and distance data are stored in the data memory circuit 80 based on the signal.

【0029】次に図11および図12に基づいて、被写体の
輝度情報のメモリの書き込みと読み出しの手順を説明す
る。
Next, referring to FIGS. 11 and 12, a description will be given of a procedure for writing and reading the luminance information of the subject in the memory.

【0030】測距が開始されるとラインセンサ10b、20
b、30b に電荷が蓄積され(ステップ1101)、第2カウ
ンタ60がリセットされる(ステップ1102)とともに、第
1カウンタ50がリセットされる(ステップ1103)。そし
て、各ラインセンサ10b、20b、30b の1画素に対応した
データを読み出して(ステップ1104)、読み出されたデ
ータをゼロクロスメモリ回路14、24、34に書き込む(ス
テップ1105)。なお、ステップ1104とステップ1105との
間でゼロクロス検出が実行される。次いでステップ1106
に進んで全画素について読み出しが完了したか否かを第
1カウンタ50の値により判断し、読み出されていない場
合にはステップ1107に進んで第1カウンタ50をカウント
アップしたのちステップ1104に戻って1画素読み出しと
ゼロクロスメモリ回路14、24、34への書き込みが行なわ
れる(ステップ1105)。そしてゼロクロスメモリ回路1
4、24、34にデータが書き込まれる際には、第1カウン
タ50のカウント信号に基づいてアドレス演算回路15、2
5、35からアドレスを指定されてメモリされる。このと
き、メモリされるアドレスは、前記数9式、数10式、数
11式に従って指定される。なお、アドレスが負の場合に
は書き込みは行なわれない。
When the distance measurement is started, the line sensors 10b, 20
Electric charges are accumulated in b and 30b (step 1101), the second counter 60 is reset (step 1102), and the first counter 50 is reset (step 1103). Then, data corresponding to one pixel of each of the line sensors 10b, 20b, 30b is read (step 1104), and the read data is written to the zero cross memory circuits 14, 24, 34 (step 1105). Note that zero cross detection is performed between step 1104 and step 1105. Then step 1106
To determine whether reading has been completed for all pixels based on the value of the first counter 50. If not, the flow advances to step 1107 to count up the first counter 50 and then return to step 1104. Thus, one-pixel reading and writing to the zero-cross memory circuits 14, 24, 34 are performed (step 1105). And zero cross memory circuit 1
When data is written to 4, 24, and 34, the address operation circuits 15, 2, and 3 are based on the count signal of the first counter 50.
The address is specified from 5 and 35 and stored. At this time, the addresses to be stored are the above equations (9), (10),
Specified according to equation 11. If the address is negative, no writing is performed.

【0031】全画素について読み出しが終了して前記ス
テップ1106の判定がYESとなれば、ステップ1201(図
12)に進んで第1カウンタ50をリセットする。そして、
ゼロクロスメモリ回路14、24、34からメモリを読み出し
(ステップ1202)、一致検出回路70にて中央部ゼロクロ
スメモリ回路14と右側ゼロクロスメモリ回路24、左側ゼ
ロクロスメモリ回路34のデータが一致するか否かを判断
する(ステップ1203)。データが一致している場合には
ステップ1204に進んで、当該時における、第1カウンタ
50のカウント信号(COUNTER1)の数値をアドレ
スデータとして、第2カウンタ60のカウンタ信号(CO
UNTER2)の数値を距離データとして、それぞれデ
ータメモリ回路80に書き込む。ステップ1203の判定がN
Oである場合にはステップ1205に進んで、中央部ライン
センサ10b の有効な全画素に対応したメモリデータ(基
準データ)の読み出しが完了したか否かを第1カウンタ
50の値により判断し、完了していない場合にはステップ
1206に進んで第1カウンタ50をカウントアップしたのち
ステップ1202に戻ってステップ1205までを実行する。
If reading of all pixels is completed and the determination in step 1106 is YES, step 1201 (FIG.
Proceeding to 12), the first counter 50 is reset. And
The memory is read from the zero-cross memory circuits 14, 24, and 34 (step 1202), and the coincidence detection circuit 70 determines whether the data in the central zero-cross memory circuit 14, the right-side zero-cross memory circuit 24, and the left-side zero-cross memory circuit 34 match. A judgment is made (step 1203). If the data match, proceed to step 1204, where the first counter
The numerical value of the count signal (COUNTER1) of 50 is used as address data, and the counter signal (CO
UNTER2) is written to the data memory circuit 80 as distance data. The determination in step 1203 is N
If it is O, the process proceeds to step 1205, where the first counter determines whether reading of memory data (reference data) corresponding to all valid pixels of the central line sensor 10b is completed.
Judge based on the value of 50, if not completed step
Proceeding to step 1206, the first counter 50 is counted up, and then returning to step 1202 to execute steps up to step 1205.

【0032】基準データの読み出しが完了したならばス
テップ1205からステップ1207に進んで、中央部ゼロクロ
スメモリ回路14のデータに対して右側と左側のゼロクロ
スメモリ回路24、34のデータが規定量シフトされて上記
ステップ1201からステップ1205までが実行(シフト読み
出し)されたか否かを第2カウンタ60の値により判断す
る(ステップ1207)。シフト読み出しが完了していない
場合には、第2カウンタ60をカウントアップしてステッ
プ1201に戻り、ステップ1202からステップ1205を繰り返
す。そして、シフト読み出しが完了した場合にはステッ
プ1209に進む。
When the reading of the reference data is completed, the process proceeds from step 1205 to step 1207, where the data of the right and left zero-cross memory circuits 24 and 34 are shifted by a specified amount with respect to the data of the central zero-cross memory circuit 14. It is determined from the value of the second counter 60 whether or not steps 1201 to 1205 have been executed (shift reading) (step 1207). If the shift reading has not been completed, the second counter 60 is counted up, the process returns to step 1201, and steps 1202 to 1205 are repeated. When the shift reading is completed, the process proceeds to step 1209.

【0033】このステップ1201からステップ1208までに
おけるメモリデータの読み出しは、アドレス演算回路1
5、25、35によって、前記数9式、数10式、数11式に対
応して、中央部ゼロクロスメモリ回路14からは、
The reading of the memory data from step 1201 to step 1208 is performed by the address operation circuit 1
From 5, 25, and 35, corresponding to the equations (9), (10), and (11), from the central zero-cross memory circuit 14,

【数12】ADDRESS=COUNTER1 右側ゼロクロスメモリ回路24からは、ADDRESS = COUNTER1 From the right side zero cross memory circuit 24,

【数13】 ADDRESS=COUNTER1+COUNTER2 左側ゼロクロスメモリ回路34からは、ADDRESS = COUNTER1 + COUNTER2 From the left zero cross memory circuit 34,

【数14】ADDRESS=COUNTER1+S−C
OUNTER2 に従って読み出される。なお、数14式の中のSは定数で
ある。このときの書き込みアドレスと読み出しアドレス
との関係を、次に説明する。
ADDRESS = COUNTER1 + SC
It is read according to OUTER2. Note that S in Expression 14 is a constant. The relationship between the write address and the read address at this time will be described next.

【0034】まず、第2カウンタ60のカウント信号を0
(COUNTER2=0)として、第1カウンタ50を0
から(W−1+D)までインクリメントしながら(ステ
ップ1206)、ラインセンサ10b、20b、30bの各画素に対
応したアドレスにメモリされたデータを比較してそれら
のデータの一致を検出する。したがって、COUNTE
R2=0のときには、中央部ラインセンサ10b と右側ラ
インセンサ20b の画素ではアドレスが0から(W−1+
D)までインクリメントされ、左側ラインセンサ30b の
画素ではアドレスがSから(S+W−1+D)までイン
クリメントされる。次いで第2カウンタ60をインクリメ
ントし(ステップ1208)、第2カウンタ60のカウンタ信
号を1(COUNTER2=1)とした状態で、第1カ
ウンタ50を0から(W−1+D)までインクリメントし
ながら(ステップ1206)、ラインセンサ10b、20b、30b
の各画素に対応したアドレスにメモリされたデータを比
較してそれらのデータの一致を検出する。したがって、
COUNTER2=1のときには、中央部ラインセンサ
10b に対してはアドレスが0から(W−1+D)まで、
右側ラインセンサ20b に対しては1から(W+D)ま
で、左側ラインセンサ30b に対しては(S−1)から
(S+W−2+D)までインクリメントされる。すなわ
ち、右側ゼロクロスメモリ回路24と左側ゼロクロスメモ
リ回路34のメモリデータが、中央部ゼロクロスメモリ回
路14のメモリデータに対して1画素ずつずれて一致検出
が行なわれることになる。なお、上記の「D」は検出の
遅れによって定まる定数で、一致検出回路70に図8に示
す実施例を備えた場合には「D=0」、図9および図10
に示す実施例の場合には「D=2」である。
First, the count signal of the second counter 60 is set to 0
(COUNTER2 = 0), the first counter 50 is set to 0
While incrementing from (W-1 + D) to (W-1 + D) (step 1206), the data stored in the addresses corresponding to the pixels of the line sensors 10b, 20b, and 30b are compared to detect a match between the data. Therefore, COUNTE
When R2 = 0, the addresses of the pixels of the center line sensor 10b and the right line sensor 20b are changed from 0 to (W-1 +
D), and the address of the pixel of the left line sensor 30b is incremented from S to (S + W-1 + D). Next, the second counter 60 is incremented (step 1208), and while the counter signal of the second counter 60 is 1 (COUNTER2 = 1), the first counter 50 is incremented from 0 to (W-1 + D) (step 1208). 1206), line sensors 10b, 20b, 30b
And compares the data stored at the address corresponding to each pixel to detect a match between the data. Therefore,
When COUNTER2 = 1, center line sensor
For 10b, the address is from 0 to (W-1 + D)
The value is incremented from 1 to (W + D) for the right line sensor 20b and from (S-1) to (S + W-2 + D) for the left line sensor 30b. In other words, the memory data of the right-side zero-cross memory circuit 24 and the memory data of the left-side zero-cross memory circuit 34 are shifted from the memory data of the central zero-cross memory circuit 14 one pixel at a time to perform coincidence detection. Note that “D” is a constant determined by the detection delay, and “D = 0” when the coincidence detection circuit 70 is provided with the embodiment shown in FIG.
In the case of the embodiment shown in FIG.

【0035】しかも、図9または図10に示した一致検出
回路70による場合には、比較に供されるアドレスに幅が
設けられているから、基準となるゼロクロスデータのア
ドレスに対して他の2つのゼロクロスデータの複数のア
ドレスが比較の対象となる。
Further, in the case of the coincidence detection circuit 70 shown in FIG. 9 or FIG. 10, since a width is provided for the address used for comparison, another two A plurality of addresses of one zero cross data are to be compared.

【0036】そして、第2カウンタ60をインクリメント
しながら(ステップ1208)、第2カウンタ60のカウント
信号がCOUNTER2=Sとなるまで、一致検出が繰
り返される。
Then, while incrementing the second counter 60 (step 1208), the coincidence detection is repeated until the count signal of the second counter 60 becomes COUNTER2 = S.

【0037】すなわち、ゼロクロスメモリ回路14、24、
34のメモリデータがゼロクロス点に関して一致したとき
の第2カウンタ60の値が、前記数6式におけるずれ量X
p に相当する。そして、このずれ量がステップ1204にお
いてデータメモリ回路80に距離データとしてメモリされ
ることになる。
That is, the zero-cross memory circuits 14, 24,
The value of the second counter 60 when the memory data of No. 34 coincides with the zero-cross point is equal to the shift amount X in the equation (6).
corresponds to p. Then, this shift amount is stored in the data memory circuit 80 as distance data in step 1204.

【0038】前記ステップ1207で所定のシフト読み出し
の完了が判定されたならばステップ1209に進み、ステッ
プ1204でデータメモリ回路80に書き込まれた距離データ
が図示しない撮影レンズ駆動装置に出力されて、撮影レ
ンズが所定の位置まで移動して被写体に合焦することに
なる。
If it is determined in step 1207 that the predetermined shift readout is completed, the flow advances to step 1209. In step 1204, the distance data written in the data memory circuit 80 is output to a photographic lens driving device (not shown). The lens moves to a predetermined position to focus on the subject.

【0039】なお、測距のための一致検出データを得る
場合には、図8ないし図10に示すいずれの一致検出回路
70においても調整モードが選択されない。このため、図
8に示す一致検出回路70では、インバータ75を介してA
ND回路71c にのみ「1」が入力されているから、出力
C、R、Lのいずれもが「1」となった場合にのみAN
D回路71c を介して一致検出データが得られる。図9に
示す一致検出回路70では、インバータ75を介してAND
回路72f にのみ「1」が入力されているから、OR回路
72a、72b、72c の出力がいずれも「1」となった場合に
のみAND回路72f を介して一致検出データが得られ
る。また、図10に示す一致検出回路70では、インバータ
75を介してAND回路73d にのみ「1」が入力されてい
るから、OR回路73a の出力と、出力R、Lのそれぞれ
に係るシフトレジスタの出力とが「1」となった場合に
のみAND回路73d を介して一致検出データが得られ
る。
When obtaining coincidence detection data for distance measurement, any of the coincidence detection circuits shown in FIGS.
At 70, the adjustment mode is not selected. For this reason, in the match detection circuit 70 shown in FIG.
Since "1" is input only to the ND circuit 71c, only when all of the outputs C, R and L become "1",
Match detection data is obtained via the D circuit 71c. In the coincidence detection circuit 70 shown in FIG.
Since "1" is input only to the circuit 72f, the OR circuit
Only when all the outputs of 72a, 72b and 72c become "1", coincidence detection data is obtained via the AND circuit 72f. In the match detection circuit 70 shown in FIG.
Since "1" is input only to the AND circuit 73d via the gate 75, AND is output only when the output of the OR circuit 73a and the output of the shift register associated with each of the outputs R and L become "1". Match detection data is obtained through the circuit 73d.

【0040】次に、一致検出のために所定の出力データ
を得るようにする調整について説明する。
Next, an adjustment for obtaining predetermined output data for detecting a match will be described.

【0041】図8に示す一致検出回路70では、調整信号
を入力してAND回路71c から出力が得られない状態と
するとともに、例えば右側センサ20を遮光して該右側セ
ンサ20によって被写体の輝度データが取得されないよう
にする。この状態で、所定の距離に配した被写体の輝度
データを、中央部センサ10と左側センサ30によって捕捉
する。そして、中央部センサ10を一定にした状態で、当
該被写体までの距離を測定するのに適切な一致検出デー
タがOR回路71d、即ちAND回路71aから得られるよう
に、左側センサ30の取付の状態や読み出しアドレスの開
始位置などを調整する。次いで、左側センサ30を遮光し
て中央部センサ10を一定にした状態で右側センサ20の取
付状態や読み出しアドレスの開始位置などを調整すれ
ば、上記所定の被写体距離に対して、中央部センサ10、
右側センサ20、左側センサ30から一致したデータが得ら
れる。
In the coincidence detection circuit 70 shown in FIG. 8, an adjustment signal is input so that an output cannot be obtained from the AND circuit 71c. Is not fetched. In this state, the luminance data of the subject arranged at a predetermined distance is captured by the center sensor 10 and the left sensor 30. Then, with the center sensor 10 kept constant, the state of mounting the left sensor 30 so that coincidence detection data suitable for measuring the distance to the subject is obtained from the OR circuit 71d, that is, the AND circuit 71a. And the start position of the read address. Next, if the mounting state of the right sensor 20 and the start position of the read address are adjusted while the left sensor 30 is shielded from light and the center sensor 10 is kept constant, the center sensor 10 ,
Matched data is obtained from the right sensor 20 and the left sensor 30.

【0042】また、図9に示す一致検出回路70では、調
整信号を入力してAND回路72f から出力が得られない
状態として、図8の実施例の場合と同様に、右側センサ
20と左側センサ30を交互に遮光して中央部センサ10との
間で調整すればよい。この図9に示す一致検出回路70で
は、出力C、L、Rのいずれも5ビットのシフトレジス
タのいずれかのDフリップフロップのQ出力が「1」と
なればよいから、読み出しアドレスがずれている場合で
あっても一致検出データが得られ、図8に示す一致検出
回路70に比べて調整が容易である。
Also, in the coincidence detecting circuit 70 shown in FIG. 9, the adjustment signal is input and the output from the AND circuit 72f is not obtained, as in the embodiment of FIG.
What is necessary is just to adjust between the central sensor 10 and the 20 and the left sensor 30 by alternately shielding the light. In the coincidence detection circuit 70 shown in FIG. 9, since the Q output of any one of the D flip-flops of the 5-bit shift register should be "1" for all of the outputs C, L, and R, the read address is shifted. Even if there is a match, match detection data is obtained, and adjustment is easier than with the match detection circuit 70 shown in FIG.

【0043】さらに、図10に示す一致検出回路70では、
調整信号を入力してAND回路73dから出力が得られな
い状態にして、図8および図9に示す実施例の場合と同
様に、右側センサ20と左側センサ30を交互に遮光して中
央部センサ10との間で調整を行なえばよい。この図10に
示す一致検出回路70では、出力Cの5ビットのシフトレ
ジスタのDフリップフロップのいずれかのQ出力が
「1」となっていればよいから、調整が容易であり、ま
た一致検出データから得られた被写体距離と実際の被写
体距離とのくいちがいが少ない。
Further, in the coincidence detection circuit 70 shown in FIG.
When the adjustment signal is input and the output from the AND circuit 73d cannot be obtained, the right sensor 20 and the left sensor 30 are alternately shielded from light, as in the embodiment shown in FIGS. You may need to make adjustments between 10. In the coincidence detection circuit 70 shown in FIG. 10, since the Q output of any one of the D flip-flops of the 5-bit shift register having the output C should be "1", the adjustment is easy, and the coincidence detection is performed. There is little discrepancy between the subject distance obtained from the data and the actual subject distance.

【0044】次に、図13ないし図17に示した第2実施例
を説明する。
Next, a second embodiment shown in FIGS. 13 to 17 will be described.

【0045】この第2実施例では、受光センサ10、20、
30は適宜数の画素を並設した受光素子列からなる1本の
ラインセンサと3つの結像レンズとが組合わされて構成
されており、図14に示すようにカメラの前面には3つの
結像レンズ10a、20a、30a が配設され、被写体から発せ
られた光はこれらの結像レンズ10a、20a、30a を透過し
て後方に配設されたラインセンサ8の対応する部分に結
像する。したがって、ラインセンサ8は3つの部分に分
割されて構成され、それぞれラインセンサ中央部10b 、
ラインセンサ右部20b、ラインセンサ左部30bとしてあ
る。またこれら受光センサ10、20、30はそれぞれ中央部
センサ10、右側センサ20、左側センサ30とされており、
右側センサ20と左側センサ30のそれぞれの光軸20c、30c
は中央部センサ10の光軸10c を中心として対称の位置に
ある。
In the second embodiment, the light receiving sensors 10, 20,
Numeral 30 denotes a combination of one line sensor composed of a light receiving element array in which an appropriate number of pixels are juxtaposed and three imaging lenses. As shown in FIG. Image lenses 10a, 20a, and 30a are provided, and light emitted from the subject passes through these image forming lenses 10a, 20a, and 30a to form an image on a corresponding portion of a line sensor 8 provided behind. . Therefore, the line sensor 8 is divided into three parts, each of which has a line sensor central part 10b,
The line sensor right portion 20b and the line sensor left portion 30b are provided. These light receiving sensors 10, 20, and 30 are a central sensor 10, a right sensor 20, and a left sensor 30, respectively.
Optical axes 20c and 30c of the right sensor 20 and the left sensor 30, respectively.
Are located symmetrically about the optical axis 10c of the central sensor 10.

【0046】上記ラインセンサ8には、図13に示すよう
に、センサドライバ11からの駆動信号が入力され、ライ
ンセンサ8は該駆動信号に基づいて被写体からの光の捕
捉を開始する。また、センサドライバ11は駆動制御信号
線40a によって制御回路40に接続され、制御回路40から
出力される駆動制御信号によって制御される。
As shown in FIG. 13, a drive signal from a sensor driver 11 is input to the line sensor 8, and the line sensor 8 starts capturing light from a subject based on the drive signal. The sensor driver 11 is connected to the control circuit 40 by a drive control signal line 40a, and is controlled by a drive control signal output from the control circuit 40.

【0047】他方上記ラインセンサ8の出力端子には、
図13に示すように、2次差分演算回路12が接続されてお
り、該2次差分演算回路12によってラインセンサ8で得
られた被写体の輝度分布信号の2次差分を演算する。こ
の2次差分演算回路12は、第1実施例で示した図3と同
様のものであり、前記数8式によって2次差分が演算さ
れる。
On the other hand, the output terminal of the line sensor 8
As shown in FIG. 13, a secondary difference calculation circuit 12 is connected, and the secondary difference calculation circuit 12 calculates a secondary difference of the luminance distribution signal of the subject obtained by the line sensor 8. The secondary difference calculation circuit 12 is the same as that shown in FIG. 3 shown in the first embodiment, and calculates the secondary difference by the above equation (8).

【0048】また、2次差分演算回路12の出力信号は、
図13に示すように、ゼロクロス検出回路13に入力されて
おり、2次差分演算回路12で得られた2次差分のゼロク
ロス点を検出する。このゼロクロス検出回路13は、第1
実施例の図5に示したものと同様である。
The output signal of the secondary difference calculation circuit 12 is
As shown in FIG. 13, the zero-cross point of the secondary difference that is input to the zero-cross detection circuit 13 and obtained by the secondary difference calculation circuit 12 is detected. This zero-cross detection circuit 13
This is the same as that of the embodiment shown in FIG.

【0049】上記ゼロクロス検出回路13によって得られ
たゼロクロス挙動の信号波形が、ラインセンサ中央部10
bに対応した部分とラインセンサ右部20bに対応した部
分、ラインセンサ左部30b に対応した部分とに分割され
て、各別にそれぞれゼロクロスメモリ回路14、24、34に
入力されて記憶される。このときゼロクロス挙動は、ラ
インセンサ8の右部20bと左部30bでは画素位置に対応し
てアドレス演算回路25、35から出力されるアドレスと対
応して記憶され、ラインセンサ中央部10b では第1カウ
ンタ50のカウント信号(COUNTER1)に応じて記
憶される。すなわち、アドレス演算回路25、35には第1
カウンタ50のカウント信号(COUNTER1)が入力
され、中央部メモリ回路14にはカウント信号(COUN
TER1)が入力されて順次インクリメントしながら、
中央部メモリ回路14では、
The signal waveform of the zero-crossing behavior obtained by the zero-crossing detection circuit 13 is
The part corresponding to b, the part corresponding to the line sensor right part 20b, and the part corresponding to the line sensor left part 30b are divided and respectively input to the zero cross memory circuits 14, 24, and stored. At this time, the zero-crossing behavior is stored in the right part 20b and the left part 30b of the line sensor 8 in correspondence with the address output from the address calculation circuits 25 and 35 corresponding to the pixel position, and in the line sensor central part 10b. It is stored according to the count signal (COUNTER1) of the counter 50. That is, the first address arithmetic circuits 25 and 35
The count signal (COUNTER1) of the counter 50 is input, and the count signal (COUNT) is supplied to the central memory circuit 14.
While TER1) is input and incremented sequentially,
In the central memory circuit 14,

【数15】ADDRESS=COUNTER1 右側メモリ回路24では、ADDRESS = COUNTER1 In the right memory circuit 24,

【数16】ADDRESS=COUNTER1 左側メモリ回路34では、ADDRESS = COUNTER1 In the left memory circuit 34,

【数17】ADDRESS=COUNTER1 に従って各画素に応じてそれぞれのアドレスに記憶され
る。
## EQU17 ## In accordance with ADDRESS = COUNTER1, it is stored at each address according to each pixel.

【0050】また、上記アドレス演算回路25、35には第
2カウンタ60のカウント信号(COUNTER2)が入
力されており、該第2カウンタ60および前記第1カウン
タ50は制御回路40の出力信号に基づいてカウントアップ
とリセットとが行なわれる。この第2カウンタ60は、ゼ
ロクロスメモリ回路24、34からデータの読み出しを行な
う場合にアドレスをインクリメントする。また、アドレ
ス演算回路25、35には制御回路40からアドレス処理情報
が入力され、該アドレス処理情報に基づいてアドレス演
算回路25、35からゼロクロスメモリ回路24、34に対して
所定の書込み信号と読み出し信号とが出力される。
The count signal (COUNTER2) of the second counter 60 is input to the address arithmetic circuits 25 and 35. The second counter 60 and the first counter 50 are controlled based on the output signal of the control circuit 40. Counting up and resetting. The second counter 60 increments the address when data is read from the zero cross memory circuits 24 and 34. Further, address processing information is input from the control circuit 40 to the address calculation circuits 25 and 35, and based on the address processing information, a predetermined write signal and readout are performed from the address calculation circuits 25 and 35 to the zero-cross memory circuits 24 and 34. And a signal are output.

【0051】そして、上記ゼロクロスメモリ回路14、2
4、34の出力側には一致検出回路70が接続されており、
該一致検出回路70の出力側はゼロクロスデータの一致信
号を送出する一致情報線70a を介して制御回路40に接続
されている。また、該一致検出回路70には調整モード信
号線70b を介して調整信号が入力されている。
The zero cross memory circuits 14, 2
A match detection circuit 70 is connected to the output side of 4, 34,
The output side of the coincidence detection circuit 70 is connected to the control circuit 40 via a coincidence information line 70a for transmitting a coincidence signal of zero cross data. An adjustment signal is input to the coincidence detection circuit 70 via an adjustment mode signal line 70b.

【0052】また、一致検出回路70の構成は、図8ない
し図10に示した第1実施例に係る一致検出回路70と同様
である。
The configuration of the coincidence detecting circuit 70 is the same as that of the coincidence detecting circuit 70 according to the first embodiment shown in FIGS.

【0053】また、第1カウンタ50のカウント信号はデ
ータメモリ回路80のアドレスポート81に入力され、第2
カウンタ60のカウント信号は該データメモリ回路80の距
離データポート82に入力されている。さらに第1カウン
タ50と第2カウンタ60のカウント信号は、いずれも制御
回路40に入力されている。また、制御回路40からデータ
メモリ回路80に対してデータメモリ信号が出力され、該
信号に基づいてアドレスデータと距離データとがデータ
メモリ回路80に記憶される。
The count signal of the first counter 50 is input to the address port 81 of the data memory circuit 80,
The count signal of the counter 60 is input to the distance data port 82 of the data memory circuit 80. Further, the count signals of the first counter 50 and the second counter 60 are both input to the control circuit 40. Further, a data memory signal is output from the control circuit 40 to the data memory circuit 80, and address data and distance data are stored in the data memory circuit 80 based on the signal.

【0054】次に図15ないし図17に基づいて、被写体の
輝度情報のメモリの書き込みと読み出しの手順を説明す
る。
Next, the procedure for writing and reading the luminance information of the subject in the memory will be described with reference to FIGS.

【0055】測距が開始されるとラインセンサ8に電荷
が蓄積され(ステップ1501)、第2カウンタ60がリセッ
トされ(ステップ1502)、制御回路内の図示しない読み
出し画素数カウンタがリセットされる(ステップ150
3)。
When the distance measurement is started, electric charges are accumulated in the line sensor 8 (step 1501), the second counter 60 is reset (step 1502), and the readout pixel number counter (not shown) in the control circuit is reset (step 1501). Step 150
3).

【0056】ラインセンサ8は1本で構成されているか
ら、まずそのうちのラインセンサ左部30b に関する部分
の最初の画素の読み出しが開始されたか否かが読み出し
画素数カウンタの値により判断され(ステップ1504)、
当該最初の部分の読み出しが開始されるまで1画素ずつ
出力される(ステップ1505)。当該最初の部分の読み出
しが開始されたならば、第1カウンタ50がリセットされ
る(ステップ1506)。そして、ラインセンサ左部30b の
1画素に対応したデータを読み出して(ステップ150
7)、読み出されたデータを左側ゼロクロスメモリ回路3
4に書き込む(ステップ1508)。なお、ステップ1507と
ステップ1508との間でゼロクロス検出が実行される。次
いでステップ1509に進んで全画素について読み出しが完
了したか否かを第1カウンタ50の値により判断し、読み
出されていない場合にはステップ1510に進んで第1カウ
ンタ50をカウントアップしたのちステップ1507に戻って
1画素読み出しと左側ゼロクロスメモリ回路34への書き
込みが行なわれる(ステップ1508)。そして左側ゼロク
ロスメモリ回路34にデータが書き込まれる際には、第1
カウンタ50のカウント信号に基づいてアドレス演算回路
35からアドレスを指定されてメモリされる。このとき、
メモリされるアドレスは、前記数17式に従って指定され
る。
Since the line sensor 8 is composed of one line, it is first determined whether or not the reading of the first pixel of the portion related to the line sensor left portion 30b has been started based on the value of the read pixel number counter (step S1). 1504),
Output is performed one pixel at a time until reading of the first part is started (step 1505). When the reading of the first part is started, the first counter 50 is reset (step 1506). Then, data corresponding to one pixel in the left portion 30b of the line sensor is read out (step 150).
7) Read the data to the left zero cross memory circuit 3
4 is written (step 1508). Note that zero-cross detection is performed between step 1507 and step 1508. Next, the process proceeds to step 1509, where it is determined whether reading has been completed for all pixels based on the value of the first counter 50. If not, the process proceeds to step 1510, where the first counter 50 is counted up. Returning to 1507, reading of one pixel and writing to the left zero cross memory circuit 34 are performed (step 1508). When data is written to the left zero cross memory circuit 34, the first
Address operation circuit based on the count signal of counter 50
Address is specified from 35 and stored. At this time,
The address to be stored is specified according to the above equation (17).

【0057】ラインセンサ左部30b の全画素の読み出し
が完了してステップ1509でYESとなると、ステップ16
03(図16)に進んでラインセンサ中央部10b に関する部
分の最初の画素の読み出しが開始されたか否かが読み出
し画素数カウンタの値により判断され、該最初の部分の
読み出しが開始されるまで1画素ずつ出力される(ステ
ップ1604)。当該最初の部分の読み出しが開始されたな
らば第1カウンタ50がリセットされ(ステップ1605)、
前記ステップ1507から1510と同様に、ラインセンサ中央
部10b に関して、ゼロクロス検出が行なわれながら、1
画素ずつの読み出し(ステップ1606)と中央部ゼロクロ
スメモリ14への書き込み(ステップ1607)、第1カウン
タ50の値によるラインセンサ中央部10b の全画素につい
ての読み出し完了の判断(ステップ1608)とが第1カウ
ンタ50をカウントアップしながら(ステップ1609)繰り
返される。なお、メモりされるアドレスは、数15式に従
って指定される。
When reading of all the pixels of the line sensor left portion 30b is completed and YES is obtained in step 1509, step 16 is executed.
Proceeding to 03 (FIG. 16), it is determined by the value of the read pixel counter whether or not the reading of the first pixel of the portion related to the line sensor central portion 10b has been started, and 1 is determined until the reading of the first portion is started. The data is output pixel by pixel (step 1604). If the reading of the first part is started, the first counter 50 is reset (step 1605),
As in steps 1507 to 1510, the zero cross detection is performed for the line sensor
The reading of each pixel (step 1606), the writing to the center zero cross memory 14 (step 1607), and the completion of reading of all the pixels of the line sensor center 10b based on the value of the first counter 50 (step 1608) are performed. This operation is repeated while counting up one counter 50 (step 1609). Note that the address to be memorized is specified in accordance with equation (15).

【0058】ラインセンサ中央部10b の全画素について
の読み出しが完了してステップ1608においてYESと判
断されると、ステップ1703(図17)に進んで、1画素ず
つ出力しながら(ステップ1704)ラインセンサ右部20b
に関する部分の最初の画素の読み出し開始が読み出し画
素数カウンタの値により判断され、当該最初の部分の読
み出しが開始されたならば第1カウンタ50がリセットさ
れる(ステップ1705)。そして、ラインセンサ左部30b
とラインセンサ中央部10bに関する手順と同様に、ライ
ンセンサ右部20b に関して、ゼロクロス検出が行なわれ
ながら、1画素ずつの読み出し(ステップ1706)と右側
ゼロクロスメモリ24への書き込み(ステップ1707)、第
1カウンタ50の値によるラインセンサ右部20b の全画素
についての読み出し完了の判断(ステップ1708)とが第
1カウンタ50をカウントアップしながら(ステップ170
9)繰り返される。右側ゼロクロスメモリ回路24にデー
タが書き込まれる際には、第1カウンタ50のカウント信
号に基づいてアドレス演算回路25から数16式に従って指
定されたアドレスにメモリされる。
When reading of all the pixels in the line sensor central portion 10b is completed and YES is determined in step 1608, the process proceeds to step 1703 (FIG. 17), and the line sensor is output while outputting one pixel at a time (step 1704). Right part 20b
The start of reading of the first pixel of the portion concerned is determined by the value of the read pixel number counter, and if the reading of the first portion is started, the first counter 50 is reset (step 1705). And the line sensor left part 30b
Similarly to the procedure for the line sensor central part 10b, the line sensor right part 20b is read out one pixel at a time (step 1706) and written to the right side zero cross memory 24 (step 1707) while the zero cross detection is being performed. The judgment of the completion of reading of all the pixels of the line sensor right portion 20b based on the value of the counter 50 (step 1708) is performed while counting up the first counter 50 (step 170)
9) repeated. When data is written to the right-side zero cross memory circuit 24, the data is stored in the address specified by the address arithmetic circuit 25 in accordance with Expression 16 based on the count signal of the first counter 50.

【0059】ラインセンサ8の全画素について読み出し
が終了して前記ステップ1708の判定がYESとなれば、
図12に示したステップ1201からステップ1209に至る手順
と同様に、ゼロクロスメモリ回路14、24、34からメモリ
データが読み出され、一致検出回路70にて中央部ゼロク
ロスメモリ回路14と右側ゼロクロスメモリ回路24、左側
ゼロクロスメモリ回路34のデータが一致するか否かが判
断される。そして、シフト読み出しが完了した場合に
は、データメモリ回路80から測距データが出力される
(ステップ1209)。
If reading of all pixels of the line sensor 8 is completed and the determination in the step 1708 is YES,
Similar to the procedure from step 1201 to step 1209 shown in FIG. 12, memory data is read from the zero-cross memory circuits 14, 24, and 34, and the match detection circuit 70 detects the central zero-cross memory circuit 14 and the right-side zero-cross memory circuit. 24, it is determined whether or not the data of the left zero cross memory circuit 34 matches. Then, when the shift reading is completed, the distance measurement data is output from the data memory circuit 80 (step 1209).

【0060】ゼロクロスメモリ回路14、24、34のメモリ
データの一致検出の手順においては、第1カウンタ50と
アドレス演算回路25、35によって、前記数15式、数16
式、数17式に対応して、中央部ゼロクロスメモリ回路14
からは、
In the procedure for detecting the coincidence of the memory data of the zero-cross memory circuits 14, 24, 34, the first counter 50 and the address operation circuits 25, 35 are used to calculate the equation (15) and the equation (16).
In accordance with the expression and the expression 17, the central zero cross memory circuit 14
From

【数18】ADDRESS=COUNTER1 右側ゼロクロスメモリ回路24からは、ADDRESS = COUNTER1 From the right side zero cross memory circuit 24,

【数19】 ADDRESS=COUNTER1+COUNTER2 左側ゼロクロスメモリ回路34からは、ADDRESS = COUNTER1 + COUNTER2 From the left zero cross memory circuit 34,

【数20】ADDRESS=COUNTER1+S−C
OUNTER2 に従って読み出される。なお、数20式の中のSは定数で
ある。このときの書き込みアドレスと読み出しアドレス
との関係は、前述した第1実施例の場合と同様であり、
第1COUNTER1を0から(W−1+D)までイン
クリメントしながら一致検出が行なわれる。なお、
「D」は検出の遅れによって定まる定数である。
ADDRESS = COUNTER1 + SC
It is read according to OUTER2. Note that S in Equation 20 is a constant. The relationship between the write address and the read address at this time is the same as in the case of the first embodiment described above.
Match detection is performed while incrementing the first COUNTER1 from 0 to (W-1 + D). In addition,
“D” is a constant determined by the detection delay.

【0061】この第2実施例によれば、ラインセンサを
1本としこれを3つに分割して用いるようにしたから、
上記2次差分演算回路とゼロクロス検出回路もそれぞれ
1組ずつとなる。このため、3本のラインセンサを用い
る第1実施例に示した測距装置では、それぞれのライン
センサに対応して2次差分演算回路とゼロクロス検出回
路とが3組ずつ配設される構造となるが、第2実施例に
係る測距装置では1本のラインセンサと、1組の2次差
分演算回路、ゼロクロス検出回路とでよく、部品点数を
少なくすることができる。
According to the second embodiment, since one line sensor is used and divided into three, the line sensor is used.
The secondary difference calculation circuit and the zero-cross detection circuit are also each one set. For this reason, the distance measuring apparatus shown in the first embodiment using three line sensors has a structure in which three sets of secondary difference calculation circuits and zero-cross detection circuits are provided corresponding to each line sensor. However, in the distance measuring apparatus according to the second embodiment, one line sensor, one set of a secondary difference calculation circuit, and a zero-cross detection circuit are sufficient, and the number of components can be reduced.

【0062】[0062]

【発明の効果】以上説明したようにこの発明に係るパッ
シブ型オートフォーカス装置用測距装置によれば、3組
の受光センサで被写体輝度を捕捉しそのデータから2次
差分を演算し、該2次差分のゼロクロス点を特徴点とし
てそのゼロクロスデータを記憶し、3組の受光センサの
うちの1つから得られたゼロクロスデータを基準として
他の2つの受光センサから得られたゼロクロスデータを
順次1画素ずつずらしながら3つのデータがゼロクロス
点に関して一致するか否かを比較して、一致したときの
ずらし量を距離データとして被写体までの距離を演算す
るようにしたから、相関演算して距離データを求めるも
のに比べて演算処理速度が速くなる。このため、動的な
被写体を確実に捕捉して素早いピント合わせを行なうこ
とができる。
As described above, according to the distance measuring apparatus for a passive type auto-focusing apparatus according to the present invention, the luminance of the subject is captured by three sets of light receiving sensors, and the secondary difference is calculated from the data. The zero-cross data of the next difference is stored with the zero-cross point of the next difference as a feature point, and the zero-cross data obtained from the other two light-receiving sensors is sequentially set to 1 based on the zero-cross data obtained from one of the three light-receiving sensors. Since the three data are compared with each other with respect to the zero-cross point while shifting each pixel, the distance to the subject is calculated using the shift amount when the three data match as the distance data. The calculation processing speed is faster than that required. Therefore, it is possible to reliably capture a dynamic subject and perform quick focusing.

【0063】また、調整手段を設けて、3組のうちの2
組の受光センサから得られる測距データを比較できるよ
うにしたから、一致検出のためのデータの調整作業を容
易に行なうことができる。しかも、調整手段の操作によ
って調整作業を行なえるようにしたから、受光センサを
組み込む際の初期調整時はもちろん、経年変化によって
受光センサの取付誤差が生じた場合であっても調整作業
を行なうことができる。
Further, an adjusting means is provided so that two of the three sets can be adjusted.
Since the distance measurement data obtained from the pair of light receiving sensors can be compared with each other, it is possible to easily adjust the data for detecting the coincidence. In addition, since the adjustment work can be performed by operating the adjustment means, the adjustment work can be performed not only during the initial adjustment when the light receiving sensor is incorporated, but also when the mounting error of the light receiving sensor occurs due to aging. Can be.

【0064】加えて、2次差分のゼロクロスデータを比
較するものであるため、ラインセンサ上の被写体輝度分
布のパターンに依存することがないから、高精度に距離
データを取得することができる。
In addition, since the zero-cross data of the secondary difference is compared, the distance data can be obtained with high accuracy because it does not depend on the pattern of the subject luminance distribution on the line sensor.

【図面の簡単な説明】[Brief description of the drawings]

【図1】このパッシブ型オートフォーカス装置用測距装
置の回路ブロック図である。
FIG. 1 is a circuit block diagram of a distance measuring device for a passive type autofocus device.

【図2】受光センサの概略の構造を示す側面図である。FIG. 2 is a side view showing a schematic structure of a light receiving sensor.

【図3】ラインセンサの出力から2次差分を演算する2
次差分演算回路の回路図である。
FIG. 3 is a diagram illustrating a calculation of a secondary difference from an output of a line sensor.
It is a circuit diagram of a next difference calculation circuit.

【図4】図3の回路におけるタイムチャートである。FIG. 4 is a time chart in the circuit of FIG. 3;

【図5】2次差分演算回路によって求められた2次差分
信号からゼロクロス点を検出するゼロクロス検出回路の
回路図である。
FIG. 5 is a circuit diagram of a zero-crossing detection circuit that detects a zero-crossing point from a secondary difference signal obtained by a secondary difference calculation circuit.

【図6】図5の回路におけるタイムチャートである。FIG. 6 is a time chart in the circuit of FIG. 5;

【図7】被写体輝度分布とそれに対する1次差分と2次
差分を示す図である。
FIG. 7 is a diagram showing a subject luminance distribution and primary and secondary differences therefrom.

【図8】一致検出回路の一の実施例を示す回路図であ
る。
FIG. 8 is a circuit diagram showing one embodiment of a coincidence detection circuit.

【図9】一致検出回路の他の実施例を示す回路図であ
る。
FIG. 9 is a circuit diagram showing another embodiment of the coincidence detection circuit.

【図10】一致検出回路の別の実施例を示す回路図であ
る。
FIG. 10 is a circuit diagram showing another embodiment of the coincidence detection circuit.

【図11】ラインセンサから得られたデータをゼロクロ
スメモリ回路に書き込む手順を示すフローチャートであ
る。
FIG. 11 is a flowchart illustrating a procedure for writing data obtained from a line sensor into a zero cross memory circuit.

【図12】ゼロクロスメモリ回路に記憶されたデータの
一致を検出するために、該ゼロクロスメモリ回路から所
定のデータを読み出す手順を示すフローチャートであ
る。
FIG. 12 is a flowchart showing a procedure for reading predetermined data from the zero-cross memory circuit in order to detect a coincidence of data stored in the zero-cross memory circuit.

【図13】このパッシブ型オートフォーカス装置用測距
装置の第2実施例の回路ブロック図である。
FIG. 13 is a circuit block diagram of a second embodiment of the distance measuring apparatus for a passive type autofocus apparatus.

【図14】第2実施例の受光センサの概略の構造を示す
側面図である。
FIG. 14 is a side view showing a schematic structure of a light receiving sensor according to a second embodiment.

【図15】ラインセンサから得られたデータをゼロクロ
スメモリ回路に書き込む手順を示す第2実施例に係るフ
ローチャートであって、ラインセンサの左部に関するも
のである。
FIG. 15 is a flowchart illustrating a procedure for writing data obtained from a line sensor into a zero-cross memory circuit according to a second embodiment, and relates to a left portion of the line sensor.

【図16】ラインセンサから得られたデータをゼロクロ
スメモリ回路に書き込む手順を示す第2実施例に係るフ
ローチャートであって、ラインセンサの中央部に関する
ものである。
FIG. 16 is a flowchart according to a second embodiment illustrating a procedure for writing data obtained from a line sensor into a zero-cross memory circuit, and relates to a central portion of the line sensor.

【図17】ラインセンサから得られたデータをゼロクロ
スメモリ回路に書き込む手順を示す第2実施例に係るフ
ローチャートであって、ラインセンサの右部に関するも
のである。
FIG. 17 is a flowchart illustrating a procedure for writing data obtained from a line sensor into a zero-cross memory circuit according to a second embodiment, and relates to a right portion of the line sensor.

【図18】測距原理を示す光路図である。FIG. 18 is an optical path diagram illustrating a principle of distance measurement.

【図19】測距原理に基づいて測定手順を説明するため
の図で、受光素子列で検出される被写体像の輝度分布に
関する信号図である。
FIG. 19 is a diagram for explaining a measurement procedure based on the principle of distance measurement, and is a signal diagram relating to a luminance distribution of a subject image detected by a light receiving element array.

【符号の説明】[Explanation of symbols]

10 受光センサ 20 受光センサ 30 受光センサ 10a 結像レンズ 20a 結像レンズ 30a 結像レンズ 10b ラインセンサ中央部 20b ラインセンサ右部 30b ラインセンサ左部 11 センサドライバ 12 2次差分演算回路 13 ゼロクロス検出回路 14、24、34 ゼロクロスメモリ回路 25、35 アドレス演算回路 40 制御回路 50 第1カウンタ 60 第2カウンタ 70 一致検出回路 80 データメモリ回路 10 Receiving sensor 20 Receiving sensor 30 Receiving sensor 10a Imaging lens 20a Imaging lens 30a Imaging lens 10b Line sensor central part 20b Line sensor right part 30b Line sensor left part 11 Sensor driver 12 Secondary difference calculation circuit 13 Zero cross detection circuit 14 , 24, 34 Zero cross memory circuit 25, 35 Address operation circuit 40 Control circuit 50 First counter 60 Second counter 70 Match detection circuit 80 Data memory circuit

Claims (1)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 被写体の輝度分布を捕捉する3組の受光
センサと、 上記それぞれの受光センサの出力信号の2次差分を算出
する2次差分演算回路と、 上記それぞれの2次差分演算回路の出力信号のゼロクロ
ス点を検出するゼロクロス検出回路と、 上記それぞれのゼロクロス検出回路によって得られたゼ
ロクロス挙動信号を記憶するゼロクロスメモリ回路と、 上記それぞれのゼロクロスメモリ回路に記憶されたゼロ
クロス挙動信号を比較してこれらの一致を検出する一致
検出回路と、 上記一致回路に、上記3組のうちの1組を基準センサと
し、該基準センサを含む2組の受光センサのデータの一
致処理を行なう調整手段を設け、 被写体までの距離の測定時には、上記基準センサから得
られたゼロクロス挙動信号に対して、他の2つの受光セ
ンサから得られたゼロクロス挙動信号を順次スライドさ
せてこれらのゼロクロス挙動信号の一致を上記一致検出
回路により検出し、該スライド量から被写体までの距離
を演算することを特徴とするパッシブ型オートフォーカ
ス装置用測距装置。
1. A light receiving sensor comprising: three sets of light receiving sensors for capturing a luminance distribution of a subject; a second difference calculating circuit for calculating a second difference between output signals of the respective light receiving sensors; A zero-cross detection circuit that detects a zero-cross point of the output signal, a zero-cross memory circuit that stores a zero-cross behavior signal obtained by each of the above-described zero-cross detection circuits, and a zero-cross behavior signal that is stored in each of the above-described zero-cross memory circuits. A coincidence detecting circuit for detecting coincidence between them; and an adjusting means for performing coincidence processing of data of two sets of light receiving sensors including one of the three sets as a reference sensor and the two sets of light receiving sensors including the reference sensor. When measuring the distance to the subject, the other two light receiving sensors are used in response to the zero-crossing behavior signal obtained from the reference sensor. A passive auto-focusing device characterized in that the zero-crossing behavior signals obtained from the sensors are sequentially slid, the coincidence of these zero-crossing behavior signals is detected by the coincidence detection circuit, and the distance to the subject is calculated from the sliding amount. Distance measuring device.
JP29802291A 1991-10-18 1991-10-18 Distance measuring device for passive autofocus system Expired - Fee Related JP3025565B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP29802291A JP3025565B2 (en) 1991-10-18 1991-10-18 Distance measuring device for passive autofocus system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP29802291A JP3025565B2 (en) 1991-10-18 1991-10-18 Distance measuring device for passive autofocus system

Publications (2)

Publication Number Publication Date
JPH05107461A JPH05107461A (en) 1993-04-30
JP3025565B2 true JP3025565B2 (en) 2000-03-27

Family

ID=17854105

Family Applications (1)

Application Number Title Priority Date Filing Date
JP29802291A Expired - Fee Related JP3025565B2 (en) 1991-10-18 1991-10-18 Distance measuring device for passive autofocus system

Country Status (1)

Country Link
JP (1) JP3025565B2 (en)

Also Published As

Publication number Publication date
JPH05107461A (en) 1993-04-30

Similar Documents

Publication Publication Date Title
US4333716A (en) Focus detection system
WO2006068160A1 (en) Focus detection apparatus and focus detection method
JPH0311443B2 (en)
JP3025565B2 (en) Distance measuring device for passive autofocus system
JP2954720B2 (en) Distance measuring device for passive autofocus system
JP3025564B2 (en) Distance measuring device for passive autofocus system
JP2954719B2 (en) Distance measuring device for passive autofocus system
JP3064064B2 (en) Distance measuring device for passive autofocus system
JP2954718B2 (en) Distance measuring device for passive autofocus system
JP2954723B2 (en) Distance measuring device for passive autofocus system
JP3025563B2 (en) Distance measuring device for passive autofocus system
JP2954721B2 (en) Distance measuring device for passive autofocus system
JP2954722B2 (en) Distance measuring device for passive autofocus system
JP2954724B2 (en) Distance measuring device for passive autofocus system
JP2993754B2 (en) Distance measuring device for passive autofocus system
JP3064063B2 (en) Distance measuring device for passive autofocus system
JP3064062B2 (en) Distance measuring device for passive autofocus system
JP3080768B2 (en) Distance measuring device for passive autofocus system
JPH05107460A (en) Distance measuring device for passive autofocusing apparatus
JPH05107459A (en) Distance measuring device for passive autofocusing apparatus
JP3375491B2 (en) Distance sensor
US5274415A (en) Range finder for passive type autofocussing device
JPH04277710A (en) Range-finder for passive type automatic focusing device
JPH04277708A (en) Range finder for passive type automatic focusing device
JPH04277709A (en) Range-finder for passive type automatic focusing device

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19991221

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313532

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313532

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090121

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees