JPH03266419A - Four-layer mask pattern - Google Patents

Four-layer mask pattern

Info

Publication number
JPH03266419A
JPH03266419A JP6416990A JP6416990A JPH03266419A JP H03266419 A JPH03266419 A JP H03266419A JP 6416990 A JP6416990 A JP 6416990A JP 6416990 A JP6416990 A JP 6416990A JP H03266419 A JPH03266419 A JP H03266419A
Authority
JP
Japan
Prior art keywords
layer
etching
resist
film
mask
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP6416990A
Other languages
Japanese (ja)
Inventor
Kazunori Tsujimoto
和典 辻本
Shinichi Taji
新一 田地
Atsushi Saiki
斉木 篤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP6416990A priority Critical patent/JPH03266419A/en
Publication of JPH03266419A publication Critical patent/JPH03266419A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To make it possible to conduct a highly precise working on a microscopic groove by a method wherein, after a first layer has been dry-etched using a resist, a second layer and a third layer as etching masks; the resist, the second layer and the third layer are removed, and a substrate or a thin film is etched using the first layer only as an etching mask. CONSTITUTION:A first layer film 7, a second layer film 8 and a third layer film 9 are formed on a substrate, the third film 9 is coated with a resist, and a pattern 10 is formed. After the first, second and third layers have been dry- etched using the resist pattern 10 as an etching mask, the substrate 1 is etched using the patterned first layer as a mask leaving the first layer only. Accordingly, the resist pattern 10 of the uppermost layer of the mask can be transferred to the lowermost layer 7, and the thickness of the lowest layer 7 can be thinned off to the extent which is suitable for etching of the base substrate. As a result, the decrease in etching speed of the base material, using an etching mask having a high aspect ratio, can be prevented.

Description

【発明の詳細な説明】[Detailed description of the invention] 【産業上の利用分野】[Industrial application field]

本発明はエツチングマスクを形成する方法に関し、特に
、高い基板段差上にマスクパターンを形成する場合に、
従来の三層マスクパターンではマスクの厚さが1.5か
ら2.0μmと非常に厚いため、幅が0.5μm以下の
狭い溝や孔パターンでは高アスペクト比のエツチングに
なってエツチングが起こりにくいことを防止するのに好
適なマスクパターン形成法に関する。
The present invention relates to a method of forming an etching mask, particularly when forming a mask pattern on a high substrate step.
In conventional three-layer mask patterns, the mask thickness is extremely thick at 1.5 to 2.0 μm, so narrow groove or hole patterns with a width of 0.5 μm or less result in high aspect ratio etching, making it difficult to etch. The present invention relates to a mask pattern forming method suitable for preventing this.

【従来の技術】[Conventional technology]

従来、高い段差上にマスクパターンを形成する場合には
、レジストの塗布膜厚不均一や露光不均一を防止するた
めその段差を一旦平坦化してその上に光、電子線、X線
等のレジストパターンを形成する必要があった。そのた
めに、例えば、特願昭50−32195に記載されてい
るような三層マスクパターンが用いられていた。 これは、第2図に示すように、下地基板1あるいは薄膜
2もしくは3上に凹凸部20が存在する(図a)とき、
まず平坦化のための2.0μm前後の厚い第一層8を形
成し、その上に第一層8のドライエツチング時にエツチ
ングマスクとなる0、1μm前後の薄い第二層9を形成
し、第二層9の上に光、電子線、X線に感光するレジス
ト10をパターニング(図b)して、レジストパターン
を第二層9.第一層8にドライエツチングで転写した後
(図c、d)、その第一層8と第二層9の積層膜もしく
は第二層9を除去した第一層8のみをエツチングマスク
にして(図e)第一層8の下地の基板1もしくは薄膜2
,3をエツチングする方法が用いられていた。 この時、第一層8は通常、レジスト材料を加熱ベークし
たものであり、第二層9は、第一層8をドライエツチン
グする際にエツチングマスクになるSOG (スピンオ
ングラス: 5pin on glass)やチタンシ
リカ(Ti−5i−○X)等の無機材料である。第二層
9はフッソ等のハロゲンを含むガスでドライエツチング
され、第一層8はパターニングされたレジスト10と第
二層9の積層膜をエツチングマスクにして、酸素を含む
ガスでドライエツチングされる。この時、同時にレジス
トパターン10はエツチングで除去されるので、実質的
なマスクは第二層9である。第一層8のエツチング後、
通常は第二層9がエツチング除去されるが、第二層9を
残し、第一層8と第二層9の積層膜のままで下地材料の
エツチングマスクとする場合もある。
Conventionally, when forming a mask pattern on a high level difference, in order to prevent uneven resist coating thickness and uneven exposure, the level difference is flattened and a resist using light, electron beams, X-rays, etc. is applied on top of the level difference. A pattern needed to be formed. For this purpose, for example, a three-layer mask pattern as described in Japanese Patent Application No. 50-32195 has been used. As shown in FIG. 2, when an uneven portion 20 exists on the base substrate 1 or the thin film 2 or 3 (FIG. a),
First, a thick first layer 8 of around 2.0 μm for planarization is formed, and a thin second layer 9 of around 0.1 μm is formed thereon to serve as an etching mask during dry etching of the first layer 8. A resist 10 sensitive to light, electron beams, and X-rays is patterned on the second layer 9 (FIG. b), and the resist pattern is applied to the second layer 9. After transferring to the first layer 8 by dry etching (Figures c and d), use only the laminated film of the first layer 8 and the second layer 9 or the first layer 8 with the second layer 9 removed as an etching mask ( Figure e) Substrate 1 or thin film 2 underlying the first layer 8
, 3 was used. At this time, the first layer 8 is usually made by heating and baking a resist material, and the second layer 9 is made of SOG (spin on glass: 5 pin on glass) or the like, which becomes an etching mask when dry etching the first layer 8. It is an inorganic material such as titanium silica (Ti-5i-○X). The second layer 9 is dry-etched with a gas containing halogen such as fluorine, and the first layer 8 is dry-etched with a gas containing oxygen using the laminated film of the patterned resist 10 and the second layer 9 as an etching mask. . At this time, since the resist pattern 10 is removed by etching at the same time, the second layer 9 serves as a substantial mask. After etching the first layer 8,
Usually, the second layer 9 is removed by etching, but there are cases where the second layer 9 is left and the laminated film of the first layer 8 and the second layer 9 is used as an etching mask for the base material.

【発明が解決しようとする課題】[Problem to be solved by the invention]

LSIの微細加工を行うドライエツチングでは、エツチ
ングされる溝あるいは孔の幅が小さく深い部分でエツチ
ング速度が低下する問題がある。この現象は溝幅や孔径
が0.5μm以下に小さい場合やエツチング深さが1.
0μm以上に深くなると顕著になってくる。 一方、LSIの高集積化が進むにつれて表面構造は複雑
かつ凹凸が著しくなり、この上にレジストをパターニン
グするために前記のような三層マスクパターンが用いら
れている。しかし従来においては、表面凹凸を平坦化す
るための最下層の膜厚が2.0μm前後と厚いため、そ
のような厚い膜を例えば、開口幅もしくは開口径が0.
2 μmの溝や孔にパターニングしようとすると、アス
ペクト比(高さ7幅)が10になり、非常に細く深いマ
スクになってしまう、そのため、下地層のエツチング初
期から非常に細く深い凹部底面のエツチングを行うこと
になり、前記のエツチング速度の低下が顕著になるとい
う問題があった。
Dry etching for microfabrication of LSIs has a problem in that the etching speed decreases in deep and narrow grooves or holes. This phenomenon occurs when the groove width or hole diameter is as small as 0.5 μm or less, or when the etching depth is 1.5 μm or less.
It becomes noticeable when the depth becomes 0 μm or more. On the other hand, as the integration of LSIs progresses, the surface structure becomes more complex and uneven, and a three-layer mask pattern as described above is used to pattern a resist thereon. However, in the past, the thickness of the bottom layer for flattening the surface unevenness is as thick as around 2.0 μm, so such a thick film is used for example when the opening width or opening diameter is 0.0 μm.
When attempting to pattern a 2 μm groove or hole, the aspect ratio (height 7 width) becomes 10, resulting in a very thin and deep mask. There was a problem in that etching was performed, and the above-mentioned reduction in etching rate became noticeable.

【課題を解決するための手段】[Means to solve the problem]

上記問題を解決するために本発明においては。 四層マスクパターンを形成する。 形成方法は、まず基板あるいは薄膜の表面上に第一層の
膜を形成し、続いてその第一層の膜上に第二層の膜を、
さらにその上に第三層の膜を形成し、その第三の膜上に
光、電子線、X線のいずれかに感光するレジストを塗布
して、そのレジストに光、電子線、X線のいずれかを照
射してパターンを形成した後、そのレジストパターンを
エツチングマスクにして第三層をドライエツチングし。 続いてパターニングされたレジストと第三層をエツチン
グマスクに第二層をドライエツチングし、続いてパター
ニングされたレジスト、第三層、第二層をエツチングマ
スクに第一層をドライエツチングした後、レジスト、第
三層、第二層を除去して、第一層のみを残し、このパタ
ーニングされた第一層のみをエツチングマスクにして前
記基板あるいは薄膜をエツチングする。
In order to solve the above-mentioned problem, in the present invention. Form a four-layer mask pattern. The formation method is to first form a first layer film on the surface of a substrate or thin film, then to form a second layer film on the first layer film.
Furthermore, a third layer film is formed on top of that, and a resist sensitive to light, electron beams, or X-rays is coated on the third film. After forming a pattern by irradiating one of them, the third layer is dry etched using the resist pattern as an etching mask. Next, the patterned resist and the third layer are used as an etching mask, and the second layer is dry-etched, and then the patterned resist, the third layer, and the second layer are used as an etching mask, and the first layer is dry-etched. , the third layer and the second layer are removed, leaving only the first layer, and the substrate or thin film is etched using only the patterned first layer as an etching mask.

【作用】[Effect]

本発明によれば、マスク最上層のレジストパターンを高
精度に最下層に転写でき、かつ、最下層の厚さを下地基
板のエツチングに好都合な程度に薄くできる。
According to the present invention, the resist pattern on the uppermost layer of the mask can be transferred to the lowermost layer with high precision, and the thickness of the lowermost layer can be made thin enough to be convenient for etching the underlying substrate.

【実施例】【Example】

(実施例1) 第1図に示すような手順により四層マスクパターンを形
成した。1μm厚の酸化シリコンの段差20上に形成さ
れた0、3μm厚のポリシリコン3の上に、まずCVD
 (化学気層成長)法により酸化シリコンを0.2μm
堆積させた第一層の膜7を形成し、続いてその第一層7
の膜上に光レジスト(フェノールノボラック系樹脂、例
えばシプレー社AZ1350J等)を2.0μmの厚さ
に塗布し、200から250℃の温度で加熱した第二層
の膜8を形成する。さらにその上に0.1μm厚のSO
Gからなる第三層の膜9を形成し、その第三層9の膜上
に電子線用レジスト(例えばPMMA−ポリメチルメタ
クリレート)10を塗布して、電子線照射、現像、ベー
クによりパターニングを行った(図a)。 このレジストパターン10をエツチングマスクにして第
三層9のSOGをCF、ガスのプラズマにより異方性ド
ライエツチングしく図b)、続いてパターニングされた
レジスト10と5OG9をエツチングマスクに、ベーク
したレジストからなる第二層8を、酸素を主成分にした
ガスで異方性ドライエツチングした(図c)、この時、
最上層のレジスト10は同時にエツチングされて消滅し
た。 続いて、5OG9、ベークレジスト8の二層膜をマスク
に、CHF□で第一層酸化シリコン7を異方性ドライエ
ツチングした(図d)、この時。 第三層の5OG9は同時にエツチング除去された。 その後、第二層8を酸素プラズマでアッシャ−して除去
し、0.2μm厚の酸化シリコンマスク7を形成した(
図e)、これをエツチングマスクにして、下地ポリシリ
コンをC1□でドライエツチングし、0.2μm幅の微
細な溝を高精度に加工することができた。 (実施例2) 実施例1において、第一層の酸化シリコン7をポリイミ
ド樹脂で置き換えた構造の四層マスクパターンを形成し
た。以下に、その手順を示す。 実施例1と同様の酸化シリコン段差20上のポリシリコ
ン表面に、0.5μm厚のポリイミドイソインドロキナ
ゾリンジオン樹脂(ポリイミド系樹脂)7を塗布し、3
50℃の加熱で硬化させた。 その上に、実施例1と同様にベークレジストからなる第
二層8、SoGからなる第三層9、及び最上層のレジス
ト膜10の形成後、上記レジスト10を電子線描画法に
よりパターニングし、SOG9のドライエツチングまで
の工程を実施例1と同様に行った。 その後、最上層レジスト10と5OG9をマスクに酸素
を主成分とするガスで第二層8と第一層7を連続でドラ
イエツチングした。続いてSOG膜9をフッ酸(HF)
を含む水溶液で除去し、さらに第二層レジスト8をレジ
スト現像液等を含むレジスト溶媒で除去した。この時、
前記ポリイミドイソインドロキナゾリンジオン樹脂から
なる第一層パターン7はこの溶媒にほとんど不溶の条件
とした。これにより、0.2μm幅のポリイミドイソイ
ンドロキナゾリンジオン樹脂マスクパターン7を形成し
た。 このマスクを用いて下地ポリシリコンを高精度にドライ
エツチングすることができた。 本発明ではここに述べた実施例の他に次のような汎用性
を有する。 下地材料は前記ポリシリコン以外にシリコンやG a 
A s基板、アルミニウム、タングステン、酸化シリコ
ン、窒化シリコン、窒化チタン、タングステンシリサイ
ド等LSIを構成するいずれの材料でもよい、さらに、
マスクパターンの第一層は前記酸化シリコン、ポリイミ
ドイソインドロキナゾリンジオン樹脂の他、他のポリイ
ミド系樹脂、窒化シリコン、アルミニウム、タングステ
ン、モリブデン、チタン、タンタル、および、これらの
金属の酸化物、窒化物等でもよい。第二層はベークレジ
ストの他、ポリイミド系樹脂等でもよい。 第三層はSOGの他チタンシリカ(Ti−8i −0x
)、チタン、タンタル、タングステン、および、これら
の金属の酸化物、窒化物等でもよい。 また、マスクにイオンが蓄積して帯電し、下地膜のエツ
チング形状に傾斜がつく場合があり、このような場合に
は、導電性の例えばチタン等の金属材料をマスクにする
とマスクへの帯電が防止され、下地膜エツチング形状の
傾斜が改善される場合があった。 さらに、第一層から第三層の膜のドライエツチングにお
いてはガス種、エツチング条件は異なっても1本発明の
効果に変わりはない。
(Example 1) A four-layer mask pattern was formed by the procedure shown in FIG. First, CVD was applied on the polysilicon 3 with a thickness of 0.3 μm formed on the step 20 of silicon oxide with a thickness of 1 μm.
Silicon oxide is grown to 0.2 μm using the (chemical vapor deposition) method.
forming a deposited first layer of film 7;
A photoresist (phenol novolak resin, such as Shipley AZ1350J) is coated on the film to a thickness of 2.0 μm, and heated at a temperature of 200 to 250° C. to form a second layer film 8. Furthermore, on top of that, a 0.1 μm thick SO
A third layer film 9 made of G is formed, an electron beam resist (for example, PMMA-polymethyl methacrylate) 10 is applied on the third layer 9, and patterning is performed by electron beam irradiation, development, and baking. (Figure a). Using this resist pattern 10 as an etching mask, the SOG of the third layer 9 is anisotropically dry-etched using CF and gas plasma (Fig. b). Then, using the patterned resist 10 and 5OG9 as an etching mask, the baked resist is etched. The second layer 8 was anisotropically dry etched with a gas containing oxygen as the main component (Figure c).
The uppermost layer of resist 10 was simultaneously etched and disappeared. Subsequently, using the two-layer film of 5OG9 and bake resist 8 as a mask, the first layer silicon oxide 7 was anisotropically dry etched with CHF□ (Figure d). The third layer of 5OG9 was etched away at the same time. Thereafter, the second layer 8 was removed by ashering with oxygen plasma, and a silicon oxide mask 7 with a thickness of 0.2 μm was formed (
Using this as an etching mask, the underlying polysilicon was dry etched with C1□, and a fine groove with a width of 0.2 μm could be processed with high precision. (Example 2) In Example 1, a four-layer mask pattern having a structure in which the first layer of silicon oxide 7 was replaced with polyimide resin was formed. The procedure is shown below. A 0.5 μm thick polyimide isoindoquinazolinedione resin (polyimide resin) 7 is applied to the polysilicon surface on the silicon oxide step 20 similar to that in Example 1.
It was cured by heating at 50°C. Thereon, a second layer 8 made of bake resist, a third layer 9 made of SoG, and an uppermost resist film 10 are formed in the same manner as in Example 1, and then the resist 10 is patterned by electron beam lithography, The steps up to dry etching of SOG9 were performed in the same manner as in Example 1. Thereafter, the second layer 8 and first layer 7 were successively dry etched using a gas containing oxygen as a main component using the uppermost resist layer 10 and 5OG9 as masks. Next, the SOG film 9 is coated with hydrofluoric acid (HF).
The second layer resist 8 was further removed with a resist solvent containing a resist developer or the like. At this time,
The first layer pattern 7 made of the polyimide isoindoquinazolinedione resin was almost insoluble in this solvent. As a result, a polyimide isoindoquinazolinedione resin mask pattern 7 having a width of 0.2 μm was formed. Using this mask, we were able to dry-etch the underlying polysilicon with high precision. In addition to the embodiments described here, the present invention has the following versatility. In addition to the above-mentioned polysilicon, the base material may be silicon or Ga.
A s substrate, any material constituting an LSI such as aluminum, tungsten, silicon oxide, silicon nitride, titanium nitride, tungsten silicide, etc. may be used;
The first layer of the mask pattern is made of silicon oxide, polyimide isoindoquinazoline dione resin, other polyimide resins, silicon nitride, aluminum, tungsten, molybdenum, titanium, tantalum, and oxides and nitrides of these metals. It can also be things. The second layer may be made of polyimide resin or the like in addition to bake resist. The third layer is made of titanium silica (Ti-8i-0x) in addition to SOG.
), titanium, tantalum, tungsten, and oxides and nitrides of these metals. In addition, ions may accumulate on the mask and become electrically charged, causing the etched shape of the underlying film to become sloped. In such cases, using a conductive metal material such as titanium as a mask will reduce the electrical charge on the mask. In some cases, this problem was prevented and the slope of the underlying film etching shape was improved. Further, in the dry etching of the first to third layer films, the effects of the present invention remain the same even if the gas type and etching conditions are different.

【発明の効果】【Effect of the invention】

本発明により、LSIの高集積化が進んで表面の凹凸が
大きくなった場合でも、第二層膜の平坦化効果により高
精度なレジストパターンを形成でき、かつ、最終的に形
成されるマスクの厚さをLSI表面の凹凸の程度、すな
わち第二層膜の厚さに関わらず、第一層の膜厚のみで決
定できるので。 下地基板もしくは薄膜のエツチングに好都合な厚さに設
定できる。この効果により、典型的には、第一層の膜厚
を0.5μm程度にして、高アスペクト比のエツチング
マスクによる下地材料のエッチ速度の低下等を防止でき
、0.2から0.1μmレベルの高精度微細加工を達成
できる。
According to the present invention, even when the surface unevenness becomes large due to the progress of high integration of LSI, a highly accurate resist pattern can be formed due to the flattening effect of the second layer film, and the resist pattern that is finally formed can be The thickness can be determined only by the thickness of the first layer, regardless of the degree of unevenness on the LSI surface, that is, the thickness of the second layer. The thickness can be set to be convenient for etching the underlying substrate or thin film. Due to this effect, it is possible to prevent the etch rate of the underlying material from decreasing due to a high aspect ratio etching mask by setting the first layer thickness to typically about 0.5 μm, and it is possible to prevent the etching rate of the underlying material from decreasing due to a high aspect ratio etching mask. High-precision micromachining can be achieved.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明の一実施例になる四層マスクパターンに
よるパターン形成工程を示す断面図、第2図は従来の三
層マスクパターンによるパターン形成工程を示す断面図
である。 符号の説明 1・・・シリコン基板、2・・・酸化シリコン段差、3
・・・ポリシリコン膜、4・・・第一層ベークレジスト
、5・・・第二層SOG、6・・・第三層レジストパタ
ーン(最上層)、7・・・第一層酸化シリコン、8・・
・第二層ベークレジスト層、9・・・第三層SOG、1
0・・第 1 図 篤 図
FIG. 1 is a sectional view showing a pattern forming process using a four-layer mask pattern according to an embodiment of the present invention, and FIG. 2 is a sectional view showing a pattern forming process using a conventional three-layer mask pattern. Explanation of symbols 1...Silicon substrate, 2...Silicon oxide step, 3
... Polysilicon film, 4... First layer bake resist, 5... Second layer SOG, 6... Third layer resist pattern (top layer), 7... First layer silicon oxide, 8...
・Second layer bake resist layer, 9...Third layer SOG, 1
0...1st figure Atsushizu

Claims (1)

【特許請求の範囲】 1、エッチングされる基板あるいは薄膜の上にエッチン
グマスクを形成する工程において、その基板あるいは薄
膜の表面上にまず第一層の膜を形成し、続いてその第一
層の膜上に第二層の膜を、さらにその上に第三層の膜を
形成し、その第三の膜上に光、電子線、X線のいずれか
に感光するレジストを塗布して、そのレジストに光、電
子線、X線のいずれかを照射してパターンを形成した後
、そのレジストパターンをエッチングマスクにして第三
層をドライエッチング(プラズマエッチングともいう)
し、続いてパターニングされたレジストと第三層をエッ
チングマスクに第二層をドライエッチングし、続いてパ
ターニングされたレジスト、第三層、第二層をエッチン
グマスクに第一層をドライエッチングした後、レジスト
、第三層、第二層を除去して、第一層のみを残し、この
パターニングされた第一層のみをエッチングマスクにし
て前記基板あるいは薄膜をエッチングすることを特徴と
する四層マスクパターン形成法。 2、上記第二層が、1μm以上の厚さを持つことを特徴
とする請求項1記載の四層マスクパターン形成法。 3、上記第三層が0.5μm以下の厚さを持つことを特
徴とする請求項1もしくは2記載の四層マスクパターン
形成法。 4、上記第一層が1.0μm以下の厚さを持つことを特
徴とする請求項1ないし3記載の四層マスクパターン形
成法。 5、上記第三層が無機材料、金属材料のいずれかである
ことを特徴とする請求項1ないし4記載の四層マスクパ
ターン形成法。 6、上記第二層が有機重合物材料を加熱処理したもので
あることを特徴とする請求項1ないし5記載の四層マス
クパターン形成法。 7、上記第一層が、酸化シリコン、窒化シリコン、ポリ
イミド樹脂、(ポリイミドイソインドロキナゾリンジオ
ン樹脂を含む)、アルミニウム、タングステン、モリブ
デン、チタン、タンタル、および、これらの金属の酸化
物、窒化物のいずれかであることを特徴とする請求項1
ないし6記載の四層マスクパターン形成法。 8、上記第一層がポリイミド樹脂、(ポリイミドイソイ
ンドロキナゾリンジオン樹脂を含む)であることを特徴
とする請求項7記載の四層マスクパターン形成法。 9、上記第二層が光レジスト材料を加熱処理したもので
あることを特徴とする請求項1ないし8記載の四層マス
クパターン形成法。 10、上記第一層と第二層を連続してドライエッチング
することを特徴とする請求項1ないし9記載の四層マス
クパターン形成法。 11、上記第一層と第二層を連続してドライエッチング
するエッチングガスが酸素ガスを含むことを特徴とする
請求項1ないし10記載の四層マスクパターン形成法。
[Claims] 1. In the step of forming an etching mask on a substrate or thin film to be etched, a first layer of film is first formed on the surface of the substrate or thin film, and then a first layer of the film is formed on the surface of the substrate or thin film. A second layer film is formed on the film, a third layer film is formed on top of that, and a resist that is sensitive to light, electron beams, or X-rays is applied on the third film. After forming a pattern by irradiating the resist with light, electron beams, or X-rays, the third layer is dry-etched (also called plasma etching) using the resist pattern as an etching mask.
Then, dry etching the second layer using the patterned resist and the third layer as an etching mask, then dry etching the first layer using the patterned resist, the third layer, and the second layer as the etching mask. , the resist, the third layer, and the second layer are removed to leave only the first layer, and the substrate or thin film is etched using only the patterned first layer as an etching mask. Pattern formation method. 2. The four-layer mask pattern forming method according to claim 1, wherein the second layer has a thickness of 1 μm or more. 3. The four-layer mask pattern forming method according to claim 1 or 2, wherein the third layer has a thickness of 0.5 μm or less. 4. The four-layer mask pattern forming method according to any one of claims 1 to 3, wherein the first layer has a thickness of 1.0 μm or less. 5. The four-layer mask pattern forming method according to any one of claims 1 to 4, wherein the third layer is made of either an inorganic material or a metal material. 6. The four-layer mask pattern forming method according to any one of claims 1 to 5, wherein the second layer is a heat-treated organic polymer material. 7. The first layer is made of silicon oxide, silicon nitride, polyimide resin (including polyimide isoindoquinazoline dione resin), aluminum, tungsten, molybdenum, titanium, tantalum, and oxides and nitrides of these metals. Claim 1 characterized in that:
6. The method for forming a four-layer mask pattern according to items 6 to 6. 8. The four-layer mask pattern forming method according to claim 7, wherein the first layer is a polyimide resin (including a polyimide isoindoquinazolinedione resin). 9. The four-layer mask pattern forming method according to any one of claims 1 to 8, wherein the second layer is a photoresist material subjected to heat treatment. 10. The four-layer mask pattern forming method according to any one of claims 1 to 9, characterized in that the first layer and the second layer are dry-etched successively. 11. The four-layer mask pattern forming method according to any one of claims 1 to 10, wherein the etching gas for dry etching the first layer and the second layer in succession contains oxygen gas.
JP6416990A 1990-03-16 1990-03-16 Four-layer mask pattern Pending JPH03266419A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6416990A JPH03266419A (en) 1990-03-16 1990-03-16 Four-layer mask pattern

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6416990A JPH03266419A (en) 1990-03-16 1990-03-16 Four-layer mask pattern

Publications (1)

Publication Number Publication Date
JPH03266419A true JPH03266419A (en) 1991-11-27

Family

ID=13250295

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6416990A Pending JPH03266419A (en) 1990-03-16 1990-03-16 Four-layer mask pattern

Country Status (1)

Country Link
JP (1) JPH03266419A (en)

Similar Documents

Publication Publication Date Title
US5023203A (en) Method of patterning fine line width semiconductor topology using a spacer
US4707218A (en) Lithographic image size reduction
US6645851B1 (en) Method of forming planarized coatings on contact hole patterns of various duty ratios
US4871630A (en) Mask using lithographic image size reduction
US4202914A (en) Method of depositing thin films of small dimensions utilizing silicon nitride lift-off mask
JPH02252233A (en) Fine pattern forming method
JPH03266419A (en) Four-layer mask pattern
JPS607737A (en) Manufacture of semiconductor device
JPH06244156A (en) Formation of pattern
JPH06275577A (en) Formation of contact hole of semiconductor device
JPH0458167B2 (en)
JPH0774087A (en) Mlr pattern formation
JPH11194499A (en) Production of semiconductor device
US5899748A (en) Method for anchoring via/contact in semiconductor devices and devices formed
US5856067A (en) Contact photolithographic process for realizing metal lines on a substrate by varying exposure energy
JPH01114041A (en) Forming method for fine pattern
KR101951456B1 (en) A new etching method for forming a fine silicon pattern in a semiconductor manufacturing process
JP2937537B2 (en) Pattern formation method
JPS6236827A (en) Method for selective etching
KR930006133B1 (en) M.o.s. contact hole forming method
CA1260627A (en) Lithographic image size reduction photomask
JPH0391233A (en) Formation of pattern
JPH01304458A (en) Pattern forming method
JPH02143413A (en) Manufacture of semiconductor device
JPS6236828A (en) Method for selective etching