JPH0326566B2 - - Google Patents

Info

Publication number
JPH0326566B2
JPH0326566B2 JP58188737A JP18873783A JPH0326566B2 JP H0326566 B2 JPH0326566 B2 JP H0326566B2 JP 58188737 A JP58188737 A JP 58188737A JP 18873783 A JP18873783 A JP 18873783A JP H0326566 B2 JPH0326566 B2 JP H0326566B2
Authority
JP
Japan
Prior art keywords
transistor
amplifier
circuit
output
base
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP58188737A
Other languages
Japanese (ja)
Other versions
JPS6080311A (en
Inventor
Takuzo Kamimura
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP18873783A priority Critical patent/JPS6080311A/en
Publication of JPS6080311A publication Critical patent/JPS6080311A/en
Publication of JPH0326566B2 publication Critical patent/JPH0326566B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03GCONTROL OF AMPLIFICATION
    • H03G3/00Gain control in amplifiers or frequency changers without distortion of the input signal
    • H03G3/20Automatic control
    • H03G3/30Automatic control in amplifiers having semiconductor devices
    • H03G3/34Muting amplifier when no signal is present or when only weak signals are present, or caused by the presence of noise signals, e.g. squelch systems
    • H03G3/341Muting when no signals or only weak signals are present

Description

【発明の詳細な説明】 この発明は増幅回路に係り、特に、複数の信号
を混合して取出すミキシング用増幅回路のミユー
テイング制御に関する。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to an amplifier circuit, and particularly to muting control of a mixing amplifier circuit that mixes and extracts a plurality of signals.

第1図は多チヤンネルマイクミキシング用増幅
回路を示している。このミキシング用増幅回路に
は、複数のマイクロホン21,22…2N毎にその
出力レベルを調整する可変抵抗4が設置され、レ
ベル調整後の信号を増幅器61,62…6Nに与え
てその増幅出力をミキシング回路8でミキシング
し、そのミキシング出力を出力端子10から取出
すことができる。
FIG. 1 shows an amplifier circuit for multi-channel microphone mixing. This mixing amplifier circuit is equipped with a variable resistor 4 that adjusts the output level of each of the plurality of microphones 2 1 , 2 2 . The amplified output is mixed by the mixing circuit 8, and the mixed output can be taken out from the output terminal 10.

従来、この種のミキシング用増幅回路において
は、音声入力が与えられないチヤンネルでは、可
変抵抗4を調整して信号を遮断状態にするか、図
示していないスイツチを設置して信号入力を遮断
してノイズを抑制し、SN比の悪化を防止してい
る。
Conventionally, in this type of mixing amplifier circuit, for channels where audio input is not given, the signal is cut off by adjusting the variable resistor 4, or a switch (not shown) is installed to cut off the signal input. This suppresses noise and prevents deterioration of the S/N ratio.

しかし、この信号遮断では、複数のマイクロホ
ン21,22…2N毎に設置した可変抵抗4又はス
イツチを信号入力の有無を判別して操作しなけれ
ばならず、手数を要するとともに、誤操作するお
それもあり、信号入力に応じた調整が困難であつ
た。
However, in this signal blocking, it is necessary to operate the variable resistor 4 or switch installed for each of the plurality of microphones 2 1 , 2 2 . Therefore, it was difficult to make adjustments according to the signal input.

そこで、この発明は複数の信号源は入力レベル
に応じたミキシング制御を実現した増幅回路の提
供を目的とする。
Therefore, an object of the present invention is to provide an amplifier circuit that realizes mixing control of a plurality of signal sources according to their input levels.

即ち、この発明の増幅回路は、複数の信号源1
2,121,122…12Nに対応して設置され、
各信号源からミキシングすべき入力信号を受ける
複数の第1の増幅器(増幅器6,61,62…6N
と、これら第1の増幅器毎に設置されて、前記第
1の増幅器の出力信号をコンデンサ20を通して
受け、その出力信号を分圧して取り出す分圧回路
(抵抗22,24)と、この分圧回路を通して分
圧された前記出力信号を整流するダイオード16
と、このダイオードの出力側に設置され、前記出
力信号のレベルを表す直流電圧を取り出す平滑回
路(抵抗26及びコンデンサ28)と、この平滑
回路で得られた前記直流電圧を第1のトランジス
タ34で受け、この第1のトランジスタを通して
ベース電流が供給されて前記直流電圧に応じた制
御電流を発生する第2のトランジスタ36を備え
たミユーテイング制御回路30と、前記第1の増
幅器に対応して設置され、エミツタを共通にした
第3及び第4のトランジスタ40,42を備える
とともに、第5のトランジスタ44のベース・コ
レクタに第6のトランジスタ46のベースを共通
にしてなるカレントミラー回路を備え、前記第2
のトランジスタに流れる前記制御電流を前記第5
のトランジスタのベース・コレクタで受けて前記
制御電流に応じた電流を前記第6のトランジスタ
に流すことにより、前記第6のトランジスタを通
して前記第3及び第4のトランジスタに動作電流
が供給され、前記第3のトランジスタのベースに
前記第1の増幅器の出力信号が加えられ、かつ、
前記第4のトランジスタのベースにミユーテイン
グ出力が帰還されることにより、前記第3のトラ
ンジスタのコレクタの側から取り出された出力と
前記第4のトランジスタのコレクタ側から取り出
された出力とを合成して前記ミユーテイング出力
を発生する第2の増幅器(作動増幅器32)と、
この第2の増幅器の各出力を受けて合成するミキ
シング回路8とを備えてなるものである。
That is, the amplifier circuit of the present invention has a plurality of signal sources 1
2, 12 1 , 12 2 ... installed corresponding to 12 N ,
A plurality of first amplifiers (amplifiers 6, 6 1 , 6 2 ... 6 N
and a voltage divider circuit (resistors 22, 24) installed for each of these first amplifiers to receive the output signal of the first amplifier through the capacitor 20, divide the output signal and take out the voltage, and this voltage divider circuit. a diode 16 for rectifying the voltage-divided output signal through the diode 16;
A smoothing circuit (resistor 26 and capacitor 28) is installed on the output side of this diode and takes out a DC voltage representing the level of the output signal, and a first transistor 34 outputs the DC voltage obtained by this smoothing circuit. a muting control circuit 30, which includes a second transistor 36, which receives a base current through the first transistor and generates a control current according to the DC voltage; , a current mirror circuit including third and fourth transistors 40 and 42 having a common emitter, and a current mirror circuit having the base and collector of the fifth transistor 44 and the base of the sixth transistor 46 in common; 2
The control current flowing through the fifth transistor
By causing a current corresponding to the control current received by the base and collector of the transistor to flow through the sixth transistor, an operating current is supplied to the third and fourth transistors through the sixth transistor, and the operating current is supplied to the third and fourth transistors through the sixth transistor. The output signal of the first amplifier is applied to the base of the transistor No. 3, and
By feeding back the muting output to the base of the fourth transistor, the output taken out from the collector side of the third transistor and the output taken out from the collector side of the fourth transistor are combined. a second amplifier (operational amplifier 32) that generates the muting output;
It also includes a mixing circuit 8 which receives and synthesizes the respective outputs of the second amplifier.

以下、この発明を図面に示した実施例を参照し
て詳細に説明する。
Hereinafter, the present invention will be described in detail with reference to embodiments shown in the drawings.

第2図はこの発明の増幅回路の実施例を示し、
第1図に示す回路と同一部分には同一符号を付し
てある。複数の信号源121,122…12Nに対
応して第1の増幅器61,62…6Nが設置され、
この増幅器61,62……6Nとミキシング回路8
との間にはミユーテイング回路141,142…1
Nが設置されている。このミユーテイング回路
141,142…14Nには、個別に増幅器61,62
…6Nの出力をダイオード16で直流レベルに変
換して得られる制御入力が与えられている。即
ち、ミユーテイング回路141,142…14N
音声入力が与えられない場合に、増幅器61,62
…6Nの出力レベルに応じて開くスイツチ又は利
得0に成るように増幅器で構成される。
FIG. 2 shows an embodiment of the amplifier circuit of the present invention,
The same parts as the circuit shown in FIG. 1 are given the same reference numerals. First amplifiers 6 1 , 6 2 ... 6 N are installed corresponding to the plurality of signal sources 12 1 , 12 2 ... 12 N ,
These amplifiers 6 1 , 6 2 ...6 N and the mixing circuit 8
Muting circuits 14 1 , 14 2 ...1 are connected between
4 N is installed. These muting circuits 14 1 , 14 2 . . . 14 N each include amplifiers 6 1 , 6 2 .
A control input obtained by converting the output of . . . 6 N to a DC level with a diode 16 is provided. That is, when the muting circuits 14 1 , 14 2 . . . 14 N are not given audio input ,
...6 It is composed of a switch that opens depending on the output level of N , or an amplifier that has a gain of 0.

このように構成すれは、音声入力が低いレベル
となる場合には、そのレベルに応じてミユーテイ
ング回路141,142…14Nが選択的に開状態
又は低利得状態に制御される結果、所望の音声信
号のみをミキシング回路8で混合して取出すこと
ができ、不要なノイズ成分の影響を回避し、SN
比を改善することができる。また、不要チヤンネ
ルの動作を停止させることになるで、電池駆動の
携帯用のものでは、電池寿命を延ばすことができ
る。
With this configuration, when the audio input is at a low level, the muting circuits 14 1 , 14 2 . The mixing circuit 8 can mix and extract only the audio signals of the
ratio can be improved. Furthermore, since the operation of unnecessary channels is stopped, the battery life of portable devices powered by batteries can be extended.

第3図はミユーテイング回路141,142…1
Nの具体的な回路構成例を示し、前記実施例と
共通部分には同一符号を付してある。この実施例
は1信号系統におけるチヤンネル分を示してお
り、複数信号入力ではこの実施例の回路を複数組
設置することになる。
Figure 3 shows the muting circuit 14 1 , 14 2 ...1
4N is shown, and parts common to those in the previous embodiment are given the same reference numerals. This embodiment shows a channel in one signal system, and when multiple signals are input, a plurality of circuits of this embodiment are installed.

この実施例では、信号源12をマイクロホンで
構成し、その音声入力を増幅する第1の増幅器6
の出力端子70と基準電位点端子18との間には
コンデンサ20を通して増幅器6の出力信号を受
け、その出力信号を分圧する分圧回路を構成する
抵抗22,24が接続され、抵抗22,24の分
圧点で得られる信号出力をダイオード16で整流
しその整流出力を抵抗26で受けるとともに、コ
ンデンサ28で平滑して入力信号レベルに応じた
直流レベルを得ている。
In this embodiment, the signal source 12 is constituted by a microphone, and the first amplifier 6 amplifies the audio input thereof.
Connected between the output terminal 70 and the reference potential point terminal 18 are resistors 22 and 24 that constitute a voltage dividing circuit that receives the output signal of the amplifier 6 through a capacitor 20 and divides the output signal. The signal output obtained at the voltage dividing point is rectified by a diode 16, the rectified output is received by a resistor 26, and is smoothed by a capacitor 28 to obtain a DC level corresponding to the input signal level.

また、ミユーテイング回路14はミユーテイン
グ制御回路30と、利得を調整可能にした第2の
増幅器として差動増幅器32とから構成されてい
る。ミユーテイング制御回路30はコンデンサ2
8に発生する直流レベルに応じて差動増幅器32
の利得を調整し、そのミユーテイング制御を行う
ものであり、第1及び第2のトランジスタ34,
36及び抵抗38で構成されている。差動増幅器
32は全帰還増幅器を構成している。
Further, the muting circuit 14 includes a muting control circuit 30 and a differential amplifier 32 as a second amplifier whose gain is adjustable. The muting control circuit 30 is a capacitor 2
Differential amplifier 32 depending on the DC level generated at 8
The first and second transistors 34, 34,
36 and a resistor 38. Differential amplifier 32 constitutes a full feedback amplifier.

エミツタを共通にした第3及び第4のトランジ
スタ40,42、これらトランジスタ40,42
に動作電流を流すカレントミラー回路としてベー
ス・コレクタを共通にした第5のトランジスタ4
4、このトランジスタ44のベース・コレクタと
ベースを共通にした第6のトランジスタ46を設
置するとともに、トランジスタ48,50,5
2,54,56,58及び抵抗60,62,64
から構成され、トランジスタ40のベースには抵
抗60,62,64で一定の直流バイアスが与え
られるとともに、増幅器6の増幅出力が直流遮断
用のコンデンサ66を介して与えられている。電
源端子68には駆動電圧Vccが与えられ、出力端
子70から取出された信号出力は前記ミキシング
回路8に与えられる。
Third and fourth transistors 40, 42 having a common emitter, these transistors 40, 42
A fifth transistor 4 having a common base and collector serves as a current mirror circuit that flows an operating current to
4. A sixth transistor 46 having a common base with the base collector of this transistor 44 is installed, and transistors 48, 50, 5
2, 54, 56, 58 and resistance 60, 62, 64
A constant DC bias is applied to the base of the transistor 40 by resistors 60, 62, and 64, and the amplified output of the amplifier 6 is applied via a DC blocking capacitor 66. A drive voltage Vcc is applied to the power supply terminal 68, and a signal output taken out from the output terminal 70 is applied to the mixing circuit 8.

このような構成によれば、増幅器6の出力をダ
イオード16で整流し、コンデンサ28で平滑し
て得た直流レベルは、トランジスタ34のベース
に与えられ、その直流レベルがトランジスタ34
のスレシユホールドレベルを越えている場合、ト
ランジスタ34は導通状態となる。この結果、ト
ランジスタ36が導通状態となり、トランジスタ
36を介してトランジスタ46に動作電流が流
れ、差動増幅器32は通常の増幅動作となる。こ
の結果、トランジスタ40,42の各出力はトラ
ンジスタ48,50を通して取り出され、トラン
ジスタ52,54,56,58の出力回路を以て
合成されて取り出され、増幅器6からの入力信号
は、差動増幅器32を介して出力端子70から取
り出される。
According to such a configuration, the DC level obtained by rectifying the output of the amplifier 6 with the diode 16 and smoothing it with the capacitor 28 is applied to the base of the transistor 34;
, the transistor 34 becomes conductive. As a result, the transistor 36 becomes conductive, an operating current flows to the transistor 46 via the transistor 36, and the differential amplifier 32 performs normal amplification operation. As a result, the outputs of the transistors 40 and 42 are taken out through the transistors 48 and 50, combined and taken out by the output circuit of the transistors 52, 54, 56, and 58, and the input signal from the amplifier 6 is taken out through the differential amplifier 32. The signal is taken out from the output terminal 70 through the terminal.

しかし、マイクロホン12に音声入力が与えら
れない場合には、増幅器6の出力レベルに低下
し、コンデンサ28に発生する直流レベルがトラ
ンジスタ34のスレシユホールドレベル以下とな
るため、トランジスタ34は不導通状態となり、
差動増幅器32は不作動状態となる。
However, when no audio input is given to the microphone 12, the output level decreases to the output level of the amplifier 6, and the DC level generated in the capacitor 28 becomes below the threshold level of the transistor 34, so the transistor 34 is in a non-conducting state. Then,
Differential amplifier 32 becomes inactive.

第4図はその入力信号レベルに対する出力を示
し、VSは音声入力が与えられない場合に出力を
遮断状態に置く基準レベルであり、前記トランジ
スタ34のスレシユホールドレベルに対応する。
従つて、このように入力信号レベルが低い場合、
その出力を遮断状態に置くことにより、不必要な
ノイズ出力を回避でき、SN比の改善を図ること
ができる。
FIG. 4 shows the output with respect to the input signal level, where V S is a reference level that shuts off the output when no audio input is provided, and corresponds to the threshold level of the transistor 34.
Therefore, when the input signal level is low like this,
By cutting off the output, unnecessary noise output can be avoided and the SN ratio can be improved.

第5図は前記ミユーテイング回路141,142
……14Nの他の具体的な回路構成例を示し、第
3図に示す実施例と同一部分には同一符号を付し
てある。この実施例の場合、前記ミユーテイング
制御回路30はバツフア増幅器で構成され、トラ
ンジスタ40,42のエミツタと基準電位ライン
との間に抵抗72を介して接続したトランジスタ
74のベースに与えられている。この実施例の作
動増幅器32は第3図における作動増幅器32と
異なり、増幅利得が得られるように構成したもの
である。そして、出力点と基準電位ラインとの間
には、抵抗76及びコンデンサ78が設置されて
いる。
FIG. 5 shows the mutating circuits 14 1 and 14 2
. . . 14N is shown, and the same parts as in the embodiment shown in FIG. 3 are given the same reference numerals. In this embodiment, the muting control circuit 30 is constituted by a buffer amplifier, and is applied to the base of a transistor 74 connected through a resistor 72 between the emitters of transistors 40 and 42 and a reference potential line. The operational amplifier 32 of this embodiment differs from the operational amplifier 32 in FIG. 3 in that it is configured to provide amplification gain. A resistor 76 and a capacitor 78 are installed between the output point and the reference potential line.

このような構成によれば、第6図に示すよう
に、ミユーテイング制御回路30の入出力特性
が、入力電圧VINに対して出力電圧VOが直線的に
増加するように設定すると、入力信号レベルに応
じて差動増幅器32のミユーテイング制御がで
き、第7図に示すように、差動増幅器32の出力
を取出すことができる。
According to such a configuration, as shown in FIG. 6, when the input/output characteristics of the muting control circuit 30 are set such that the output voltage V O increases linearly with respect to the input voltage V IN , the input signal Muting control of the differential amplifier 32 can be performed according to the level, and the output of the differential amplifier 32 can be taken out as shown in FIG.

なお、各実施例ではマイクミキシングを例に取
つて説明しているが、この発明はマイクロホン以
外の各種の信号源から信号入力をミキシングする
増幅手段として活用しても、同様の効果が期待で
きる。
Although each embodiment is described using microphone mixing as an example, the same effects can be expected even if the present invention is utilized as an amplification means for mixing signal inputs from various signal sources other than microphones.

以上説明したように、この発明によれば、入力
信号レベルに応じてミキシング制御を行うことが
でき、従来のようなスイツチ操作やボリユームが
不要になるとともに、構成が簡単で調整操作を省
略でき、誤操作によるSN比の悪化を防止するこ
とができる。
As explained above, according to the present invention, it is possible to perform mixing control according to the input signal level, eliminating the need for conventional switch operations and volume control, as well as simplifying the configuration and omitting adjustment operations. It is possible to prevent deterioration of the SN ratio due to erroneous operation.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は従来のミキシング用増幅回路を示すブ
ロツク図、第2図はこの発明の増幅回路の実施例
を示すブロツク図、第3図はこの発明の増幅回路
の具体的な回路構成例を示す回路図、第4図はそ
の動作特性を示す説明図、第5図はこの発明の増
幅回路の他の具体的な回路構成例を示す回路図、
第6図は第5図に示す増幅回路におけるミユーテ
イング回路の入出力特性を示す説明図、第7図は
第6図に示す増幅回路の動作特性を示す説明図で
ある。 6,61,62…6N……第1の増幅器、8……
ミキシング回路、12,121,122…12N
…信号源、14,141,142,…14N……ミ
ユーテイング回路、16……ダイオード、20…
…コンデンサ、22,24……抵抗(分圧回路)、
26……抵抗(平滑回路)、28……コンデンサ
(平滑回路)、30……ミユーテイング制御回路、
32……差動増幅器(第2の増幅器)、34……
第1のトランジスタ、36……第2のトランジス
タ、40……第3のトランジスタ、42……第4
のトランジスタ、44……第5のトランジスタ
(カレントミラー回路の一部)、46……第6のト
ランジスタ(カレントミラー回路の一部)。
FIG. 1 is a block diagram showing a conventional mixing amplifier circuit, FIG. 2 is a block diagram showing an embodiment of the amplifier circuit of the present invention, and FIG. 3 is a specific example of the circuit configuration of the amplifier circuit of the present invention. A circuit diagram, FIG. 4 is an explanatory diagram showing its operating characteristics, and FIG. 5 is a circuit diagram showing another specific example of the circuit configuration of the amplifier circuit of the present invention.
FIG. 6 is an explanatory diagram showing the input/output characteristics of the muting circuit in the amplifier circuit shown in FIG. 5, and FIG. 7 is an explanatory diagram showing the operating characteristics of the amplifier circuit shown in FIG. 6. 6, 6 1 , 6 2 ...6 N ... first amplifier, 8 ...
Mixing circuit, 12, 12 1 , 12 2 ...12 N ...
... Signal source, 14, 14 1 , 14 2 , ... 14 N ... Muting circuit, 16 ... Diode, 20 ...
... Capacitor, 22, 24 ... Resistor (voltage divider circuit),
26... Resistor (smoothing circuit), 28... Capacitor (smoothing circuit), 30... Muting control circuit,
32... Differential amplifier (second amplifier), 34...
1st transistor, 36...2nd transistor, 40...3rd transistor, 42...4th transistor
transistor, 44...fifth transistor (part of the current mirror circuit), 46...6th transistor (part of the current mirror circuit).

Claims (1)

【特許請求の範囲】 1 複数の信号源に対応して設置され、各信号源
からミキシングすべき入力信号を受ける複数の第
1の増幅器と、 これら第1の増幅器毎に設置されて、前記第1
の増幅器の出力信号をコンデンサを通して受け、
その出力信号を分圧して取り出す分圧回路と、 この分圧回路を通して分圧された前記出力信号
を整流するダイオードと、 このダイオードの出力側に設置され、前記出力
信号のレベルを表す直流電圧を取り出す平滑回路
と、 この平滑回路で得られた前記直流電圧を第1の
トランジスタで受け、この第1のトランジスタを
通してベース電流が供給されて前記直流電圧に応
じた制御電流を発生する第2のトランジスタを備
えたミユーテイング制御回路と、 前記第1の増幅器に対応して設置され、エミツ
タを共通にした第3及び第4のトランジスタを備
えるとともに、第5のトランジスタのベース・コ
レクタに第6のトランジスタのベースを共通にし
てなるカレントミラー回路を備え、前記第2のト
ランジスタに流れる前記制御電流を前記第5のト
ランジスタのベース・コレクタで受けて前記制御
電流に応じた電流を前記第6のトランジスタに流
すことにより、前記第6のトランジスタを通して
前記第3及び第4のトランジスタに動作電流が供
給され、前記第3のトランジスタのベースに前記
第1の増幅器の出力信号が加えられ、かつ、前記
第4のトランジスタのベースにミユーテイング出
力が帰還されることにより、前記第3のトランジ
スタのコレクタ側から取り出された出力と前記第
4のトランジスタのコレクタ側から取り出された
出力とを合成して前記ミユーテイング出力を発生
する第2の増幅器と、 この第2の増幅器の各出力を受けて合成するミ
キシング回路と、 を備えてなることを特徴とする増幅回路。
[Scope of Claims] 1. A plurality of first amplifiers installed corresponding to a plurality of signal sources and receiving input signals to be mixed from each signal source; and a plurality of first amplifiers installed for each of these first amplifiers, 1
Receives the output signal of the amplifier through a capacitor,
A voltage divider circuit that divides the voltage of the output signal and extracts it; a diode that rectifies the output signal divided through the voltage divider circuit; a smoothing circuit to take out; a first transistor that receives the DC voltage obtained by the smoothing circuit; a second transistor that receives a base current through the first transistor and generates a control current according to the DC voltage; and third and fourth transistors installed corresponding to the first amplifier and having a common emitter, and connecting the base and collector of the fifth transistor to the base and collector of the sixth transistor. A current mirror circuit having a common base is provided, the control current flowing through the second transistor is received by the base collector of the fifth transistor, and a current corresponding to the control current is caused to flow through the sixth transistor. By this, an operating current is supplied to the third and fourth transistors through the sixth transistor, the output signal of the first amplifier is applied to the base of the third transistor, and the output signal of the first amplifier is applied to the base of the third transistor. By feeding back the muting output to the base of the transistor, the output taken out from the collector side of the third transistor and the output taken out from the collector side of the fourth transistor are combined to generate the muting output. An amplifier circuit comprising: a second amplifier that receives and combines outputs of the second amplifier; and a mixing circuit that receives and combines outputs of the second amplifier.
JP18873783A 1983-10-09 1983-10-09 Amplifier circuit Granted JPS6080311A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP18873783A JPS6080311A (en) 1983-10-09 1983-10-09 Amplifier circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP18873783A JPS6080311A (en) 1983-10-09 1983-10-09 Amplifier circuit

Publications (2)

Publication Number Publication Date
JPS6080311A JPS6080311A (en) 1985-05-08
JPH0326566B2 true JPH0326566B2 (en) 1991-04-11

Family

ID=16228887

Family Applications (1)

Application Number Title Priority Date Filing Date
JP18873783A Granted JPS6080311A (en) 1983-10-09 1983-10-09 Amplifier circuit

Country Status (1)

Country Link
JP (1) JPS6080311A (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8873774B2 (en) * 2010-07-30 2014-10-28 Hewlett-Packard Development Company, L.P. Audio mixer
US9025793B2 (en) * 2011-06-21 2015-05-05 Rohm Co., Ltd. Audio signal processing circuit
US9407231B2 (en) * 2013-02-06 2016-08-02 Htc Corporation Apparatus and method of multi-sensor sound recording

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5192043U (en) * 1975-01-22 1976-07-23
JPS5470524U (en) * 1977-10-28 1979-05-19
JPS55135513U (en) * 1979-03-17 1980-09-26

Also Published As

Publication number Publication date
JPS6080311A (en) 1985-05-08

Similar Documents

Publication Publication Date Title
US5208865A (en) Muting circuit using common mode rejection of differential amplifier
JPS5857807A (en) Voltage controlled variable gain circuit
JPH021401B2 (en)
EP0095774B1 (en) A switching circuit operable as an amplifier and a muting circuit
JPH0326566B2 (en)
US4427949A (en) Signal intercepting circuit
US3942129A (en) Controlled gain amplifier
GB1086490A (en) Improvements in or relating to transistor receiving circuits
JPS631768B2 (en)
US4754232A (en) Amplification gain adjusting circuit
US6812740B2 (en) Low-voltage drive circuit and method for the same
US3602832A (en) Low zero-offset transducer apparatus
KR910000688B1 (en) Control circuit for use with electronic attenuators and method for providing a control signal proportional to absolute temperature
JPH10335957A (en) Amplifier for optical reception
US4646348A (en) Blend control for low voltage stereo decoders
US5150416A (en) Electronic level control circuit for sound signals
JP3014557B2 (en) Audio device with built-in battery and audio signal amplifier circuit
JPH021945Y2 (en)
JPS6046133A (en) Radio receiver
KR910003396B1 (en) Pseudo-stereo circuit
JPH0326565B2 (en)
JPH0456483B2 (en)
JP2003509888A (en) Amplifiers used in mobile phones
US3683290A (en) Automatic volume control through preamplifier supply voltages
US4499432A (en) Low voltage op amp bias optimizer