JPH03263165A - Initial program loading control system - Google Patents
Initial program loading control systemInfo
- Publication number
- JPH03263165A JPH03263165A JP6296490A JP6296490A JPH03263165A JP H03263165 A JPH03263165 A JP H03263165A JP 6296490 A JP6296490 A JP 6296490A JP 6296490 A JP6296490 A JP 6296490A JP H03263165 A JPH03263165 A JP H03263165A
- Authority
- JP
- Japan
- Prior art keywords
- firmware
- address information
- program
- shared memory
- internal memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000015654 memory Effects 0.000 claims abstract description 75
- 238000000034 method Methods 0.000 claims description 19
- 238000013500 data storage Methods 0.000 description 8
- 238000010586 diagram Methods 0.000 description 4
- 230000006870 function Effects 0.000 description 3
- 238000012795 verification Methods 0.000 description 3
- 238000011017 operating method Methods 0.000 description 1
Landscapes
- Stored Programmes (AREA)
- Multi Processors (AREA)
Abstract
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、内部メモリを有する複数のファームウェアか
ら構成されバス使用権を排他的に制御して共通バス上の
共有メモリを呼出すシステムの立ちあげ時に、前記共有
メモリから各ファームウェアの内部メモリに転送された
初期プログラムが各ファームウェアの実行プログラムを
前記共有メモリから転送記憶する初期プログラムローデ
ィング制御方式に関する。[Detailed Description of the Invention] [Field of Industrial Application] The present invention is directed to the startup of a system that is composed of a plurality of firmwares each having an internal memory and that exclusively controls bus usage rights and calls shared memory on a common bus. The present invention also relates to an initial program loading control method in which an initial program transferred from the shared memory to an internal memory of each firmware transfers and stores an execution program of each firmware from the shared memory.
一般に初期プログラムローディング制御方式は、第3図
に示すようなブロック構成をなす。Generally, the initial program loading control system has a block configuration as shown in FIG.
第3図を参照して本方式のブロック構成について説明す
る。第3図は本方式の一例を示すブロック構成図である
。The block configuration of this system will be explained with reference to FIG. FIG. 3 is a block diagram showing an example of this method.
第3図によれば、共通バス1に共通メモリ2および複数
のファームウェア3・4が接続されている。共有メモリ
2はファームウェア3・4に対する初期プログラムおよ
び実行プログラムを有し、ファームウェア3・4はそれ
ぞれにインタフェイス部31.プロセッサ32.および
内部メモリ33を有する。According to FIG. 3, a common memory 2 and a plurality of firmwares 3 and 4 are connected to a common bus 1. The shared memory 2 has an initial program and an execution program for the firmware 3 and 4, and the firmware 3 and 4 each have an interface section 31. Processor 32. and an internal memory 33.
インタフェイス部31は共通バス1とのインタフェイス
機能を有する。プロセッサ32は内部メモリ33が記憶
するプログラムおよびデータを駆使してファームウェア
3・4の機能を発揮させる。The interface section 31 has an interface function with the common bus 1. The processor 32 makes full use of the programs and data stored in the internal memory 33 to bring out the functions of the firmware 3 and 4.
システムの立ち上げ時には、プロセッサ32に立ち上げ
用のプログラム指示を与え、ファームウェア3・4それ
ぞれが共有メモリ2に記憶された初期プログラムおよび
実行プログラムを共有メモリから内部メモリ33に転送
記憶する。When starting up the system, a startup program instruction is given to the processor 32, and each of the firmwares 3 and 4 transfers and stores the initial program and execution program stored in the shared memory 2 from the shared memory to the internal memory 33.
初期プログラムおよび実行プログラムはファームウェア
の種別ごとに相違する。The initial program and execution program differ depending on the type of firmware.
従来、この種の初期プログラムローディング制御方式は
、システムのバス構造が排他的使用制御によるので、複
数存在するそれぞれのファームウェアが共通バス上の共
有メモリから実行プログラムを含むデータを逐次読出し
て内部メモリに転送記憶するのが一般的であった。Conventionally, in this type of initial program loading control method, the system bus structure is based on exclusive use control, so each firmware that exists in the system sequentially reads data including the execution program from the shared memory on the common bus and stores it in the internal memory. Transfer memory was common.
第4図は従来の一例を示すフローチャートである。第4
図に第3図を併せ参照して従来の主要動作手順について
説明する。FIG. 4 is a flowchart showing a conventional example. Fourth
The conventional main operating procedure will be explained with reference to FIG. 3 as well.
まず、各ファームウェア3・4ごとに初期プログラムの
ローディング、すなわちプロセッサ32が予め指定され
るアドレス情報により共有メモリ2から初期プログラム
を取出して内部メモリ33に記憶すること、を実行する
。次いで初期プログラムが各種手順を実行するが最終的
に、共有メモリ2から実行プログラムを取出して内部メ
モリ33に記憶する実行プログラムのロード要求(30
1〉がある。この手順301により、ファームウェア3
の初期プログラムが共有メモリ2のアドレス情報で実行
プログラムを呼出しく302>するので、共有メモリ2
から共通バス1を介して実行プログラムの転送を受は内
部メモリ33に記憶(303)する。First, loading an initial program for each firmware 3 and 4, that is, the processor 32 takes out the initial program from the shared memory 2 and stores it in the internal memory 33 based on address information specified in advance. Next, the initial program executes various procedures, and finally an execution program load request (30
There is 1>. With this step 301, firmware 3
Since the initial program calls the execution program using the address information of shared memory 2, the shared memory 2
The execution program is transferred via the common bus 1 and stored in the internal memory 33 (303).
上述した従来の初期プログラムローディング制御方式は
、ファムウェアごとに共有メモリから実行プログラムを
取出し内部メモリに記憶するように構成されているので
、共有メモリが有するデータはシステムに存在するファ
ームウェアの数だけ繰返し取出され、ファームウェアの
数が増えるとその分だけ更に取出すことにのり、記憶す
る時間が増えるという問題点があった。The conventional initial program loading control method described above is configured to extract the execution program from the shared memory for each firmware and store it in the internal memory, so the data held in the shared memory is repeated as many times as there are firmwares in the system. There is a problem in that as the number of firmwares that are retrieved increases, the amount of time required to retrieve them increases and the time required to store them increases.
本発明の目的は、上記問題点を解決した初期プログラム
ローディング制御方式を提供することにある。An object of the present invention is to provide an initial program loading control method that solves the above problems.
本発明による初期プログラムローディング制御方式は、
内部メモリを有する複数のファームウェアから構成され
バス使用権を排他的に制御して共通バス上の共有メモリ
を呼出すシステムの立ちあげ時に、前記共有メモリから
各ファームウェアの内部メモリに転送された初期プログ
ラムが各ファームウェアの実行プログラムを前記共有メ
モリから転送記憶する初期プログラムローディング制御
方式において、初期プログラムが実行プログラムをファ
ームウェアの内部メモリに転送記憶するとき、それぞれ
のファームウェアで共通バスとのインタフェイス部に前
記実行プログラムが搭載される前記共有メモリのアドレ
ス情報を登録したのち、前記複数のファームウェアのう
ちの一つを定義したメインファームウェアか前記共有メ
モリの実行プログラムを順次呼出し共通バス上を転送さ
せるとき前記インタフェイス部が共通バス上に転送され
るアドレス情報を取込み、この取込んだアドレス情報が
登録されたアドレス情報と一致したときこのアドレス情
報に従って転送される実行プログラムを内部メモリに順
次取込み記憶する。The initial program loading control method according to the present invention is as follows:
When starting up a system that is composed of multiple pieces of firmware each having an internal memory and that exclusively controls the right to use the bus and calls the shared memory on a common bus, the initial program transferred from the shared memory to the internal memory of each firmware is In an initial program loading control method in which the execution program of each firmware is transferred and stored from the shared memory, when the initial program transfers and stores the execution program to the internal memory of the firmware, each firmware transfers the execution program to the interface section with the common bus. After registering the address information of the shared memory in which a program is installed, the main firmware defining one of the plurality of firmwares or the execution program of the shared memory is sequentially called and transferred on the common bus. The unit takes in the address information transferred onto the common bus, and when the taken-in address information matches the registered address information, the execution program to be transferred according to this address information is taken in and stored in the internal memory sequentially.
上述の手段による初期ブロク゛ラムローディング制御方
式は、メインファームウェアが共有メモリの実行プログ
ラムを順次呼出し共通バス上を転送させるとき、この転
送プログラムを内部メモリに記憶する必要のあるファー
ムウェアが共有メモリのアドレス情報で予め登録するの
で、転送される一つの実行プログラムを複数のファーム
ウェアで同時に取込み記憶できる。In the initial block loading control method using the above means, when the main firmware sequentially calls the execution programs in the shared memory and transfers them on the common bus, the firmware that needs to store this transfer program in the internal memory uses the address information of the shared memory. Since the firmware is registered in advance, one transferred execution program can be captured and stored at the same time by multiple pieces of firmware.
次に本発明について図面を参照して説明する。 Next, the present invention will be explained with reference to the drawings.
第1図は本発明の一実施例を示すフローチャートである
。FIG. 1 is a flowchart showing one embodiment of the present invention.
第1図は、既に説明した第3図のファームウェアごとの
実行プログラムローディングの手順の一例を示す。FIG. 1 shows an example of the procedure for loading an execution program for each firmware shown in FIG. 3, which has already been described.
第2図は第3図のインタフェイス部31の本発明による
一実施例を示す主要機能ブロック図である。FIG. 2 is a main functional block diagram showing an embodiment of the interface unit 31 shown in FIG. 3 according to the present invention.
まず、第2図を参照して説明する。共通バス1は第3図
に示すように一つの共有メモリおよび複数のファームウ
ェアが接続され、ファームウェア内のインタフェース部
に、図示する接続部311゜データー時記憶部312.
ゲート部313.アドレス情報照合部314およびアド
レス情報登録部315を有する。First, explanation will be given with reference to FIG. The common bus 1 is connected to one shared memory and a plurality of firmwares as shown in FIG.
Gate section 313. It has an address information matching section 314 and an address information registration section 315.
接続部311は共通バス1とのインタフェイス機能を有
し、共通バス1上を伝送するデータを取込んでデーター
時記憶部312へ転送する。データー時記憶部312は
通常二重化され、取込んだデータをアドレス情報ごとに
交互に順次記憶すると共にアドレス情報はアドレス情報
照合部3141\転送する。また、データー時記憶部3
12はゲート部313を介して取出されたデータを抹消
する一方、アドレス情報照合部314から不一致信号を
受信したときも記憶データを抹消して、次の記憶の準備
をする。The connecting section 311 has an interface function with the common bus 1, takes in data transmitted on the common bus 1, and transfers it to the data storage section 312. The data storage section 312 is usually duplicated, and stores the fetched data alternately and sequentially for each address information, and also transfers the address information to the address information collation section 3141\. In addition, the data storage unit 3
12 erases the data retrieved via the gate section 313, and also erases the stored data when receiving a mismatch signal from the address information collation section 314 to prepare for the next storage.
ゲート部313はアドレス情報照合部314から一致信
号を受信したときデーター時記憶部3]2に記憶したデ
ータを通過させ、第3図のプロセッサ32により内部メ
モリ33に記憶させる。アドレス情報照合部314はデ
ーター時記憶部312からアドレス情報を受信したとき
、アドレス情報登録部315に登録されているかどうか
を照合し、登録されていれば一致信号をゲート部313
へ、また登録されていない場合は不一致信号をデーター
時記憶部312へ、それぞれ送信する。When the gate unit 313 receives a match signal from the address information matching unit 314, it passes the data stored in the data storage unit 3]2 and stores it in the internal memory 33 by the processor 32 in FIG. When the address information matching section 314 receives the address information from the data storage section 312, it checks whether it is registered in the address information registration section 315, and if it is registered, sends a matching signal to the gate section 313.
If the data is not registered, a mismatch signal is sent to the data storage unit 312, respectively.
アドレス情報登録部315は、内部メモリに記憶された
初期プログラムが実行プログラムをロード要求するとき
、共有メモリに搭載され内部メモリに転送記憶すべき実
行プログラムの、共有メモリでの、アドレス情報が初期
プログラムのデータから登録される。When the initial program stored in the internal memory requests loading of an execution program, the address information registration unit 315 stores the address information in the shared memory of the execution program loaded in the shared memory and to be transferred and stored in the internal memory as the initial program. It is registered from the data of
次に、第1図・第2図および第3図を併せ参照して、本
発明の主要手順について説明する。Next, the main procedures of the present invention will be explained with reference to FIGS. 1, 2, and 3.
初期プログラムローディングの第一の手順は、内部メモ
リ33を有する各ファームウェア3・4が、共通バス1
とのインタフェイス部31により共有メモリ2から初期
プログラムを内部メモリ33に転送記憶する。初期プロ
グラムは、システム内のファームウェア3・4の一つを
メインファームウェアに位置づけ、また共有メモリ2内
に格納されているそのファームウェア3・4のそれぞれ
に対する実行プログラムを共有メモリ2からそれぞれの
ファームウェア3・4の内部メモリ33に最終的に転送
記憶する。In the first step of initial program loading, each firmware 3 and 4 having an internal memory 33 is connected to a common bus 1.
The initial program is transferred from the shared memory 2 to the internal memory 33 and stored therein by the interface unit 31. The initial program positions one of the firmwares 3 and 4 in the system as the main firmware, and also transfers an execution program for each firmware 3 and 4 stored in the shared memory 2 from the shared memory 2 to each firmware 3 and 4. The data is finally transferred and stored in the internal memory 33 of No. 4.
第1図は初期プログラムによる実行プログラムのロード
要求があったときの各ファームウェア34の動作手順の
一例を示している。FIG. 1 shows an example of the operation procedure of each firmware 34 when there is a request to load an execution program by the initial program.
初期プログラムは、実行プログラムのロード要求(10
1)をするとき、共有メモリ2上の実行プログラム位置
を示すアドレス情報をアドレス情報登録部315に内部
メモリ33から読出して登録(102>する。次いで、
インクフェイス部31の接続部311が共通バス1上の
転送データをアドレス情報と共に取込み(103)−デ
ーター時記憶部312に記憶する。記憶したアドレス情
報はアドレス情報照合部314に送出され、アドレス情
報照合部314がアドレス情報登録部315への登録を
調査(104)する。アドレス情報照合部314は登録
済を確認したとき一致信号をゲート部313へ送出して
記憶した実行プログラムを内部メモリ33に記憶(10
5)する。The initial program requests the execution program load (10
When performing 1), address information indicating the execution program location on the shared memory 2 is read out from the internal memory 33 and registered in the address information registration section 315 (102>. Next,
The connection unit 311 of the ink face unit 31 takes in the transfer data on the common bus 1 together with the address information (103) and stores it in the data storage unit 312. The stored address information is sent to the address information verification section 314, and the address information verification section 314 investigates the registration in the address information registration section 315 (104). When the address information matching unit 314 confirms that the registration has been completed, it sends a match signal to the gate unit 313 and stores the stored execution program in the internal memory 33 (10
5) Do.
一方、手順104で、アドレス情報照合部314が登録
の確認ができなかったときには不一致信号がデーター時
記憶部312へ送出されて、記憶された転送プログラム
は抹消(106)される。On the other hand, in step 104, if the address information verification section 314 is unable to confirm the registration, a mismatch signal is sent to the data storage section 312, and the stored transfer program is deleted (106).
上記手順103で共通バス上から登録済みのアドレス情
報を取込めるのは、メインファームウェアによる実行プ
ログラムのロード処理が実行されるときである。Registered address information can be retrieved from the common bus in step 103 when the main firmware executes the execution program loading process.
初期プログラムは一つの、例えば、ファームウェア3を
メインファームウェアに設定するとき、メインファーム
ウェア3は従来の手順、第4図に示すと同様、実行プロ
グラムを共有メモリ2のアドレス情報で呼出し、共通バ
ス1上を転送させてメインファームウェア3のインタフ
ェイス部31で取込み、り内部メモリ33に記憶する。For example, when firmware 3 is set as the main firmware, the main firmware 3 calls the execution program using the address information of the shared memory 2 and transfers it to the common bus 1 using the conventional procedure shown in FIG. is transferred, taken in by the interface section 31 of the main firmware 3, and stored in the internal memory 33.
このときの転送データは共通バス1上で、各ファームウ
ェアのインタフェイス部31が取込めるので、手順10
3以後の手順が進む。The transfer data at this time can be taken in by the interface section 31 of each firmware on the common bus 1, so step 10
Step 3 and subsequent steps proceed.
このように、メインファームウェアが共有メモリ上の全
てのプログラム領域を呼出して共通バス上を転送させた
とき、システム内のすべてのファームウェアの内部メモ
リに必要なプログラムのすべてが格納されたことになる
。In this way, when the main firmware calls all the program areas on the shared memory and transfers them on the common bus, all the necessary programs are stored in the internal memories of all the firmware in the system.
本実施例で、アドレス情報登録部を独立させてインタフ
ェイス部内に配設するように図示して説明したが、アド
レス情報は内部メモリの所定位置(領域)に配設するこ
ともできる。このように、機能ブロックの配分は上記説
明により本発明を限定するものではない。In this embodiment, the address information registration section is illustrated and described as being arranged independently within the interface section, but the address information can also be arranged at a predetermined location (area) of the internal memory. In this way, the distribution of functional blocks is not intended to limit the invention as described above.
以上説明したように、本発明の初期プログラムローディ
ング制御方式は、各ウアームウェアが共通バス上に転送
されるデータを共有メモリのアドレス情報により内部メ
モリに取込んで記憶するような精成をとることにより、
メインファームウェアが全てのプログラムを呼出すとき
、呼出されたプログラムを必要とするすべてのファーム
ウェアが同時に内部メモリに取込んで記憶するので、メ
インファームウェアの一回の呼出し動作で、全てのファ
ームウェアで内部メモリへの転送記憶ができる効果があ
る。As explained above, the initial program loading control method of the present invention is refined in such a way that each armware retrieves and stores data transferred onto a common bus into its internal memory using address information of the shared memory. By this,
When the main firmware calls all programs, all the firmware that requires the called program loads and stores it in the internal memory at the same time, so a single call operation of the main firmware allows all the firmware to be stored in the internal memory. This has the effect of allowing transfer memory.
吊1 品1 hanging item
第1図は本発明の主要手順の一実施例を示すフローチャ
ート、第2図は第1図を実現する主要部の一例を示す機
能ブロック図、第3図はプログラム制御システムの一般
構成の一例を示すブロック図、第4図は従来の主要手順
の一例を示すフローチャートである。
l・・・共通バス、2・・・共有メモリ、3・4・・・
ファームウェア、31・・・インタフェイス部、32・
・・プロセッサ、33・・・内部メモリ、314・・・
アドレス情報照合部、315・・・アドレス情報登録部
。FIG. 1 is a flowchart showing one embodiment of the main steps of the present invention, FIG. 2 is a functional block diagram showing an example of the main parts that realize the process shown in FIG. 1, and FIG. 3 is an example of the general configuration of a program control system. The block diagram shown in FIG. 4 is a flowchart showing an example of conventional main procedures. l...Common bus, 2...Shared memory, 3/4...
Firmware, 31... Interface section, 32.
...Processor, 33...Internal memory, 314...
Address information collation unit, 315 . . . address information registration unit.
Claims (1)
バス使用権を排他的に制御して共通バス上の共有メモリ
を呼出すシステムの立ちあげ時に、前記共有メモリから
各ファームウェアの内部メモリに転送された初期プログ
ラムが各ファームウェアの実行プログラムを前記共有メ
モリから転送記憶する初期プログラムローディング制御
方式において、初期プログラムが実行プログラムをファ
ームウェアの内部メモリに転送記憶するとき、それぞれ
のファームウェアで共通バスとのインタフェイス部に前
記実行プログラムが搭載される前記共有メモリのアドレ
ス情報を登録したのち、前記複数のファームウェアのう
ちの一つを定義したメインファームウェアが前記共有メ
モリの実行プログラムを順次呼出し共通バス上を転送さ
せるとき前記インタフェイス部が共通バス上に転送され
るアドレス情報を取込み、この取込んだアドレス情報が
登録されたアドレス情報と一致したときこのアドレス情
報に従って転送される実行プログラムを内部メモリに順
次取込み記憶することを特徴とする初期プログラムロー
ディング制御方式。When starting up a system that is composed of multiple pieces of firmware each having an internal memory and that exclusively controls the right to use the bus and calls the shared memory on a common bus, the initial program transferred from the shared memory to the internal memory of each firmware is In an initial program loading control method in which the execution program of each firmware is transferred and stored from the shared memory, when the initial program transfers and stores the execution program to the internal memory of the firmware, each firmware transfers the execution program to the interface section with the common bus. After registering the address information of the shared memory in which a program is installed, the main firmware that defines one of the plurality of firmware sequentially calls the execution programs of the shared memory and transfers them on the common bus. The unit takes in the address information transferred on the common bus, and when the read address information matches the registered address information, the execution program to be transferred according to this address information is sequentially taken in and stored in the internal memory. Initial program loading control method.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP6296490A JPH03263165A (en) | 1990-03-13 | 1990-03-13 | Initial program loading control system |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP6296490A JPH03263165A (en) | 1990-03-13 | 1990-03-13 | Initial program loading control system |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH03263165A true JPH03263165A (en) | 1991-11-22 |
Family
ID=13215526
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP6296490A Pending JPH03263165A (en) | 1990-03-13 | 1990-03-13 | Initial program loading control system |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH03263165A (en) |
-
1990
- 1990-03-13 JP JP6296490A patent/JPH03263165A/en active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4486828A (en) | Data processing system providing data security through coded identification of accessing terminals | |
US6988112B2 (en) | Multi-program processing system and rollback method for file used therefor | |
JP3965784B2 (en) | Shared memory exclusive access control method | |
JPH03263165A (en) | Initial program loading control system | |
JPS59123040A (en) | Down-loading control system | |
JPH06222916A (en) | On-line real-time processor | |
JP2841363B2 (en) | External module acquisition method | |
KR100460844B1 (en) | Apparatus for controlling switching system and method of the same | |
JP2944093B2 (en) | Multiprocessor type information processing device | |
JPH0480841A (en) | File updating system | |
JP2588629B2 (en) | Data transfer method | |
JP2638290B2 (en) | Job input processing device | |
JPH05210644A (en) | Extension processor ipl system | |
JPH04308940A (en) | Automatic assignment management system for resource in virtual computer system | |
JP2547329B2 (en) | Lock data setting device | |
JPH05324448A (en) | Distributed data base storage system | |
JPH06161959A (en) | Information processor | |
JPH0327439A (en) | Shared module managing system for program | |
JPH01152561A (en) | Shared memory control system | |
JPS60108958A (en) | Inter-processor information transfer control system | |
JPH0279121A (en) | Source code management system | |
JPH04273327A (en) | Back-up device for generation of static parallel processing program | |
JPS62187937A (en) | Onerous program check system | |
JPH03265904A (en) | Process control system | |
JP2000122885A (en) | Diagnostic system and recording medium |