JPH03261290A - Prediction coding circuit - Google Patents

Prediction coding circuit

Info

Publication number
JPH03261290A
JPH03261290A JP2059636A JP5963690A JPH03261290A JP H03261290 A JPH03261290 A JP H03261290A JP 2059636 A JP2059636 A JP 2059636A JP 5963690 A JP5963690 A JP 5963690A JP H03261290 A JPH03261290 A JP H03261290A
Authority
JP
Japan
Prior art keywords
adder
predicted value
output terminal
result
current sample
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2059636A
Other languages
Japanese (ja)
Inventor
Fujio Cho
長 冨士夫
Toshiyuki Shimizu
俊行 清水
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
NEC Engineering Ltd
Original Assignee
NEC Corp
NEC Engineering Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp, NEC Engineering Ltd filed Critical NEC Corp
Priority to JP2059636A priority Critical patent/JPH03261290A/en
Publication of JPH03261290A publication Critical patent/JPH03261290A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To reduce the cost by providing a subtractor, an adder, a prediction device receiving the result of addition as a feedback input and calculating a predicted value with respect to a succeeding current sample and an output terminal through which the result of addition is outputted. CONSTITUTION:A subtractor 5 takes a difference between a current sample value given via an input terminal 1 and a predicted value calculated by a prediction device 7, and an adder 6 adds a difference sample given via an input terminal 3 and a predicted value calculated by the prediction device 7. The result of subtraction by the subtractor 5 is sent from an output terminal 2 and the result of addition at the adder 6 is given to the prediction device 7 as a feedback input and sent to an output terminal 4. The prediction device 7 based on the given feedback input calculates the prediction value with respect to a succeeding current sample value given via the input terminal 1 and gives the predicted value to the subtractor 5 and the adder 6. Thus, it is possible to build up a prediction decoding circuit by using part of the function and the cost is reduced.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、テレビ信号をディジタルで伝送するために
用いて好適な予測符号化回路に関するものである。
DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a predictive coding circuit suitable for use in digitally transmitting television signals.

〔従来の技術〕[Conventional technology]

従来より、この種の予測符号化回路は、ディスクリ−)
ICで構成されている。そして、この予測符号化回路は
、例えばテレビ信号をディジタルで伝送する際の送信部
をなす。
Traditionally, this type of predictive encoding circuit has been
It is composed of IC. This predictive encoding circuit serves as a transmitter when digitally transmitting a television signal, for example.

〔発明が解決しようとする課題〕[Problem to be solved by the invention]

しかしながら、従来の予測符号化回路は、それ専用の回
路として構成されており、受信部をなす予測復号化回路
との共用化を図ることができない。
However, the conventional predictive encoding circuit is configured as a dedicated circuit, and cannot be shared with the predictive decoding circuit forming the receiving section.

すなわち、LSI化を図ろうとした場合、送信部をなす
予測符号化回路のLSIと受信部をなす予測復号化回路
のLSIとをそれぞれ別々に作らなければならず、これ
がコストアンプの一因となっていた。
In other words, when attempting to implement LSI, the LSI for the predictive coding circuit that makes up the transmitting section and the LSI for the predictive decoding circuit that makes up the receiving section must be made separately, which is one of the factors that increases the cost. was.

〔課題を解決するための手段〕[Means to solve the problem]

本発明はこのような課題を解決するために提案されたも
ので、現サンプル値と予測値との差分をとる減算器と、
差分サンプル値と上記予測値との加算を行う加算器と、
この加算器での加算結果をフィードバック入力とし次の
現サンプル値に対する予測値の算出を行う予測器と、加
算器での加算結果を出力する出力端子とを備えている。
The present invention was proposed to solve such problems, and includes a subtracter that takes the difference between the current sample value and the predicted value;
an adder that adds the difference sample value and the predicted value;
It is provided with a predictor that uses the addition result of the adder as a feedback input and calculates a predicted value for the next current sample value, and an output terminal that outputs the addition result of the adder.

〔作用〕[Effect]

したがってこの発明によれば、予測符号化回路の一部の
機能を使用して、予測復号化回路を構築することが可能
となる。
Therefore, according to the present invention, it is possible to construct a predictive decoding circuit using some of the functions of the predictive encoding circuit.

〔実施例〕〔Example〕

以下、本発明に係る予測符号化回路を詳細に説明する。 Hereinafter, the predictive encoding circuit according to the present invention will be explained in detail.

第1図はこの予測符号化回路の一実施例を示し、その基
本機能を抽出して示したブロック図である。
FIG. 1 shows an embodiment of this predictive encoding circuit, and is a block diagram showing extracted basic functions thereof.

同図において、1は第1の入力端子、2は第1の出力端
子、3は第2の入力端子、4は第2の出力端子、5は減
算器、6は加算器、7は予測器である。減算器5は入力
端子1を介して与えられる現サンプル値と予測器7にて
算出された予測値との差分をとる。加算器6は入力端子
3を介して与えられる差分サンプル値(入力端子1を介
して与えられる現サンプル値とは異なる)と予測器7に
て算出された予測値との加算を行う。減算器5での減算
結果は出力端子2より送出される。加算器6での加算結
果は、フィードバック入力として予測器7へ与えられる
と共に、出力端子4より送出される。予測器7では、供
与されるフィードバック入力に基づき、入力端子1を介
して与えられる次の現サンプル値に対する予測値を算出
し、この予測値を減算器5および加算器6へ与える。
In the figure, 1 is the first input terminal, 2 is the first output terminal, 3 is the second input terminal, 4 is the second output terminal, 5 is the subtracter, 6 is the adder, and 7 is the predictor. It is. The subtracter 5 takes the difference between the current sample value given via the input terminal 1 and the predicted value calculated by the predictor 7. The adder 6 adds the difference sample value given via the input terminal 3 (different from the current sample value given via the input terminal 1) and the predicted value calculated by the predictor 7. The result of subtraction by the subtracter 5 is sent out from the output terminal 2. The addition result in the adder 6 is given to the predictor 7 as a feedback input, and is also sent out from the output terminal 4. The predictor 7 calculates a predicted value for the next current sample value applied via the input terminal 1 based on the supplied feedback input, and supplies this predicted value to the subtracter 5 and adder 6.

第2図は第1図に示した基本機能の一部を使用して構成
した予測符号化回路の具体例である。同図において、第
1図と同一符号は同一構成要素を示し、その説明は省略
する。この予測符号化回路においては、減算器5での減
算結果を量子化器8へ与え、この量子化器8での量子化
結果を差分サンプル値として加算器6へ与えるものとし
ている。
FIG. 2 shows a specific example of a predictive encoding circuit constructed using some of the basic functions shown in FIG. In this figure, the same reference numerals as in FIG. 1 indicate the same constituent elements, and the explanation thereof will be omitted. In this predictive encoding circuit, the subtraction result in the subtracter 5 is given to the quantizer 8, and the quantization result in the quantizer 8 is given as a difference sample value to the adder 6.

すなわち、入力端子1を介して与えられる現サンプル値
と予測器7にて算出された予測値との差分を減算器5で
とり、この減算器5での減算結果を出力端子2を介して
量子化器8へ送る。そして、量子化器8での量子化結果
を、予測符号化回路の出力として出力端子9より送出す
ると共に、差分サンプル値として入力端子3を介し加算
器6へ与える。加算器6は、供与される差分サンプル値
と予測器7にて算出された予測値とを加算し、この加算
結果をフィードバック入力(過去のサンプル値)として
予測器7へ送る。予測器7は、供与されるフィードバッ
ク入力に基づき、入力端子1を介して与えられる次の現
サンプル値に対する予測値を算出し、この予測値を減算
器5および加算器6へ与える。このように動作する予測
符号化回路において、加算器6での加算結果を送出し得
る出力端子4については、その機能を使用しないものと
している。
That is, the subtracter 5 takes the difference between the current sample value given through the input terminal 1 and the predicted value calculated by the predictor 7, and the subtraction result in the subtracter 5 is sent to the quantum output terminal 2 through the output terminal 2. Send to converter 8. Then, the quantization result from the quantizer 8 is sent out from the output terminal 9 as the output of the predictive encoding circuit, and is also given to the adder 6 via the input terminal 3 as a differential sample value. The adder 6 adds the supplied difference sample value and the predicted value calculated by the predictor 7, and sends the addition result to the predictor 7 as a feedback input (past sample value). The predictor 7 calculates a predicted value for the next current sample value applied via the input terminal 1 based on the feedback input provided, and provides this predicted value to the subtractor 5 and adder 6. In the predictive encoding circuit that operates in this manner, the function of the output terminal 4 that can send out the addition result of the adder 6 is not used.

第3図は第1図に示した基本機能の一部を使用して構成
した予測復号化回路の具体例である。同図において、第
1図と同一符号は同一構成要素を示し、その説明は省略
する。この予測復号化回路においては、入力端子3を介
して与えられる差分サンプル値と予測器7にて算出され
た予測値とを加算器6にて加算し、この加算結果をフィ
ードバック入力として予測器7へ送ると共に、予測復号
化回路の出力として出力端子4より送出する。このよう
に動作する予測復号化回路において、減算器5.入力端
子1および出力端子2については、その機能を使用しな
いものとしている。
FIG. 3 shows a specific example of a predictive decoding circuit constructed using some of the basic functions shown in FIG. In this figure, the same reference numerals as in FIG. 1 indicate the same constituent elements, and the explanation thereof will be omitted. In this predictive decoding circuit, an adder 6 adds the difference sample value given via the input terminal 3 and a predicted value calculated by the predictor 7, and the result of this addition is used as a feedback input to the predictor 7. At the same time, it is sent from the output terminal 4 as the output of the predictive decoding circuit. In the predictive decoding circuit operating in this manner, the subtracter 5. It is assumed that the functions of input terminal 1 and output terminal 2 are not used.

〔発明の効果〕〔Effect of the invention〕

以上説明したようにこの発明による予測符号化回路によ
ると、現サンプル値と予測値との差分をとる減算器と、
差分サンプル値と上記予測値との加算を行う加算器と、
この加算器での加算結果をフィードバック入力とし次の
現サンプル値に対する予測値の算出を行う予測器と、加
算器での加算結果を出力する出力端子とを備えたので、
その−部の機能を使用して予測復号化回路を構築するこ
とが可能となり、すなわち受信部をなす予測復号化回路
との共用化が可能となり、LSI化を図る際、予測符号
化回路と予測復号化回路とを同一のLSIでそれぞれ構
成でき、コストダウン化を促進することができるものと
なる。
As explained above, the predictive encoding circuit according to the present invention includes a subtracter that takes the difference between the current sample value and the predicted value;
an adder that adds the difference sample value and the predicted value;
Since it is equipped with a predictor that uses the addition result of this adder as a feedback input and calculates a predicted value for the next current sample value, and an output terminal that outputs the addition result of the adder,
It is now possible to construct a predictive decoding circuit using the functions of that part, which means that it can be shared with the predictive decoding circuit that forms the receiving part. The decoding circuit and the decoding circuit can each be constructed using the same LSI, which facilitates cost reduction.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明に係る予測符号化回路の一実施例を示し
その基本機能を抽出して示したブロック図、第2図は第
1図に示した基本機能の一部を使用して構成した予測符
号化回路の具体例を示す図、第3図は第1図に示した基
本機能の一部を使用して構成した予測復号化回路の具体
例を示す図である。 1・・・第1の入力端子、2・・・第1の出力端子、3
・・・第2の入力端子、4・・・第2の出力端子、5・
・・減算器、6・・・加算器、7・・・予測器。
FIG. 1 is a block diagram showing an embodiment of a predictive coding circuit according to the present invention, and its basic functions are extracted, and FIG. 2 is a configuration using a part of the basic functions shown in FIG. 1. FIG. 3 is a diagram showing a specific example of a predictive decoding circuit configured using a part of the basic functions shown in FIG. 1. 1...First input terminal, 2...First output terminal, 3
...Second input terminal, 4...Second output terminal, 5.
...Subtractor, 6...Adder, 7...Predictor.

Claims (1)

【特許請求の範囲】[Claims] 現サンプル値と予測値との差分をとる減算器と、差分サ
ンプル値と前記予測値との加算を行う加算器と、この加
算器での加算結果をフィードバック入力とし次の現サン
プル値に対する予測値の算出を行う予測器と、前記加算
器での加算結果を出力する出力端子とを備えてなる予測
符号化回路。
A subtracter that takes the difference between the current sample value and the predicted value, an adder that adds the difference sample value and the predicted value, and the addition result of this adder is used as a feedback input to generate the predicted value for the next current sample value. A predictive encoding circuit comprising: a predictor that calculates; and an output terminal that outputs the addition result of the adder.
JP2059636A 1990-03-09 1990-03-09 Prediction coding circuit Pending JPH03261290A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2059636A JPH03261290A (en) 1990-03-09 1990-03-09 Prediction coding circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2059636A JPH03261290A (en) 1990-03-09 1990-03-09 Prediction coding circuit

Publications (1)

Publication Number Publication Date
JPH03261290A true JPH03261290A (en) 1991-11-21

Family

ID=13118915

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2059636A Pending JPH03261290A (en) 1990-03-09 1990-03-09 Prediction coding circuit

Country Status (1)

Country Link
JP (1) JPH03261290A (en)

Similar Documents

Publication Publication Date Title
JP2661220B2 (en) Digital image signal encoding and decoding method
US4802006A (en) Signal processing unit for producing a selected one of signals predictive of original signals
JP2709786B2 (en) Apparatus including at least one encoder for encoding a digital signal and at least one decoder for decoding an encoded digital signal and encoder and decoder used in the apparatus
JPS6036153B2 (en) Predictive coding device
JPH03261290A (en) Prediction coding circuit
JPH0779260B2 (en) Predictive coding and decoding
JP2741696B2 (en) Adaptive differential coding
JPH02171092A (en) Inter-frame coding decoding system
JPH02130094A (en) Moving vector information encoding system for stereo moving picture
JPS6251830A (en) Parallel processing type plane forecasting circuit
JPS61283294A (en) Compensating and encoding system for motion and its device
KR100195721B1 (en) A motion vector decoder
JPH0752953B2 (en) Motion vector evaluation method in motion compensation coding
JP2501185B2 (en) Motion compensation coding system
JPH0546156B2 (en)
JPS6127950B2 (en)
JPS62216425A (en) Forecasting encoder
JPS62234423A (en) Intra-frame predictive coding device
JPS6058785A (en) Motion vector interpolation encoding system
JPH0156577B2 (en)
JP2002058033A (en) Apparatus and method for encoding image
JPS61264823A (en) Differential coder
JPH0262179A (en) System for transmitting motion quantity of picture transmission equipment
JPS61251389A (en) Estimated encoding device for animation image signal
JPH083720B2 (en) Adaptive prediction type ADPCM code decoding circuit